JP4791996B2

JP4791996B2 - 半導体光素子

Info

Publication number: JP4791996B2
Application number: JP2007094138A
Authority: JP
Inventors: 奈美安岡
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2007-03-30
Filing date: 2007-03-30
Publication date: 2011-10-12
Anticipated expiration: 2027-03-30
Also published as: JP2008251989A

Description

本発明は、活性層が量子ドットからなる半導体光素子に関し、特に、活性層が量子ドットによって構成され、高温でも動作し且つパターン効果を殆ど生じない半導体光増幅器（以下、量子ドット光増幅器と呼ぶ）に関する。

数ｎｍから数十ｎｍの微小半導体結晶粒からなる量子ドットによって活性層を構成した半導体光増幅器は、量子ドット光増幅器と呼ばれている。

量子ドット光増幅器では、利得飽和の応答速度が、数ピコ秒と従来の半導体光増幅器に比べ約１０００分の１になる。従って、量子ドット光増幅器を用いると、パターン効果を生じることが殆どないので、数十Ｇｂｉｔで点滅する信号光を利得飽和によって波形整形することが可能になる（非特許文献１）。更に、量子ドット光増幅器は、従来の光増幅器に比べ利得帯域が何倍も広いという利点も備えている。

このため、量子ドット光増幅器は、高速光通信ネットワークを構成する基幹部品の一つ（例えば、全光３R再生のための増幅及び波形整形素子）として期待されている。
T.Akiyama et al., IEEE PHOTONICS LETTERS, Vol.17, p.1615, 2005.

図２２は、量子ドット光増幅器１００の斜視図である。図２２に示された量子ドット光増幅器１００は進行波型の光増幅器であり、光入射面及び光出射面が夫々正面及び背面になるよう描かれている。

量子ドット光増幅器１００は、例えばＩｎＰからなる半導体基板２と、半導体基板２の上に積層され、第１の導電型（例えば、ｎ型）を有する第１のクラッド層３を具備している。第１のクラッド層３は、例えばＩｎＧａＡｓＰからなる半導体層である。

更に、量子ドット光増幅器１００は、第１のクラッド層３の上に積層された活性層６を具備している。ここで活性層６は、図２３のように、伝導帯の電子及び価電子帯のホールを３次元的に閉じ込めて量子サイズ効果を発現する半導体結晶粒からなる量子ドット４と、量子ドット４を囲んで電子及びホールを量子ドット４に閉じ込める障壁層５によって構成されている。尚、障壁層５は、スペーサ層とも呼ばれている。また、図２３は、図２２で破線によって囲われた領域Ａを拡大した図である。

ここで、量子サイズ効果とは、物質の寸法を微細化して例えば数ｎｍ〜数十ｎｍにした場合に起きる、物理的特性がバルク状態とは異なったものに変化する現象のことである。

量子ドット４は、例えばＩｎＡｓからなる微小半導体結晶粒である。また、障壁層５は、例えばＩｎＧａＡｓＰからなる半導体層である。

また、量子ドット光増幅器１００は、活性層６の上に積層された、第２の導電型（例えば、ｐ型）を有する第２のクラッド層７を具備している。第２のクラッド層７は、例えばＩｎＧａＡｓＰからなる半導体層である。

尚、図２２に示した量子ドット光増幅器１００は、第２のクラッド層７を覆うように、第２のクラッド層７と同一導電型の例えばｐ型ＩｎＰからなる半導体層８を有している。図２２に示した量子ドット光増幅器１００では、この半導体層８と第２のクラッド層７が一体となって、活性層７を上側から覆う上部クラッド層を構成している。

また、図２２に示した量子ドット光増幅器１００は、光入射面及び光出射面に、夫々図示されていない反射防止膜を有している。

ところで、量子ドット光増幅器では、活性層６には不純物をドーピングしないことが一般的である。

しかし、本発明者は、活性層６を構成する障壁層５にｐ型の不純物をドーピングすると、量子ドット光増幅器の特性温度が高くなることを見出した。すなわち、障壁層５にｐ型不純物をドーピングすることによって、量子ドット光増幅器の高温動作が可能になる。

しかし、障壁層５にｐ型の不純物をドーピングすると、パターン効果が発現しやすくなることも明らかになった。

このようにｐ型の不純物を障壁層５にドーピングすると高温動作が可能になるが、数十ＧＨｚで動作してもパターン効果が殆ど見られないという量子ドット光増幅器の特徴が毀損されてしまう。

そこで、本発明の目的は、高温動作すなわち素子温度が上昇しても十分な利得が得られ且つパターン効果を殆ど生じない量子ドット光増幅器を提供することである。

更には、量子ドットを活性層とする半導体光素子（例えば、半導体レーザ）において、高温でも動作し（即ち、特性温度が高い）且つ高速で動作可能な半導体光素子を提供することである。

尚、光増幅器の特性温度Ｔ_０は、所定の利得を得るために半導体光増幅器に流す電流Ｉの温度変化を表すパラメータであり、次式によって定義される。

ここで、Ｔは半導体光増幅器の温度であり、Ｉ_０は定数である。

（第１の側面）
上記の目的を達成するために、本発明の第１の側面は、半導体光素子において、半導体基板と、前記半導体基板の上に積層され、第１の導電型を有する第１のクラッド層と、第１のクラッド層の上に積層され、伝導帯の電子及び価電子帯のホールを３次元的に閉じ込めて量子サイズ効果を発現する半導体結晶粒からなる量子ドットと、前記量子ドットを囲んで前記電子及び前記ホールを前記量子ドットに閉じ込める障壁層からなる活性層と、前記活性層の上に積層された、第２の導電型を有する第２のクラッド層を具備した半導体素子において、前記障壁層のうち前記量子ドットの側面方向に位置する領域には、ｐ型の不純物がドーピングされ、前記障壁層のうち前記量子ドットの上下方向に位置する領域に、不純物がドーピングされていないこと特徴とする。

第１の側面によれば、高温でも動作し且つ高速で動作可能な半導体光素子を構成することができる。

例えば、素子温度が上昇しても十分な利得が得られ且つ数十ＧＨｚで動作してもパターン効果が殆ど見られない量子ドット光増幅器を構成することができる。

（第２の側面）
第２の側面は、第１の側面において、前記量子ドットが前記半導体基板に格子整合しない半導体が下地層全面に亘って成長した濡れ層の上に形成され、前記半導体からなる突起部と、前記突起部の直下の前記濡れ層からなることを特徴とする。

第２の側面によれば、Ｓ−Ｋモードによって成長した量子ドットを用いて、高温でも動作し且つ高速で動作可能な半導体光素子を構成することができる。

例えば、Ｓ−Ｋモードによって成長した量子ドットを用いて、素子温度が上昇しても十分な利得が得られ且つ数十ＧＨｚで動作してもパターン効果が殆ど見られない量子ドット光増幅器を構成することができる。

（第３の側面）
第３の側面は、半導体光素子において、半導体基板と、前記半導体基板の上に積層され、第１の導電型を有する第１のクラッド層と、第１のクラッド層の上に積層され、伝導帯の電子及び価電子帯のホールを３次元的に閉じ込めて量子サイズ効果を発現する半導体結晶粒からなる量子ドットと、前記量子ドットを囲んで前記電子及び前記ホールを前記量子ドットに閉じ込める障壁層からなる活性層と、前記活性層の上に積層された、第２の導電型を有する第２のクラッド層を具備した半導体光素子において、前記量子ドットが、前記半導体基板に格子整合しない半導体が下地層全面に亘って成長した濡れ層の上に形成され、前記半導体からなる突起部と、前記突起部の直下の前記濡れ層からなり、更に、前記量子ドットが、前記量子ドットの上に形成された前記障壁層の格子定数が緩和される前に、前記量子ドットが再度成長することを少なくても１回以上繰り返して形成されてなるコラムナ量子ドットを構成し、前記コラムナ量子ドットを構成する前記量子ドット夫々を囲む前記障壁層のうち前記量子ドットの側面方向に位置する領域には、ｐ型の不純物がドーピングされ、前記コラムナ量子ドットを囲む前記障壁層のうち上下方向に位置する領域に、不純物がドーピングされていないこと特徴とする。

第３の側面によれば、コラムナ量子ドットを用いて、高温でも動作し且つ高速で動作可能な半導体光素子を構成することができる。

例えば、コラムナ量子ドットを用いて、素子温度が上昇しても十分な利得が得られ且つ数十ＧＨｚで動作してもパターン効果が殆ど見られない量子ドット光増幅器を構成することができる。

（第４の側面）
第４の側面は、第１乃至３の側面において、前記半導体基板が、ＩｎＰからなり、前記障壁層が、ＩｎＧａＡｓＰからなり、前記量子ドットが、ＩｎＡｓからなることを特徴とする。

本発明によれば、ｐ型不純物を障壁層にドーピングしても、ホールに対するポテンシャル障壁が存在しない領域が、量子ドットの頂上及び底に形成される。このため、活性層に注入されたホールが、量子ドットにも効率良く注入される。

このため、利得飽和等の応答速度は低下しない。すなわち、特性温度を高くするために障壁層にｐ型不純物をドーピングしても、利得飽和の応答速度は低下しない。

従って、本発明によれば、素子温度が上昇しても十分な利得が得られ且つパターン効果を生じない量子ドット光増幅器を形成することができる。

また、半導体レーザ等のその他の半導体光素子においても、特性温度が高くなるように障壁層にｐ型不純物をドーピングしても、動作速度が低下しない。すなわち、高温で動作し且つ動作速度が低下しない半導体光素子を提供することができる。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。なお、異なる図面であっても対応する部分には同一符号を付し、その説明は省略する。

本実施の形態は、素子温度が上昇しても十分な利得が得られ且つ数十ＧＨｚで動作してもパターン効果が殆ど生じない量子ドット光増幅器に係るものである。

図１は、本実施の形態に於ける量子ドット光増幅器１を光入射面（又は光出射面）に平行な面で切断して見た断面図である。図２は、活性層６の一部とその近傍を拡大した断面図である。

本実施の形態における量子ドット光増幅器１は、量子ドット４を囲んで電子及びホールを量子ドット４に閉じ込める障壁層５のうち、量子ドット４の側面方向に位置する領域（サイドバリア層）９に、ｐ型の不純物がドーピングされ、この障壁層５のうち量子ドット４の上下方向に位置する領域１０には、不純物がドーピングされていないことを特徴とする（図２参照）。尚、図中に破線で示した領域は、ｐ型不純物がドーピングされた障壁層を表している（以下、同じ）。

このような特徴を有することにより、本実施の形態における量子ドット光増幅器１では、特性温度を高くするために障壁層５にｐ型不純物をドーピングしても、利得飽和の応答速度が低下しないという効果が奏される。従って、本実施の形態による量子ドット光増幅器では、素子温度が上昇しても十分な利得が得られ且つ数十ＧＨｚで動作してもパターン効果が殆ど生じない。

尚、量子ドット４の上下方向とは、半導体基板２を基準とした方向である。すなわち量子ドット４から見て半導体基板２が存在する側が下であり、その反対側が上である。従って、量子ドット４の上下方向とは、量子ドット４から見て半導体基板２及びその反対側に向いた方向である。また、量子ドット４の側面方向とは、基板に平行な方向のことである。

図１及び図２に示した量子ドット４は、基板と格子定数が異なる半導体を臨界膜厚（数〜数十原子層程度）を超えて成長した結果得られる自己形成量子ドットの一例である。すなわち、図１及び２に示された量子ドット４は、Ｓ−Ｋ（Stranski-Krastanov）モードによって成長した微小結晶粒である。Ｓ−Ｋ成長モードでは、まず臨界膜厚以下の薄い濡れ層１１が成長しその上に突起部が成長する。図１及び図２で量子ドット４を底辺で連結する薄い半導体層が、この濡れ層１１である。

但し、量子ドットの形成方法は、Ｓ−Ｋモードによる微小結晶粒の成長に限られるものではない。例えば、電子線リソグラフィー技術とイオンビームエッチング技術によって量子井戸をドット状に加工してもよい。または、ＶＷ（Ｖｏｌｍｅｒ−Ｗｅｋｅｒ）モードによって微小結晶粒を成長してもよい。このような場合には濡れ層は存在せず、障壁層の上に直接量子ドットが形成される。

次に、本実施の形態に於ける量子ドット光増幅器１では、障壁層５にｐ型不純物をドーピングしても、利得飽和の応答速度が低下しない理由を説明する。

まず、「発明が解決しようとする課題」で説明した量子ドット光増幅器すなわち障壁層５へｐ型不純物をドーピングした結果、利得飽和応答速度が遅くなった量子ドット光増幅器について説明する。

量子ドットを囲む障壁層５へｐ型不純物をドーピングする方法としては、一般的には２通りのドーピング法が考えられる。第１の方法は、図３ように、量子ドット４に隣接する障壁層５全体に、一様にｐ型不純物をドーピングする方法である。第２の方法は、図４のように、量子ドット４が形成された層の上下に、シート状にｐ型不純物をドーピングする方法（変調ドープ）である。第１及ぶ第２の何れの方法でドーピングしても、利得飽和応答速度が遅くなるメカニズムは同じである。従って、以下、第２の方法で障壁層５にｐ型不純物をドーピングした場合を例として、利得飽和応答速度が遅くなるメカニズムを説明する。

図５は、量子ドット４の近傍を拡大した図である。量子ドット４から数原子層離れたシート状の領域（変調ドープ領域１２）に、ｐ型不純物が集中的にドーピングされている。

図６は、図５に示した一点鎖線に沿って、荷電子帯の頂上及び伝導帯の底のエネルギーの位置変化を示したものである。横軸は、半導体基板２に垂直な方向に沿った位置座標である。縦軸は、電子のエネルギーである。

ｐ型不純物が変調ドープ層１２にドーピングされた障壁層５では、フェルミ準位が荷電子帯の頂上（Ｅ_Ｖ）に付近に移動している。一方、不純物がドーピングされていない量子ドット４では、フェルミ準位は禁制帯の中央付近に止まっている。両方のフェルミ準位が一致しようとする結果、量子ドット４のポテンシャルは上昇する。このため図６のように、障壁層５と量子ドット４の界面で、荷電子帯（Ｅ_Ｖ）の頂上にノッチが形成される。

このノッチ１４によって、活性層６に注入されたホールが更に量子ドット４に注入される速度が抑制される。従って、量子ドット光増幅器の利得飽和応答速度が遅くなる。

本実施の形態の量子ドット光増幅器１では、障壁層５のうち量子ドット４の側面方向に位置する領域（サイドバリア）９に、ｐ型の不純物をドーピングする。このため、サイドバリア９と量子ドット４の界面にはノッチ１４が形成されるが、サイドバリアから量子ドット４に供給されたホールによって量子ドット４内部のホール濃度は高くなる。その結果、量子ドット光増幅器１の特性温度が高くなる。

一方、量子ドット４の上下方向に位置する領域１０には、不純物がドーピングされていない。従って、これらの領域１０では、フェルミ準位が禁制帯の中央付近に止まっている。このため図７のように、量子ドットの頂上及び底では荷電子帯（Ｅ_Ｖ）の頂上にノッチが形成されない。

従って、ｐ型クラッド層７から活性層６に注入されたホールは、上下方向の障壁層/量子ドット界面（量子ドットの頂上及び底）を通って容易に量子ドット４に流入できる。故に、量子ドット光増幅器の利得飽和応答速度が遅くなることはない。尚、図７の横軸及び縦軸の意味は、図６と同じである。

すなわち、本実施の形態における量子ドット光増幅器１では、特性温度を高くするために障壁層５にｐ型不純物をドーピングしても、利得飽和の応答速度が低下することない。従って、本実施の形態による量子ドット光増幅器では、素子温度が上昇しても十分な利得が得られ、しかも数十ＧＨｚで動作してもパターン効果が殆ど生じることはない。

なお、実施例２で説明するように、活性層を量子ドットで構成する代わりに、コラムナ量子ドット５４で構成し、コラムナ量子ドット５４を構成する量子ドット４夫々を囲む障壁層のうち量子ドットの側面方向に位置する領域５６には、ｐ型の不純物がドーピングされ、コラムナ量子ドット５４を囲む障壁層のうち上下方向に位置する領域５８には、不純物がドーピングされていないようにしてもよい（図２４及び図２５参照）。

本実施例は、素子温度が上昇しても十分な利得が得られ且つ数十ＧＨｚで動作してもパターン効果を殆ど生じない量子ドット光増幅器の構成に係るものである。

図８は、本実施例に係る量子ドット光増幅器１を、光入射面（又は、光出射面）に平行な面で切断して見た断面図である。本実施例に於ける量子ドット光増幅器１は進行波型の光増幅器であり、光入射面及び光出射面には、夫々図示されていない反射防止膜が設けられている。

量子ドット光増幅器１は、第１の導電型（例えば、ｎ型）を有する例えばＩｎＰからなる半導体基板２と、半導体基板２の上に積層され、第１の導電型（例えば、ｎ型）を有する第１のクラッド層３を具備している。第１のクラッド層３は、例えばＩｎＧａＡｓＰ（λｇ＝１．１μｍ）からなり、半導体基板２に格子整合した半導体層である。尚、λｇは半導体の禁制帯幅を波長に換算した値である。

更に、量子ドット光増幅器１は、第１のクラッド層３の上に積層された活性層６を具備している。ここで活性層６は、図１のように、伝導帯の電子及び価電子帯のホールを３次元的に閉じ込めて量子サイズ効果を発現する半導体結晶粒からなる量子ドット４と、量子ドット４を囲んで電子及びホールを量子ドット４に閉じ込める障壁層５によって構成されている。尚、図１は、図８で破線によって囲われた領域Ｂを拡大した図である。

ここで、量子ドット４は、例えばＳ−Ｋモードによって自己形成したＩｎＡｓからなる微小半導体結晶粒である。すなわち、量子ドット４は、半導体基板（ＩｎＰ）２に格子整合しない半導体（ＩｎＡｓ）が下地層（障壁層５）の全面に亘って成長した濡れ層１１の上に成長した、前記半導体（ＩｎＰ）からなる突起部７０と、この突起部７０の直下の濡れ層７２からなる（図２参照）。

ここで、ＩｎＡｓ量子ドット４の横幅は約２０ｎｍであり、その高さは約３ｎｍ（直下の濡れ層７２も含む）である。また、濡れ層１１には不純物がドーピングされていない。このようにした理由は、濡れ層１１に不純物がドーピングされていると、導電帯又は価電子帯にノッチが形成され、活性層に注入されたキャリアの移動を妨げる障壁となるからである。

ここで障壁層５は、例えばＩｎＧａＡｓＰ（λｇ＝１．１μｍ）からなり、半導体基板２に格子整合した半導体層である。その厚さ（一の濡れ層１１と次の濡れ層１１までの距離）は、約４０ｎｍである。

即ち、本実施例では、第１のクラッド層３を構成する第１の半導体（例えば、ｎ型ＩｎＧａＡｓＰ）、第２のクラッド層７を構成する第２の半導体（例えば、ｐ型ＩｎＧａＡｓＰ）、及び障壁層５を構成する第３の半導体（例えば、ＩｎＧａＡｓＰ）が、半導体基板２を構成する第４の半導体（例えば、ＩｎＰ）に格子整合している。

更に、量子ドット４は、半導体基板（ＩｎＰ）２に格子整合しない第５の半導体（例えば、ＩｎＡｓ）が下地層（障壁層５）全面に亘って成長した濡れ層１１の上に成長した第５の半導体（ＩｎＰ）からなる突起部７０と、この突起部の直下の濡れ層７２によって構成されている。

尚、障壁層５は、半導体基板２に格子整合していなくてもよい。例えば、障壁層５の格子定数が、量子ドット４とは逆方向の歪を受けるような格子定数であってもよい。即ち、本実施例では、量子ドット４を構成するＩｎＡｓはＩｎＰより格子定数が大きいので、障壁層５を格子定数がＩｎＰより小さいＩｎＧａＡｓＰで構成する。このような量子ドットによって活性層を形成すると、量子ドット光増幅器の偏波依存性がなくなる（特許台８５４５６０号）。

また、量子ドット光増幅器１は、活性層６の上に積層された、第２の導電型（例えば、ｐ型）を有する第２のクラッド層７を具備している。第２のクラッド層７は、例えばＩｎＧａＡｓＰ（λｇ＝１．１μｍ）からなり、半導体基板２に格子整合した半導体層である。

そして、本実施例では、図２のように、量子ドット４を囲んで電子及びホールを量子ドット４に閉じ込める障壁層５のうち、量子ドット４の側面方向に位置する領域（サイドバリア）９に、ｐ型の不純物がドーピングされ、この障壁層５のうち量子ドット４の上下方向に位置する領域１０には、不純物がドーピングされていない。

本実施例では、サイドバリア層の平均膜厚は約２原子層である。また。サイドバリア層には、Ｚｎが面密度に換算して約２×１０^１２ｃｍ^−２ドーピングされている。尚、量子ドット４に不純物はドーピングされていない。

ここで、半導体基板２の格子定数と各成長層の格子定数の関係を整理しておくと、以下のようになっている。

即ち、本実施例では、第１のクラッド層３を構成する第１の半導体（例えば、ｎ型ＩｎＧａＡｓＰ）、第２のクラッド層７を構成する第２の半導体（例えば、ｐ型ＩｎＧａＡｓＰ）、及び障壁層５を構成する第３の半導体（例えば、ＩｎＧａＡｓＰ）が、半導体基板２を構成する第４の半導体（例えば、ＩｎＰ）に格子整合している。。但し、障壁層５を構成する第３の半導体は、必ずしも半導体基板２を構成する第４の半導体に格子整合していなくてもよい。

ところで、本実施例では、図８のように、第２のクラッド層７を覆うように、第２のクラッド層７と同一導電型を有する例えばｐ型ＩｎＰからなる半導体層８を備えている。この半導体層８と第２のクラッド層７は一体となって、活性層７を上側から覆う上部クラッド層として機能する。

また、本実施例の量子ドット光増幅器１は、半導体層８の中に、半導体層８とは逆の導電型を有する例えばｎ型ＩｎＰからなる電流阻止層１６を備えている。この電流阻止層１６と半導体は、ｐｎ埋め込み層を構成する。

更に、半導体層８の上には、図示しない例えばｐ型ＩｎＧａＡｓＰからなるコンタクト層が設けられている。このコンタクト層には、表面側電極１７が設けられている。そして、表面側電極の上には、メッキによって厚いＡｕメッキ電極２０が形成されている。また、半導体基板２の裏面には、裏面側電極１８が設けられている。

Ａｕメッキ電極は、パッシベーション膜２２によって、表面側電極で覆われた部分を除き半導体層８から絶縁されている。また、半導体層８には、第２のクラッド層７（又は半導体層８）から第１のクラッド層３に流れる電流（漏れ電流）を抑制するための溝２４が設けられている。

このような構成に依れば、素子温度が上昇しても十分な利得が得られ且つ数十ＧＨｚで動作してもパターン効果を殆ど生じない量子ドット光増幅器を構築することができる。

本実施例は、量子ドット４が成長方向（上下方向）に積層されたコラムナ量子ドットで活性層６を構成した量子ドット光増幅器の構成に係るものである。

量子ドットからなる活性層を形成する場合、通常、量子ドット４の上に成長した障壁層５の格子不整合が緩和されてから、次の量子ドット層を積層される。すなわち、量子ドット４によって、格子が引っ張られ又は圧縮された障壁層が格子定数を元に戻してから、次の量子ドットを成長する。この場合、後に成長した量子ドット５０は、図９のように、先に成長した量子ドット５２とは関係のない位置に成長する。

しかし、障壁層５の格子定数が本来の格子定数に戻る前（すなわち、格子定数は緩和する前）に、後の量子ドット層５０を成長すると、図１０のように先に成長した量子ドット５２の上に選択的に後の量子ドット５０が成長する。その結果、量子ドットが柱状に積層されたコラムナ量子ドット５４が形成される。

尚、図９及び図１０以外の図面に記載された量子ドットは、量子ドットの積層関係には特に注意を払わずに描かれている。

コラムナ量子ドット５４内では、トンネル効果により、各量子ドットに閉じ込められた電子及びホールがコラムナ量子ドット５４全体に広がって分布している。

このような場合であっても、電子及びホールは、コラムナ量子ドット５４内に３次元的に閉じ込められている。従って、量子ドット光増幅器１の活性層をコラムナ量子ドットで構成しても、利得飽和応答速度は速くなり、パターン効果の抑制が可能になる。因って、活性層がコラムナ量子ドットからなる量子ドット光増幅器に於いても、本発明は適用可能である。

本実施例の量子ドット光増幅器は、図２４及び図２５したように、例えばＩｎＰからなる半導体基板２と、この半導体基板の上に積層され、第１の導電型（例えば、ｎ型）を有する第１のクラッド層３（例えば、ＩｎＧａＡｓＰ；λｇ＝１．１μｍ）と、第１のクラッド層３の上に積層され、伝導帯の電子及び価電子帯のホールを３次元的に閉じ込めて量子サイズ効果を発現する半導体結晶粒（例えば、ＩｎＡｓ）からなる量子ドット４と、この量子ドットを囲んで電子及びホールを量子ドット４に閉じ込める障壁層５からなる活性層（例えば、ＩｎＧａＡｓＰ；λｇ＝１．１μｍ）と、活性層の上に積層された、第２の導電型（例えば、ｐ型）を有する第２のクラッド層７（例えば、ＩｎＧａＡｓＰ；λｇ＝１．１μｍ）を具備した半導体光増幅器である。

そして、第１のクラッド層３を構成する第１の半導体、第２のクラッド層を構成する第２の半導体、及び障壁層を構成する第３の半導体が、半導体基板２を構成する第４の半導体に格子整合している。

そして、第４の半導体（半導体基板）に格子整合しない第５の半導体（ＩｎＡｓ）が下地層（障壁層５８又は障壁層５）の全面に亘って成長した濡れ層１１の上に形成された第５の半導体（ＩｎＡｓ）からなる突起部７０と、突起部７０の直下の濡れ層７２によって構成されている。

ここで、本実施例の量子ドット光増幅器では、量子ドット４が、量子ドットの上に形成された障壁層の格子定数が緩和される前に、量子ドットが再度成長することを少なくても１回以上繰り返して形成されてなるコラムナ量子ドット５４を構成し、コラムナ量子ドット５４を構成する量子ドット４夫々を囲む障壁層のうち量子ドットの側面方向に位置する領域５６には、ｐ型の不純物がドーピングされ、コラムナ量子ドットを囲む障壁層５８のうち上下方向に位置する領域に、不純物がドーピングされていない。

尚、図２４は、実施例２に於ける量子ドット光増幅器の断面図である。また、図２５は、実施の形態に於ける量子ドット光増幅器の活性層の一部とその近傍を拡大した断面図である。

このような構成でも、コラムナ量子ドット５４の頂上及び底では、価電子帯（Ｅ_Ｖ）の頂上にノッチが形成されない。このため、コラムナ量子ドットにホールが容易に流入できる。故に、量子ドット光増幅器の利得応答速度が遅くなることはない。

ここで、本実施例と実施例１では、量子ドット４を上下に隔てる障壁層の平均膜厚が実施例１では約４０ｎｍであるのに対して本実施例では約３.１〜５.０ｎｍである点で相違する。すなわち本実施例では、コラムナ量子ドット５４を構成する夫々の量子ドット４の上下方向の間隔６０が、例えば１〜２原子層と極めて接近している（図２５）のに対して、実施例１では、量子ドット４の上下方向の間隔６２が例えば数十原子層離れている点で相違している（図２５）。尚、コラムナ量子ドット５４を構成する量子ドット４の頂上とその上に積層された量子ドット４の底の間の障壁層６４（即ち、量子ドット４間の障壁層）には、図２５のように不純物がドーピングされていことが好ましい。しかし、ホール及び電子はコラムナ量子ドット５４全体に広がっているので、量子ドット４間の障壁層６４に不純物がドーピングされていてもよい。

そして、本実施例では、このような構成のコラムナ量子ドット５４が、３層積層されて活性層６を構成している。

以上の点を除き、本実施例の量子ドット光増幅器の構成は、実施例１の量子ドット光増幅器と略同じである。

例えば、サイドバリア層５６の平均膜厚は約２原子層である。また。サイドバリア層には、Ｚｎが面密度に換算して約２×１０^１２ｃｍ^−２ドーピングされている。尚、量子ドット４に不純物はドーピングされていない。また、障壁層５、５６，５８を、半導体基板に格子整合しない半導体で構成してもよい。

このような構成によっても、素子温度が上昇しても十分な利得が得られ且つ数十ＧＨｚで動作してもパターン効果を殆ど生じない量子ドット光増幅器を構築することができる。

本実施例は、実施例１に示した量子ドット光増幅器の製造方法の一例である。

まず、図１１のように、ｎ型ＩｎＰ基板２６の上に、ＩｎＰ基板２６に格子整合したｎ型ＩｎＧａＡｓＰ層（λｇ＝１．１μｍ）２８と、活性層６と、ＩｎＰ基板２６に格子整合したｐ型ＩｎＧａＡｓＰ層（λｇ＝１．１μｍ）３０を成長する。

ｎ型ＩｎＧａＡｓＰ層２８の成長は、有機金属気相成長法によって行う。原料ガスは、（ＣＨ_３）_３Ｉｎ、（Ｃ_２Ｈ_５）_３Ｇａ、ＰＨ_３、及びＡｓＨ_３である。尚、以下に説明する半導体も、同じ原料ガスを用い有機金属気相成長法によって成長する。

量子ドット光増幅器１が完成した際には、ｎ型ＩｎＧａＡｓＰ層２８は第１のクラッド層３となり、ｐ型ＩｎＧａＡｓＰ層３０は第２のクラッド層７になる。

活性層６の成長は、まず障壁層５となるノンドープＩｎＧａＡｓＰ層（λｇ＝１．１μｍ）を約４０ｎｍ成長することから始まる。尚、ノンドープとは、不純物がドーピングされていないことを意味する。

次に、ノンドープＩｎＡｓを、平均膜厚換算で約２原子層成長する。この時、ＩｎＡｓはＳ−Ｋモードで成長し、最初に、下地層全面に亘って濡れ層１１が約０．５〜１.０原子層成長する（図２及び図１１参照）。次に、濡れ層の膜厚が臨界膜厚を超えると高さ約３ｎｍで幅約２０ｎｍのＩｎＡｓからなる突起部１３が多数形成される。

次に、ｎ型ＩｎＰ基板２６に格子整合したｐ型ＩｎＧａＡｓＰ（λｇ＝１．１μｍ）からなるサイドバリア層９を、平均膜厚換算で２原子層成長する。ｐ型不純物はＺｎであり、ドーパントガスにはジメチル亜鉛を用いる。Ｚｎ濃度は、面密度換算で約２×１０^１２ｃｍ^−２である。

次に、ｎ型ＩｎＰ基板２に格子整合したノンドープＩｎＧａＡｓＰ（λｇ＝１．１μｍ）からなる障壁層５を、約４０ｎｍである成長する。サイドバリア層９は、図２のように、格子不整合の大きな量子ドット４の頂上部分には殆ど成長しない。従って、サイドバリア９にＺｎをドーピングしても、量子ドット４の頂上を覆おう障壁層５には不純物はドーピングされない。

次に、上述した、ノンドープＩｎＡｓ、サイドバリア、及びノンドープ障壁層の成長を２回繰り返して、合計３層の量子ドット層からなる活性層６を成長する。

更に、ｐ型ＩｎＧａＡｓＰ層（λｇ＝１．１μｍ）３０を成長して、図１１に示した層構造を完成する。

以上のようにして形成した成長層に、フォトリソグラフィー法と反応性イオンエッチング法（ＲＩＥ）によって、図１２のようなｎ型ＩｎＧａＡｓ層２８に達するリッジ３２を形成する。

尚、図１２（ａ）は平面図であり、図１２（ｂ）は図１２（ａ）のＡ−Ａ´線に於ける断面を矢印の方向から見た断面図である。以下の工程図に於いても、同様に平面図及び断面図を示す。

ここで、リッジ３２の延びる方向は、量子ドット光増幅器の光入射面３３（又は、光出射面３５）に斜めに交わるように形成される。これは、光入射面（又は、光出射面）に於ける光の反射率を下げるためである。

次に、図１３のように、ｐ型ＩｎＰクラッド層３４、ｎ型ＩｎＰ電流阻止層３６からなるＰＮ埋め込み層３８を成長して、リッジ３２を埋め込む。更に、図示しないｐ型ＩｎＧａＡｓＰ層（λｇ＝１．１ｍ）コンタクト層を成長する。

次に、図１４のように、漏れ電流を減らすため、リッジ３２の両脇に溝２４をフォトリソグラフィー法と化学エッチング法によって形成する。

次に、図１５のように、ＳｉＮからなるパッシベーション膜２２をプラズマＣＶＤ法により堆積する。

次に、図１６のように、フィトリソグラフィ法とＲＩＥによって、リッジ３２が埋め込まれている位置のパッシベーション膜２２を除去する。

次に、図１７のように、加工面全体に表面側電極４０を蒸着する。

次に、図１８のように、Ａｕメッキ電極の形成予定位置を刳り貫いたレジスト膜４２を形成する。

次に、図１９のように、この刳り貫かれた場所にＡｕメッキ電極２０をメッキによって形成する。

次に、図２０のように、レジスト膜３８を除去する。更に、Ａｕメッキ電極２０をマスクとして、加工面に露出している表面側電極４０をＲＩＥによって除去する。

次に、図２１のように、ｎ型ＩｎＰ基板２６の裏面に裏面側電極１８を蒸着する。

次に、ｎ型ＩｎＰ基板２６と成長層をヘキ開して、光入射面と光出射面を形成する。更に、光入射面と光出射面に反射防止膜を形成した後、個々の素子に分離する。

以上の工程により、量子ドット光増幅器が完成する。

尚、実施例２に示したコラムナ量子ドットからなる量子ドット光増幅器を成長するためには、量子ドット４に代えて、コラムナ量子ドット５４を成長すればよい。

すなわち、最初に、コラムナ量子ドット５４を囲む障壁層のうち上下方向に位置する領域５８であって最も下の領域となるノンドープＩｎＧａＡｓＰ層（λｇ＝１．１μｍ）を約４０ｎｍ成長する。

次に、ノンドープＩｎＡｓを、平均膜厚換算で２〜４原子層って成長する。この時、ＩｎＡｓはＳ−Ｋモードで成長し、最初に、平坦な濡れ層１１が０．５〜１．０原子層成長する（図２及び図１１参照）。次に、この濡れ層１１の上に、高さ約３ｎｍ（直下の濡れ層の厚さも含む）で幅約２０ｎｍのＩｎＡｓからなる突起部が多数成長する。

次に、ｎ型ＩｎＰ基板２６に格子整合したｐ型ＩｎＧａＡｓＰ（λｇ＝１．１μｍ）からなるサイドバリア層５６を、平均膜厚換算で２原子層成長する。ｐ型不純物はＺｎであり、ドーパントガスにはジメチル亜鉛を用いる。Ｚｎ濃度は、面密度換算で約２×１０^１２ｃｍ^−２である。

次に、ｎ型ＩｎＰ基板２に格子整合したノンドープＩｎＧａＡｓＰ（λｇ＝１．１μｍ）からなる障壁層５を、約２ｎｍ成長する。サイドバリア層９は、図２のように、格子不整合の大きな量子ドット４の頂上部分には殆ど成長しない。従って、サイドバリア９にＺｎをドーピングしても、量子ドット４の頂上を覆おう障壁層５には不純物はドーピングされない。

次に、上述した、ノンドープＩｎＡｓ、サイドバリア層５６、及びノンドープ障壁層５の成長を２回繰り返して、合計３層のコラムナ量子ドット５４を成長する。更に、コラムナ量子ドット５４を囲む障壁層のうち上下方向に位置する領域５８であって２番目の領域となるノンドープＩｎＧａＡｓＰ層（λｇ＝１．１μｍ）を約４０ｎｍ成長する。

この後、コラムナ量子ドット５４と障壁層５８の成長を２回繰り返し、活性層６を成長すればよい。

以上説明した実施例以外にも、本発明は種々の変形が可能である。例えば、実施例１乃至３で説明した量子ドットは、半導体基板（ＩｎＰ）より格子定数の大きい半導体材料（ＩｎＡｓ）によって構成されている。従って、実施例１乃至３の量子ドットには圧縮歪が発生している。しかし、本発明を構成する量子ドットは、圧縮歪を伴う量子ドットに限られるものではなく、例えばＩｎＰ基板上のＩｎ_０.１Ｇａ_０．９Ａｓからなる量子ドットのように、基板より格子定数の小さい半導体からなり引っ張り歪を伴う量子ドットであってもよい。この場合の障壁層は、例えばＩｎＡｌＧａＡｓによって構成することができる。

また、基板はＩｎＰに限られるものではなく、ＧａＡｓであってもよい。即ち、ＧａＡｓ基板上に、ＩｎＡｓ量子ドットからなる活性層を形成してもよい。

実施例１及び３では、量子ドット（又は、コラムナ量子ドット）は３層に亘って形成されている。しかし、量子ドット（又は、コラムナ量子ドット）の形成される層は一層であってもよいし、或いは２層または４層以上であってもよい。

更に、サイドバリアにドーピングされるｐ型の不純物は、Ｚｎに限られものではなく、例えばＢｅ、Ｍｇ、及びＣｄの何れかであってもよい。

以上、本発明を量子ドット光増幅器に適用した場合について説明した。しかし、活性層を量子ドットで構成する他の半導体光素子にも、本発明は適用することができる。例えば、上述した実施例３の量子ドット光増幅器において、反射防止膜を無くし、更にリッジ３２が光入射面３３（又は、光出射面３５）に垂直に交わるようにして、半導体レーザを構成してもよい。更に、活性層６の上に回折格子を形成した光導波路を形成して、分布帰還型半導体光素子としてもよい。

本発明は、半導体光素子の製造業、特に、光増幅器の製造業において利用可能である。

実施の形態に於ける量子ドット光増幅器の断面図である。実施の形態に於ける量子ドット光増幅器の活性層の一部とその近傍を拡大した断面図である。障壁層に一様にｐ型不純物をドーピングした、量子ドット光増幅器の断面図である。障壁層にｐ型不純物を変調ドーピングした、量子ドット光増幅器の断面図である。障壁層にｐ型不純物を変調ドーピングした量子ドットの近傍を拡大した図である障壁層にｐ型不純物を変調ドーピングした量子ドット及びその近傍における、荷電子帯の頂上及び伝導帯の底のエネルギーと位置の関係を示した図である。実施の形態の量子ドット及びその近傍に於ける、荷電子帯の頂上と伝導帯の底のエネルギーと位置の関係を示した図である。実施例１に係る量子ドット光増幅器を、光入射面（又は、光出射面）に平行な面で切断して見た断面図である。通常の量子ドットの積層構造を説明する図である。コラムナ量子ドットの積層構造を説明する図である。実施例３に於ける、量子ドット光増幅器用の結晶成長層の断面である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その１）である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その２）である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その３）である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その４）である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その５）である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その６）である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その７）である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その８）である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その９）である。実施例３に於ける量子ドット光増幅器の製造工程を説明する図（その１０）である。従来の量子ドット光増幅器の斜視図である。図２２に示された領域Ａを拡大した図である。実施例２に於ける量子ドット光増幅器の断面図である。実施の形態に於ける量子ドット光増幅器の活性層の一部とその近傍を拡大した断面図である。

符号の説明

１量子ドット光増幅器
２半導体基板
３,７クラッド層
４量子ドット
５障壁層
６活性層
８ＩｎＰからなる半導体層
９量子ドットの側面方向に位置する領域（サイドバリア層）
１０量子ドットの上下方向に位置する領域
１１濡れ層
１２変調ドープ領域
１３突起部
１４荷電子帯（Ｅ_Ｖ）のノッチ
１６電流阻止層
１７表面電極
１８裏面側電極
２０Ａｕメッキ電極
２２パッシベーション膜
２４溝
２６ｎ型ＩｎＰ基板
２８ｎ型ＩｎＧａＡｓＰ層（λｇ＝１．１μｍ）
３０ｐ型ＩｎＧａＡｓＰ層（λｇ＝１．１μｍ）
３２リッジ
３３光入射面
３４ｐ型ＩｎＰクラッド層
３５光出射面
３６ｎ型ＩｎＰ電流阻止層
３８ＰＮ埋め込み層
４０表面側電極
４２レジスト膜
５０後に成長した量子ドット
５２先に成長した量子ドット
５４コラムナ量子ドット
５６コラムナ量子ドットを構成する量子ドット夫々を囲む障壁層のうち量子ドットの側面方向に位置する領域（サイドバリア層）
５８コラムナ量子ドットを囲む障壁層のうち上下方向に位置する領域
６０コラムナ量子ドットを構成する夫々の量子ドットの上下方向の間隔
６２量子ドットの上下方向の間隔
６４コラムナ量子ドットを構成する量子ドットの頂上とその上に積層された量子ドットの底の間の障壁層
７０突起部
７２突起部の直下の濡れ層
１００従来の量子ドット光増幅器

Claims

半導体基板と、
前記半導体基板の上に積層され、第１の導電型を有する第１のクラッド層と、
第１のクラッド層の上に積層され、伝導帯の電子及び価電子帯のホールを３次元的に閉じ込めて量子サイズ効果を発現する半導体結晶粒からなる量子ドットと、前記量子ドットを囲んで前記電子及び前記ホールを前記量子ドットに閉じ込める障壁層からなる活性層と、
前記活性層の上に積層された、第２の導電型を有する第２のクラッド層を具備した半導体素子において、
前記障壁層のうち前記量子ドットの側面方向に位置する領域には、ｐ型の不純物がドーピングされ、
前記障壁層のうち前記量子ドットの上下方向に位置する領域に、不純物がドーピングされていないこと特徴とする半導体光素子。
請求項１に記載の半導体素子において、
前記量子ドットが、
前記半導体基板に格子整合しない半導体が下地層全面に亘って成長した濡れ層の上に形成され、前記半導体からなる突起部と、
前記突起部の直下の前記濡れ層からなることを特徴とする半導体光素子。
半導体基板と、
前記半導体基板の上に積層され、第１の導電型を有する第１のクラッド層と、
第１のクラッド層の上に積層され、伝導帯の電子及び価電子帯のホールを３次元的に閉じ込めて量子サイズ効果を発現する半導体結晶粒からなる量子ドットと、前記量子ドットを囲んで前記電子及び前記ホールを前記量子ドットに閉じ込める障壁層からなる活性層と、
前記活性層の上に積層された、第２の導電型を有する第２のクラッド層を具備した半導体光素子において、
前記量子ドットが、
前記半導体基板に格子整合しない半導体が下地層全面に亘って成長した濡れ層の上に形成され、前記半導体からなる突起部と、
前記突起部の直下の前記濡れ層からなり、
更に、前記量子ドットが、
前記量子ドットの上に形成された前記障壁層の格子定数が緩和される前に、前記量子ドットが再度成長することを少なくても１回以上繰り返して形成されてなるコラムナ量子ドットを構成し、
前記コラムナ量子ドットを構成する前記量子ドット夫々を囲む前記障壁層のうち前記量子ドットの側面方向に位置する領域には、ｐ型の不純物がドーピングされ、
前記コラムナ量子ドットを囲む前記障壁層のうち上下方向に位置する領域に、不純物がドーピングされていないこと特徴とする半導体光素子。
請求項１乃至３に記載の半導体素子において、
前記半導体基板が、ＩｎＰからなり、
前記障壁層が、ＩｎＧａＡｓＰからなり、
前記量子ドットが、ＩｎＡｓからなることを特徴とする半導体光素子。