JPH10316498A - エピタキシャルウェハおよびその製造方法 - Google Patents

エピタキシャルウェハおよびその製造方法

Info

Publication number
JPH10316498A
JPH10316498A JP7833398A JP7833398A JPH10316498A JP H10316498 A JPH10316498 A JP H10316498A JP 7833398 A JP7833398 A JP 7833398A JP 7833398 A JP7833398 A JP 7833398A JP H10316498 A JPH10316498 A JP H10316498A
Authority
JP
Japan
Prior art keywords
substrate
temperature
gan
layer
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7833398A
Other languages
English (en)
Other versions
JP3899652B2 (ja
Inventor
Kensaku Motoki
健作 元木
Masato Matsushima
政人 松島
Katsushi Akita
勝史 秋田
Mitsuru Shimazu
充 嶋津
Kikurou Takemoto
菊郎 竹本
Hisashi Seki
壽 関
Akinori Koketsu
明伯 纐纈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP7833398A priority Critical patent/JP3899652B2/ja
Priority to US09/041,109 priority patent/US6270587B1/en
Priority to TW087103786A priority patent/TW541733B/zh
Priority to KR1019980008432A priority patent/KR100297532B1/ko
Priority to CN98109431A priority patent/CN1129169C/zh
Priority to EP98301948A priority patent/EP0865088B1/en
Priority to EP06025006A priority patent/EP1758180A1/en
Publication of JPH10316498A publication Critical patent/JPH10316498A/ja
Priority to US09/578,704 priority patent/US6387722B1/en
Application granted granted Critical
Publication of JP3899652B2 publication Critical patent/JP3899652B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 立方晶半導体(111) 基板上に形成されたGaN
層を有するエピタキシャルウェハを提供する。 【解決手段】 立方晶半導体(111) 基板と、前記基板上
に形成された厚さが60nm以上の第1のGaN層と、第1の
GaN層上に形成された厚さ 0.1μm以上の第2のGaN層
とを備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、 III−V族化合
物半導体のエピタキシャルウェハおよびその製造方法に
関する。より詳細には、GaN系化合物半導体の製造方法
に関するものである。
【0002】
【従来の技術】図6に、現在市販されているサファイア
基板を用いたGaN系の青色および緑色の半導体発光素子
(LED)の断面図を示す。図6のLEDは、サファイ
ア基板1と、基板1上に形成されたGaNバッファ層2
と、GaNバッファ層2上に形成された六方晶のGaNエピ
タキシャル層3とで構成されたエピタキシャルウェハ上
に、第1のクラッド層4、発光層5、第2のクラッド層
6およびGaNエピタキシャル層7が順に積層されGaNエ
ピタキシャル層3および7上にオーミック電極8および
9がそれぞれ配置されている。図6のLEDにおいて
は、GaNバッファ層2は、サファイア基板1とGaNエピ
タキシャル層3との格子定数の差による歪を緩和するた
めに設けられている。
【0003】図6のLEDは、絶縁性のサファイアを基
板1に用いているので、電極を形成して素子を作製する
際に、2種の電極を基板の同一面側に形成する必要があ
る。このため、フォトリソグラフィによるパターニング
が2回以上必要である。また、反応性イオンエッチング
による窒化物のエッチングを行う必要もあるので生産工
程が複雑になる。さらに、サファイアは硬度が高いの
で、素子分離の際に取り扱いにくいという問題もあっ
た。
【0004】そこで、このような欠点を有するサファイ
アに代えて、導電性のGaAsを基板として使用するという
試みがなされている。たとえばJournal of Crystal Gro
wth164 (1996) 149-153(以下文献1)では、GaAs(100)
面上に立方晶のGaNを成長させている。しかしなが
ら、一般にGaAs(100) 面上に成長させた立方晶GaNは、
文献1に示されている透過型電子顕微鏡写真にあるよう
に、積層欠陥が非常に多く、品質が悪いものとなる。こ
れは立方晶GaNは六方晶GaNに比べ、不安定であること
が原因と考えられている。
【0005】一方、GaAs(111) 面上に、より安定な六方
晶GaNを成長させるという試みもなされている。たとえ
ばJournal of Electronic Materials vol.24 No.4 (199
5) 213-218(以下文献2)ではMOVPE法によるGaAs
(111) A面上、GaAs(111) B面上へのGaNの成長が報告
されている。しかしながら、青色LEDの作製に十分な
特性を持つGaNの成長には至っていない。これは、前述
のサファイア基板上の半導体発光素子のエピタキシャル
層がMOVPE法によって1000℃以上の成長温度で成長
されたものであるのに対し、文献2のGaNエピタキシャ
ル層の成長温度は最高でも 800℃と低いことが原因とし
て挙げられる。文献2のGaNエピタキシャル層の成長温
度が低いのは、GaAs基板を加熱すると、約 600℃で蒸気
圧の高い砒素が抜けるためである。
【0006】
【発明が解決しようとする課題】上述のように、従来Ga
As(111) 基板上へ六方晶GaN膜をエピタキシャル成長さ
せる場合、GaAs基板の熱による損傷を避けるため、基板
温度を 850℃程度までしか上げられなかった。その結
果、従来の有機金属クロライド気相エピタキシャル法で
得られる六方晶GaNエピタキシャル膜は、ノンドープの
GaNのキャリア濃度が1×1019 (cm-3) と高く、青色L
EDの作製に十分な電気特性ではなかった。
【0007】そこで本発明の目的は、上記従来技術の問
題点を解決し、GaAs半導体基板上に形成された、青色L
EDの作製に十分な電気特性を持つGaNエピタキシャル
ウェハ及びその製造方法を提供することである。
【0008】
【課題を解決するための手段】本発明に従うと、立方晶
半導体(111) 基板と、前記基板上に形成された厚さが60
nm以上の第1のGaN層と、第1のGaN層上に形成された
厚さ 0.1μm以上の第2のGaN層とを備えることを特徴
とするエピタキシャルウェハが提供される。本発明のエ
ピタキシャルウェハにおいては、第1のGaN層の厚さ
が、200 nm以下であることが好ましく、第2のGaN層の
厚さが、5μm以下であることが好ましい。
【0009】また、本発明のエピタキシャルウェハで
は、立方晶半導体(111) 基板が、GaAs(111) 基板である
ことが好ましい。GaAs(111) 基板が、GaAs(111) A面基
板である場合には、砒素が抜けにくい点が有利であり、
GaAs(111) 基板が、GaAs(111)B面基板である場合に
は、表面を研磨仕上げし易い点が好ましい。
【0010】一方、本発明においては、Gaを含む有機金
属およびHClを含む第1の原料ガスと、NH3 を含む第
2の原料ガスを外部から加熱された反応管内に供給し、
反応管内に設置された基板上に第1の温度でバッファ層
を気相成長させる工程と、バッファ層を形成した基板の
温度を前記第1の温度から上昇させてバッファ層の結晶
性を向上させる工程と、前記第1および第2の原料ガス
を前記第1の温度よりも高い第2の温度に加熱された反
応管内に供給し、前記バッファ層上にGaN層を成長させ
る工程とを備えることを特徴とするエピタキシャルウェ
ハの製造方法が提供される。前記第1の温度は、400 ℃
以上600 ℃以下であることが好ましく、前記第2の温度
は 850℃以上1000℃以下であることが好ましい。
【0011】また、バッファ層を形成した基板の温度を
第1の温度から上昇させてバッファ層の結晶性を向上さ
せる工程において、NH3 を前記基板上に供給しながら
基板の温度を上昇させることも好ましい。一方、前記Ga
N層の成長速度が4μm/時以上10μm/時以下である
ことが好ましい。
【0012】
【発明の実施の形態】本発明のエピタキシャルウェハは
立方晶半導体(111) 基板上に形成された、厚さが60nm以
上の第1のGaN層を備える。この第1のGaN層は、400
〜600 ℃の低温で形成されたアモルファスのものが、そ
の後昇温することにより結晶性となったものである。従
って、積層欠陥が多く、また、塩素、水素、酸素などの
不純物濃度が高くなっている。また、この第1のGaN層
は、その後の高温の成膜工程において半導体基板を保護
することを主な目的とする。そのために、半導体基板を
傷めない400 〜600 ℃の低温で成長させなければなら
ず、60nm以上の厚さであることが必要である。一方、こ
の第1のGaN層は、低温で成長させるので成長速度が遅
い。従って、200 nm以上の厚さに形成することは製造効
率の点から不利であり、また、それ以上の厚さに形成し
ても半導体基板保護の機能はさして向上しない。
【0013】一方、本発明のエピタキシャルウェハは、
第1のGaN層上に形成された厚さ 0.1μm以上の第2の
GaN層とを備える。この第2のGaN層は、いわゆるエピ
タキシャル層であり、厚さが5μm以下であることが好
ましい。第2のGaN層の厚さが5μmを超えると、応力
によりGaN膜にクラックが生じる。
【0014】本発明の方法では、Gaを含む有機金属およ
びHClを含む第1の原料ガスと、NH3 を含む第2の原
料ガスを外部から加熱された反応管内に供給し、反応管
内に設置された基板上に低い第1の温度でバッファ層を
気相成長させる。このバッファ層は、前述のように半導
体基板の保護のために形成するもので、半導体基板を傷
めない400 〜600 ℃の低温で形成する。また、このバッ
ファ層は、成膜直後はアモルファスであるが、その後の
昇温工程により結晶性のものとなる。しかしながら、後
にこのバッファ層上に形成されるエピタキシャル層と比
較すると、積層欠陥が非常に多いことで区別が可能であ
る。従って、本発明の方法に従えば、従来使用が難しか
ったGaAs基板も使用可能である。尚、バッファ層の昇温
工程では、NH3 を基板上に供給する事が好ましい。こ
れによりGaNバッファ層が昇温中に蒸発、昇華すること
を防ぐことができる。
【0015】このバッファ層で保護された半導体基板上
に、今度はGaNのエピタキシャル成長に適した高温でGa
N層を形成する。この成長温度は、 850℃以上1000℃以
下が好ましい。GaN層は、最終的に作製する素子に必要
な厚さだけ成長させるが、0.1 μm未満では薄すぎ、5
μmを越えるとクラックの発生の危険がある。
【0016】また、上記のGaN層の成長速度は、4μm
/時以上10μm/時以下であることが好ましい。成長速
度が4μm/時未満であると基板が熱による損傷を受け
GaNエピタキシャル膜が剥離することがある。また成長
速度が10μm/時を超えるとGaNエピタキシャル膜の結
晶性が悪化し、青色LEDの作製に十分な電気特性を持
つGaNを得ることができない。
【0017】さらに、本発明では、HClを含む第1の原
料ガスと、NH3 を含む第2の原料ガスを外部から加熱
された反応管内に供給し、前記反応管内部に配置された
容器内に収納された金属Gaと第1の原料ガスに含まれた
HClとを反応させてGaClを生成させ、前記反応管内に設
置された基板上に第1の温度でバッファ層を気相成長さ
せる工程と、バッファ層を形成した前記基板の温度を前
記第1の温度から上昇させてバッファ層の結晶性を向上
させる工程と、前記第1および第2の原料ガスを前記第
1の温度よりも高い第2の温度に加熱された反応管内に
供給し、前記バッファ層上にGaN層を成長させる工程と
を備えることを特徴とするエピタキシャルウェハの製造
方法が提供される。本発明のこの方法は、いわゆるハイ
ドライド気相エピタキシ(Hydride Vapor Phase Epitax
y ;HVPE)と呼ばれる方法である。本発明のこの方
法においては、金属Gaは例えば石英ボートに収容し、常
に800 ℃以上に保たれることが好ましい。また、HClを
含む第1の原料ガスを金属Gaが収容された石英ボートに
吹き込み、GaClを生成することが好ましい。
【0018】
【実施例】
実施例1 図4は、本発明の方法で本発明のエピタキシャルウェハ
を製造するのに使用可能な気相成長装置の概略構成を示
す図である。図4の装置は、第1のガス導入口51、第2
のガス導入口52および排気口53を有する石英の反応チャ
ンバ54と、この反応チャンバ54の外部からチャンバー内
全体を加熱するための抵抗加熱ヒーター55とを備える。
また、反応チャンバ54内には、基板ホルダ56が設けら
れ、基板57がその上に搭載される。
【0019】上記の装置を用いて、以下のように本発明
の方法で本発明のエピタキシャルウェハを作製した。先
ず、反応チャンバ54内の基板ホルダ56にGaAs(111) A面
基板57を搭載した。次に、抵抗加熱ヒーター55により外
部からチャンバ54内全体を加熱して、基板57を 450℃に
保持した状態で、第1のガス導入口51からTMGを分圧
6.4×10-4atm で、塩化水素を分圧 6.4×10-4atm で導
入し、第2のガス導入口52からはV族原料としてアンモ
ニアガス(NH3)を0.11atm で導入した。キャリアガス
としては水素ガスを用いた。このような条件で、30分間
成膜を行い、厚さ 100nmのGaNバッファ層を形成した。
【0020】次に、このようにGaNバッファ層が形成さ
れた基板57の温度を、NH3 の分圧0.11atm という雰囲
気で、抵抗加熱ヒーター55により 900℃まで昇温した
後、TMG、HCl、NH3 の分圧をそれぞれ 2.4×10-3
atm 、 2.4×10-3atm 、0.11atm という条件で、30分間
成膜を行った。
【0021】その結果、バッファ層上に、厚さ3μmの
鏡面状のGaNエピタキシャル層が形成された。成長速度
は6μm/時であった。得られたエピタキシャルウェハ
の断面図を図1に示す。図1のエピタキシャルウェハ
は、GaAs(111) A面基板11上に不純物濃度が高い第1の
GaN層12と、その上に積層された第2のGaN層13を備え
る。X線回折測定の結果、六方晶GaNのピークが観測さ
れ、第2のGaN層13は六方晶GaNで構成されていること
が確認された。電気特性をHall測定により求めたところ
n型キャリア濃度1×1017 (cm-3) 、電子移動度500(cm
2/VS )であった。
【0022】図2に、得られたエピタキシャルウェハの
断面の透過型電子顕微鏡写真を示す。図2の下から1/
4ほどの横線が多い部分がバッファ層だった部分であ
り、この横線は積層欠陥を示す。すなわち、バッファ層
であった部分は、エピタキシャルウェハ完成後も積層欠
陥が多く、容易に区別が可能である。また、図3に得ら
れたエピタキシャルウェハの二次イオン質量分析(SI
MS)の結果を示す。図3からわかるよう、本発明のエ
ピタキシャルウェハのバッファ層であった部分は水素、
酸素、塩素等の不純物濃度が高くなっている。これは、
バッファ層を低温で成長させたためである。不純物濃度
は、塩素が5×1021/cm3、水素が4×1019/cm3、酸素
が1.5×1019/cm3に達することもある。上記の実施例で
は、GaAs(111) A面基板を使用したが、GaAs(111) B面
基板を使用して同様な条件でエピタキシャルウェハを作
製した場合でも、やや膜剥がれが発生しやすい傾向があ
るもののほぼ同等の特性のGaN層が得られた。
【0023】実施例2 図5に、本発明の方法で本発明のエピタキシャルウェハ
を製造するのに使用可能なハイドライド気相エピタキシ
装置の概略構成を示す。図5の装置は、第1のガス導入
口51、第2のガス導入口52および排気口53を有する石英
の反応チャンバ54と、この反応チャンバ54の外部からチ
ャンバー内全体を加熱するための抵抗加熱ヒーター55と
を備える。反応チャンバ54内の上部には、金属Ga59を収
納した石英ボート58が、第1のガス導入口51から導入さ
れた原料ガスが石英ボート58内に吹き込まれるよう配置
されている。さらに反応チャンバ54内には、基板ホルダ
56が設けられ、基板57がその上に搭載される。
【0024】本実施例では、上記の装置を用いて、以下
のように本発明の方法で本発明のエピタキシャルウェハ
を作製した。先ず、石英ボート58内に金属Ga59を収納
し、反応チャンバ54内の基板ホルダ56にGaAs(111) A面
基板57を搭載した。次に、抵抗加熱ヒーター55により外
部からチャンバ54内全体を加熱して、金属Ga59を800 ℃
以上に基板57を 500℃に保持した状態で、第1のガス導
入口51から塩化水素ガス(HCl) を分圧 6.4×10-4atm
で、第2のガス導入口52からはV族原料としてアンモニ
アガス(NH3)を0.11atm で導入した。キャリアガスと
しては水素ガスを用いた。HClガスは石英ボート58内に
吹き込まれ、金属Ga59と反応してGaClを生成し、GaClは
チャンバ54の下流に運ばれた。このような条件で成膜を
行い、GaNバッファ層を形成した。GaNバッファ層が厚
さ90nmになったところでHClガスの供給を止めてバッフ
ァ層の成長を停止した。
【0025】次に、このようにGaNバッファ層が形成さ
れた基板57の温度を、NH3 を流したままで、抵抗加熱
ヒーター55により 980℃まで昇温した後、再度HClガス
の供給を開始し、GaNバッファ層上にGaNエピタキシャ
ル層を成長させた。HCl、NH3 の分圧はそれぞれ 2.4
×10-3atm 、0.11atm という条件で、成膜を行った。基
板温度は1030℃程度でも成膜は可能であるが、GaAs基板
がNH3 ガスと反応して激しく損傷するので、1000℃以
下が好ましい。
【0026】GaN層が約4μmに成長したら、HClの供
給を止め、NH3 を流したままで冷却する。こうして、
バッファ層上に、厚さ4μmの鏡面状のGaNエピタキシ
ャル層が形成された。SIMS分析によると実施例1の
ものとは異なり炭素不純物は検出限界以下であった。電
気特性をHall測定により求めたところn型キャリア濃度
1×1018 (cm-3) 、電子移動度250(cm2/VS )、X線半
値幅は約5.2 分であった。
【0027】比較例1 バッファ層の厚さの違いによるGaNエピタキシャル層成
長の差異を比べるため、GaAs(111) A面基板1の上に30
nmのバッファ層を成膜した後に、GaNエピタキシャル層
を成膜した。なお、バッファ層の厚さ以外のバッファ
層、エピタキシャル層の成長条件は実施例1と同条件と
した。その結果、GaAs基板上のGaN膜は完全に剥離し
た。
【0028】比較例2 成長速度の違いによるGaNエピタキシャル層成長の差異
を比べるため、GaNエピタキシャル層を成長速度3μm
/hで成膜した。成長速度はTMGの投入量により変更
するため、本比較例では、原料TMG、HCl、NH3
分圧はそれぞれ4.8×10-4atm 、4.8 ×10-4atm 、0.11a
tm である。なお、エピタキシャル層成長時の原料分圧
以外のバッファ層、エピタキシャル層の成長条件は実施
例1と同条件とした。その結果、GaAs基板上のGaN膜は
完全に剥離した。
【0029】比較例3 成長温度の違いによるGaNエピタキシャル層成長の差異
を比べるため、GaNエピタキシャル層を成長温度800 ℃
で成膜した。なお、エピタキシャル層の成長温度以外の
バッファ層、エピタキシャル層の成長条件は実施例1と
同条件とした。その結果、バッファ層12上に、厚さ3μ
mの鏡面状のGaNエピタキシャル層13が形成された。X
線回折測定の結果、六方晶GaNのピークが観測され、Ga
Nエピタキシャル層13は六方晶GaNで構成されているこ
とが確認された。電気特性をHall測定により求めたとこ
ろn型キャリア濃度1×1019 (cm-3) 、電子移動度100
(cm2/VS )であった。
【0030】
【発明の効果】以上説明したように、この発明によれ
ば、立方晶半導体(111) 基板上に青色LEDの作製に十
分な高品質のGaNエピタキシャルウェハを製造すること
が可能になる。GaAs(111) 等の基板を使用することによ
り、従来よりも素子分離が容易で、電気的コンタクトも
容易に形成できる青色LEDが得られる。
【図面の簡単な説明】
【図1】 本発明の化合物半導体エピタキシャルウェハ
の一例の断面構造を示す断面図である。
【図2】 本発明の化合物半導体エピタキシャルウェハ
の断面の電子顕微鏡写真である。
【図3】 本発明の化合物半導体エピタキシャルウェハ
の二次イオン質量分析結果を示すグラフである。
【図4】 本発明の方法で、本発明のエピタキシャルウ
ェハを作製するのに使用可能な気相成長装置の概略構成
を示す図である。
【図5】 本発明の方法で、本発明のエピタキシャルウ
ェハを作製するのに使用可能なハイドライド気相エピタ
キシ装置の概略構成を示す図である。
【図6】 従来の青色発光素子の構成を示す断面図であ
る。
【符号の説明】
1 サファイア基板 2 GaNバッファ層 3 GaNエピタキシャル層 4 クラッド層 5 発光層 6 クラッド層 7 コンタクト層 8 オーミック電極 9 オーミック電極 11 GaAs基板 12 第1のGaN層 13 GaNエピタキシャル層 51 第1のガス導入口 52 第2のガス導入口 53 排気口 54 反応チャンバ 55 抵抗加熱ヒータ 56 サセプタ 57 基板 58 石英ボート 59 金属Ga
───────────────────────────────────────────────────── フロントページの続き (72)発明者 嶋津 充 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72)発明者 竹本 菊郎 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72)発明者 関 壽 東京都八王子市南陽台3丁目21番12号 (72)発明者 纐纈 明伯 東京都府中市幸町2丁目41番13号

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 立方晶半導体(111) 基板と、前記基板上
    に形成された厚さが60nm以上の第1のGaN層と、第1の
    GaN層上に形成された厚さ 0.1μm以上の第2のGaN層
    とを備えることを特徴とするエピタキシャルウェハ。
  2. 【請求項2】 前記第1のGaN層の厚さが、200 nm以下
    であることを特徴とする請求項1に記載のエピタキシャ
    ルウェハ。
  3. 【請求項3】 前記第2のGaN層の厚さが、5μm以下
    であることを特徴とする請求項1または2に記載のエピ
    タキシャルウェハ。
  4. 【請求項4】 前記立方晶半導体(111) 基板が、GaAs(1
    11) 基板であることを特徴とする請求項1〜3のいずれ
    か1項に記載のエピタキシャルウェハ。
  5. 【請求項5】 前記GaAs(111) 基板が、GaAs(111) A面
    基板であることを特徴とする請求項4に記載のエピタキ
    シャルウェハ。
  6. 【請求項6】 前記GaAs(111) 基板が、GaAs(111) B面
    基板であることを特徴とする請求項1に記載のエピタキ
    シャルウェハ。
  7. 【請求項7】 Gaを含む有機金属およびHClを含む第1
    の原料ガスと、NH3 を含む第2の原料ガスを外部から
    加熱された反応管内に供給し、反応管内に設置された基
    板上に第1の温度でバッファ層を気相成長させる工程
    と、バッファ層を形成した基板の温度を前記第1の温度
    から上昇させてバッファ層の結晶性を向上させる工程
    と、前記第1および第2の原料ガスを前記第1の温度よ
    りも高い第2の温度に加熱された反応管内に供給し、前
    記バッファ層上にGaN層を成長させる工程とを備えるこ
    とを特徴とするエピタキシャルウェハの製造方法。
  8. 【請求項8】 HClを含む第1の原料ガスと、NH3
    含む第2の原料ガスを外部から加熱された反応管内に供
    給し、前記反応管内部に配置された容器内に収納された
    金属Gaと第1の原料ガスに含まれたHClとを反応させて
    GaClを生成させ、前記反応管内に設置された基板上に第
    1の温度でバッファ層を気相成長させる工程と、バッフ
    ァ層を形成した前記基板の温度を前記第1の温度から上
    昇させてバッファ層の結晶性を向上させる工程と、前記
    第1および第2の原料ガスを前記第1の温度よりも高い
    第2の温度に加熱された反応管内に供給し、前記バッフ
    ァ層上にGaN層を成長させる工程とを備えることを特徴
    とするエピタキシャルウェハの製造方法。
  9. 【請求項9】 前記第1の温度が、400 ℃以上600 ℃以
    下であることを特徴とする請求項7または8に記載の方
    法。
  10. 【請求項10】 前記第2の温度が 850℃以上1000℃以下
    であることを特徴とする請求項7〜9のいずれか1項に
    記載の方法。
  11. 【請求項11】 前記バッファ層を形成した基板の温度を
    前記第1の温度から上昇させてバッファ層の結晶性を向
    上させる工程において、NH3 を前記基板上に供給しな
    がら基板の温度を上昇させることを特徴とする請求項7
    〜10のいずれか1項に記載の方法。
  12. 【請求項12】 前記GaN層の成長速度が4μm/時以上
    10μm/時以下であることを特徴とする請求項7〜11の
    いずれか1項に記載の方法。
JP7833398A 1997-03-14 1998-03-11 エピタキシャルウェハ Expired - Fee Related JP3899652B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP7833398A JP3899652B2 (ja) 1997-03-14 1998-03-11 エピタキシャルウェハ
US09/041,109 US6270587B1 (en) 1997-03-14 1998-03-12 Epitaxial wafer having a gallium nitride epitaxial layer deposited on semiconductor substrate and method for preparing the same
KR1019980008432A KR100297532B1 (ko) 1997-03-14 1998-03-13 에피택셜웨이퍼및이의제조방법
CN98109431A CN1129169C (zh) 1997-03-14 1998-03-13 外延晶片
TW087103786A TW541733B (en) 1997-03-14 1998-03-13 Epitaxial wafer having a gallium nitride epitaxial layer deposited on semiconductor substrate and method for preparing the same
EP98301948A EP0865088B1 (en) 1997-03-14 1998-03-16 Method of preparing an epitaxial wafer having a GaN epitaxial layer deposited on a GaAs substrate
EP06025006A EP1758180A1 (en) 1997-03-14 1998-03-16 Epitaxial wafer having a gallium nitride epitaxial layer deposited on semiconductor substrate
US09/578,704 US6387722B1 (en) 1997-03-14 2000-05-26 Methods for preparing an epitaxial wafer having a gallium nitride epitaxial layer deposited on a semiconductor substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-82319 1997-03-14
JP8231997 1997-03-14
JP7833398A JP3899652B2 (ja) 1997-03-14 1998-03-11 エピタキシャルウェハ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006180968A Division JP4380666B2 (ja) 1997-03-14 2006-06-30 エピタキシャルウェハの製造方法

Publications (2)

Publication Number Publication Date
JPH10316498A true JPH10316498A (ja) 1998-12-02
JP3899652B2 JP3899652B2 (ja) 2007-03-28

Family

ID=26419421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7833398A Expired - Fee Related JP3899652B2 (ja) 1997-03-14 1998-03-11 エピタキシャルウェハ

Country Status (6)

Country Link
US (2) US6270587B1 (ja)
EP (2) EP1758180A1 (ja)
JP (1) JP3899652B2 (ja)
KR (1) KR100297532B1 (ja)
CN (1) CN1129169C (ja)
TW (1) TW541733B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037288A (ja) * 2001-07-26 2003-02-07 Ishikawajima Harima Heavy Ind Co Ltd 半導体結晶膜の成長方法
KR20030040951A (ko) * 2001-11-17 2003-05-23 주식회사 실트론 고품질 에피택셜 웨이퍼 및 그의 제조방법
CN1306588C (zh) * 2002-05-14 2007-03-21 株式会社液晶先端技术开发中心 金属布线的形成方法和显示装置的制造方法
US7390747B2 (en) 2003-10-03 2008-06-24 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate and method of producing same
KR100861763B1 (ko) 2007-07-09 2008-10-08 한국과학기술연구원 후열처리 공정을 통한 금속 나노고리 형성 방법
US7621999B2 (en) 2004-08-31 2009-11-24 Tokyo University Of Agriculture And Technology Tlo Co., Ltd Method and apparatus for AlGan vapor phase growth
US7645340B2 (en) 2002-04-09 2010-01-12 Tokyo University Agriculture And Technology Tlo Co., Ltd. Vapor phase growth method for A1-containing III-V group compound semiconductor, and method and device for producing A1-containing III-V group compound semiconductor

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156544A (ja) * 1998-09-17 2000-06-06 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
KR100304664B1 (ko) * 1999-02-05 2001-09-26 윤종용 GaN막 제조 방법
US6426512B1 (en) 1999-03-05 2002-07-30 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP2001085737A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物半導体発光素子
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
JP2002217118A (ja) * 2001-01-22 2002-08-02 Japan Pionics Co Ltd 窒化ガリウム膜半導体の製造装置、排ガス浄化装置、及び製造設備
DE10136605B4 (de) * 2001-07-16 2007-05-03 Forschungsverbund Berlin E.V. Verfahren zum Wachsen von Galliumnitrid-Halbleitermaterial
US6936490B2 (en) * 2001-09-06 2005-08-30 Toshiba Ceramics Co, Ltd. Semiconductor wafer and its manufacturing method
KR100475077B1 (ko) * 2002-05-31 2005-03-10 삼성전자주식회사 캐패시터의 유전막 형성방법
KR100647313B1 (ko) * 2005-01-28 2006-11-23 삼성코닝 주식회사 GaN 단결정 제조장치 및 이를 이용한 GaN 단결정잉고트의 제조방법
TWI309439B (en) * 2006-09-05 2009-05-01 Ind Tech Res Inst Nitride semiconductor and method for forming the same
UA21939U (en) * 2006-10-27 2007-04-10 Berdyansk Nat Ped University Production method for film gan on gaas porous layer
CN102237459B (zh) * 2010-04-20 2013-01-16 北京大学 一种制备led器件出光结构的方法
US9281180B2 (en) * 2010-05-12 2016-03-08 National University Corporation Tokyo University Of Agriculture Method for producing gallium trichloride gas and method for producing nitride semiconductor crystal
CN102456777A (zh) * 2010-10-21 2012-05-16 展晶科技(深圳)有限公司 固态半导体制作方法
TWI422067B (zh) * 2010-10-28 2014-01-01 Advanced Optoelectronic Tech 固態半導體製作方法
EP3059336A4 (en) 2013-09-11 2017-07-12 National University Corporation Tokyo University Of Agriculture and Technology Nitride semiconductor crystal, manufacturing method, and manufacturing apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
DE69229265T2 (de) 1991-03-18 1999-09-23 Trustees Of Boston University, Boston Verfahren zur herstellung und dotierung hochisolierender dünner schichten aus monokristallinem galliumnitrid
JP2677221B2 (ja) * 1994-12-22 1997-11-17 日本電気株式会社 窒化物系iii−v族化合物半導体結晶の成長方法
US5843590A (en) 1994-12-26 1998-12-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method of preparing the same
JP3164016B2 (ja) * 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037288A (ja) * 2001-07-26 2003-02-07 Ishikawajima Harima Heavy Ind Co Ltd 半導体結晶膜の成長方法
KR20030040951A (ko) * 2001-11-17 2003-05-23 주식회사 실트론 고품질 에피택셜 웨이퍼 및 그의 제조방법
US7645340B2 (en) 2002-04-09 2010-01-12 Tokyo University Agriculture And Technology Tlo Co., Ltd. Vapor phase growth method for A1-containing III-V group compound semiconductor, and method and device for producing A1-containing III-V group compound semiconductor
CN1306588C (zh) * 2002-05-14 2007-03-21 株式会社液晶先端技术开发中心 金属布线的形成方法和显示装置的制造方法
US7390747B2 (en) 2003-10-03 2008-06-24 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate and method of producing same
US7621999B2 (en) 2004-08-31 2009-11-24 Tokyo University Of Agriculture And Technology Tlo Co., Ltd Method and apparatus for AlGan vapor phase growth
KR100861763B1 (ko) 2007-07-09 2008-10-08 한국과학기술연구원 후열처리 공정을 통한 금속 나노고리 형성 방법

Also Published As

Publication number Publication date
KR19980080216A (ko) 1998-11-25
TW541733B (en) 2003-07-11
EP1758180A1 (en) 2007-02-28
KR100297532B1 (ko) 2001-10-25
CN1197998A (zh) 1998-11-04
EP0865088B1 (en) 2011-11-23
US6387722B1 (en) 2002-05-14
CN1129169C (zh) 2003-11-26
EP0865088A2 (en) 1998-09-16
US6270587B1 (en) 2001-08-07
JP3899652B2 (ja) 2007-03-28
EP0865088A3 (en) 2000-08-23

Similar Documents

Publication Publication Date Title
JP3899652B2 (ja) エピタキシャルウェハ
US6069021A (en) Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
US7981713B2 (en) Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
US6176925B1 (en) Detached and inverted epitaxial regrowth & methods
US20070215901A1 (en) Group III-V nitride-based semiconductor substrate and method of fabricating the same
JP3279528B2 (ja) 窒化物系iii−v族化合物半導体の製造方法
JP2010030877A (ja) Iii族窒化物半導体基板およびその製造方法
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
US6194744B1 (en) Method of growing group III nitride semiconductor crystal layer and semiconductor device incorporating group III nitride semiconductor crystal layer
JPH10290051A (ja) 半導体装置とその製造方法
KR19990016925A (ko) GaN 단결정 제조 방법
JPH0983017A (ja) エピタキシャルウェハおよびその製造方法
JP3293583B2 (ja) Iii族窒化物半導体結晶層の成長方法およびiii族窒化物半導体結晶層を具備する半導体装置
JP2003037069A (ja) Iii族窒化物系化合物半導体の製造方法
JP4380666B2 (ja) エピタキシャルウェハの製造方法
JP2000281499A (ja) GaN単結晶の作製方法
JP3743013B2 (ja) エピタキシャルウェハの製造方法
JPH1070082A (ja) p型窒化物系III−V族化合物半導体層の作製方法
JP2704223B2 (ja) 半導体素子
US20080171133A1 (en) Method For the Production of C-Plane Oriented Gan Substrates or AlxGa1-xN Substrates
JPH0529653A (ja) 半導体素子
JP4099093B2 (ja) 窒化物半導体の成長方法
JPH08259385A (ja) エピタキシャルウェハおよびその製造方法
JPH08264835A (ja) 化合物半導体発光素子およびその製造方法
JP5631952B2 (ja) 基板の製造方法

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060217

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees