KR100297532B1 - 에피택셜웨이퍼및이의제조방법 - Google Patents

에피택셜웨이퍼및이의제조방법 Download PDF

Info

Publication number
KR100297532B1
KR100297532B1 KR1019980008432A KR19980008432A KR100297532B1 KR 100297532 B1 KR100297532 B1 KR 100297532B1 KR 1019980008432 A KR1019980008432 A KR 1019980008432A KR 19980008432 A KR19980008432 A KR 19980008432A KR 100297532 B1 KR100297532 B1 KR 100297532B1
Authority
KR
South Korea
Prior art keywords
substrate
temperature
gan
buffer layer
layer
Prior art date
Application number
KR1019980008432A
Other languages
English (en)
Other versions
KR19980080216A (ko
Inventor
겐사쿠 모토키
마사토 마쓰시마
가쓰시 아키타
미쓰루 시마즈
기쿠로 다케모토
히사시 세키
아키노리 고키쓰
Original Assignee
오카야마 노리오
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오카야마 노리오, 스미토모덴키고교가부시키가이샤 filed Critical 오카야마 노리오
Publication of KR19980080216A publication Critical patent/KR19980080216A/ko
Application granted granted Critical
Publication of KR100297532B1 publication Critical patent/KR100297532B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

입방정 반도체(111) 기판 위에 형성된 GaN층을 갖는 에피택셜 웨이퍼를 제공한다.
입방정 반도체(111) 기판, 기판 위에 형성된 두께 60nm 이상의 제1 GaN층 및 제1 GaN층 위에 형성된 두께 0.1㎛ 이상의 제2 GaN층을 포함한다.

Description

에피택셜 웨이퍼 및 이의 제조방법
본 발명은 III-V족 화합물 반도체의 에피택셜 웨이퍼 및 이의 제조방법에 관한 것이다. 보다 상세하게는 GaN계 화합물 반도체의 제조방법에 관한 것이다.
도 6에 현재 시판되고 있는 사파이어 기판을 사용하는 GaN계의 청색 및 녹색 반도체 발광소자(LED)의 단면도가 도시되어 있다. 도 6의 LED는 사파이어 기판(1)과 기판(1) 위에 형성되는 GaN 완충층(2)과 GaN 완충층(2) 위에 형성되는 육방정의 GaN 에피택셜층(3)으로 구성되는 에피택셜 웨이퍼 위에 제1 클래드층(4), 발광층(5), 제2 클래드층(6) 및 GaN 에피택셜층(7)이 순차적으로 적층되고 GaN 에피택셜층(3) 및 (7) 위에 옴 전극(ohmic electrode)(8)과 (9)가 각각 배치되어 있다. 도 6의 LED에서 GaN 완충층(2)은 사파이어 기판(1)과 GaN 에피택셜층(3)의 격자 정수의 차이로 인한 왜곡을 완화시키기 위해 설치된다.
도 6의 LED는 절연성의 사파이어를 기판(1)에 사용하므로 전극을 형성하여 소자를 제작할 때에 2개의 전극을 기판의 동일면에 형성하는 것이 필요하다. 이를 위해, 사진평판 인쇄에 의한 패턴화가 2회 이상 필요하다. 또한 반응성 이온 에칭에 따른 질화물의 에칭을 실시하는 것이 필요하므로 생산공정이 복잡해진다. 또한 사파이어는 경도가 높으므로 소자를 분리할 때에 취급하기 어려운 문제점이 있다.
따라서 이러한 결점을 갖는 사파이어를 대신하여 전기전도성의 GaAs를 기판으로서 사용하는 시도를 하고 있다. 예를 들면, Journal of Crystal Growth 164 (1996) 149-153[이하, 문헌(1)]에서 GaAs(100)면 위에 입방정의 GaN을 성장시키고 있다. 그러나 일반적으로 GaAs(100)면 위에 성장시킨 입방정 GaN은 문헌(1)에 기재된 투과형 전자현미경 사진에서와 같이 적층 결함이 대단히 많으며 품질이 나빠진다. 이것은 입방정 GaN은 육방정 GaN과 비교하여 불안정한 것이 원인이라고 생각된다.
한편 GaAs(111)면 위에 보다 안정적인 육방형 GaN을 성장시키는 시도를 하고 있다. 예를 들면, Journal of Electronic Materials vol. 24 No.4(1995) 213-218 [이하, 문헌(2)]에서 MOVPE법을 사용하는 GaAs(111) A면 위 및 GaAs(111) B면 위에서의 성장이 보고되어 있다. 그러나 청색 LED의 제조에 충분한 특성을 갖는 GaN의 성장에 이르지 못하고 있다. 이는 상기한 바와 같은 사파이어 기판 위의 반도체 발광소자의 에피택셜층이 MOVPE법으로 1000℃ 이상의 성장 온도에서 성장하는데 대해 문헌(2)의 GaN 에피택셜층의 성장 온도의 최대치가 800℃로서 성장 온도가 낮은 것이 원인인 것으로 거론되고 있다. 문헌(2)의 GaN 에피택셜층의 성장 온도가 낮은 것은 GaAs 기판을 가열하면 약 600℃에서 증기압이 높은 비소가 제거되기 때문이다.
상기한 바와 같이 종래에는 GaAs(111) 기판 위에 육방정 GaN막을 에피택셜 성장시키는 경우, GaAs 기판의 열로 인한 손상을 피하기 위해 기판 온도를 850℃ 정도까지밖에 올리지 않았다. 그 결과, 종래의 유기 금속 클로라이드 기상 에피택셜법으로 수득하는 육방정 GaN 에피택셜막은 도핑되지 않은 GaN의 캐리어 농도가 1 X 1019(cm-3)으로 높으며 청색 LED의 제조에 충분한 전기 특성을 나타내지는 않았다.
따라서 본 발명의 목적은 상기한 종래 기술의 문제점을 해결하고 GaAs 반도체 기판 위에 형성되는 청색 LED의 제조에 충분한 전기 특성을 갖는 GaN 에피택셜 웨이퍼 및 이의 제조방법을 제공하는 것이다.
도 1은 본 발명의 화합물 반도체 에피택셜 웨이퍼의 한 가지 예의 단면 구조를 도시한 단면도이다.
도 2는 본 발명의 화합물 반도체 에피택셜 웨이퍼의 단면의 전자현미경 사진이다.
도 3은 본 발명의 화합물 반도체 에피택셜 웨이퍼의 2차 이온 질량 분석 결과를 도시한 그래프이다.
도 4는 본 발명의 방법으로 본 발명의 에피택셜 웨이퍼를 제조하는 데 사용할 수 있는 기상 성장 장치의 구성을 개략적으로 도시한 도면이다.
도 5는 본 발명의 방법으로 본 발명의 에피택셜 웨이퍼를 제조하는 데 사용할 수 있는 하이드라이드 기상 에피택시 장치의 구성을 개략적으로 도시한 도면이다.
도 6은 종래의 청색 발광소자의 구성을 도시한 단면도이다.
[부호의 설명]
1: 사파이어 기판 2: GaN 완충층 3: GaN 에피택셜층
4: 클래드층 5: 발광층 6: 클래드층
7: 접촉층 8: 옴 전극 9: 옴 전극
11: GaAs 기판 12: 제1 GaN층13: GaN 에피택셜층
51: 제1 가스 도입구 52: 제2 가스 도입구
53: 배기구 54: 반응 챔버
55: 저항 가열 히터 56: 서셉터
57: 기판 58: 석영판 59: 금속 Ga
본 발명에 따르면 입방정 반도체(111) 기판, 당해 기판 위에 형성된 두께 60nm 이상의 제1 GaN층 및 제1 GaN층 위에 형성된 두께 0.1㎛ 이상의 제2 GaN층을 포함함을 특징으로 하는 에피택셜 웨이퍼를 제공한다. 본 발명의 에피택셜 웨이퍼에서 제1 GaN층의 두께는 200nm 이하인 것이 바람직하며 제2 GaN층의 두께는 5㎛ 이하가 바람직하다.
또한 본 발명의 에피택셜 웨이퍼는 입방정 반도체(111) 기판이 GaAs(111) 기판인 것이 바람직하다. GaAs(111) 기판이 GaAs(111) A면 기판인 경우에 비소가 제거되기 어려운 점이 유리하며 GaAs(111) 기판이 GaAs(111) B면 기판인 경우에 표면을 연마 가공하기 쉬운 점에서 바람직하다.
한편 본 발명에서 Ga를 함유하는 유기 금속과 HCl을 함유하는 제1 원료 가스와 NH3를 함유하는 제2 원료 가스를 내부에 기판이 배치되어 있고 외부로부터 가열되는 반응관 속으로 공급하여 제1 온도에서 기판 위에 완충층을 기상 성장시키는 단계, 완충층이 형성된 기판의 온도를 제1 온도로부터 상승시켜 완충층의 결정성을 향상시키는 단계 및 제1 원료 가스와 제2 원료 가스를 내부에 배치된 기판이 제1 온도보다 높은 제2 온도에서 가열된 반응관 속에 공급하여 완충층 위에 GaN층을 성장시키는 단계를 포함함을 특징으로 하는 에피택셜 웨이퍼의 제조방법이 제공된다. 제1 온도는 400℃ 내지 600℃가 바람직하며 제2 온도는 850℃ 내지 1000℃가 바람직하다.
또한 완충층을 형성하는 기판의 온도를 제1 온도로부터 상승시켜 완충층의 결정성을 향상시키는 공정에서 NH3를 기판 위에 공급하면서 기판의 온도를 상승시키는 것이 바람직하다. 한편, GaN층의 성장 속도가 4㎛/hr 내지 10㎛/hr가 바람직하다.
본 발명의 에피택셜 웨이퍼는 입방정 반도체(111) 기판 위에 형성되는 두께가 60nm 이상인 제1 GaN층을 포함한다. 이러한 제1 GaN층은 400 내지 600℃의 저온에서 형성되는 비결정질의 것이 후속적으로 온도를 상승시키므로써 결정성으로 된 것이다. 따라서 적층 결함이 많으며 또한 염소, 수소, 산소 등의 불순물 농도가 높아진다. 또한 이러한 제1 GaN층은 다음의 고온의 막 형성 공정에서 반도체 기판을 보호하는 것을 주된 목적으로 한다. 이를 위해서는, 반도체 기판을 손상없이 400 내지 600℃의 저온에서 성장시키지 않으면 안되며 60nm 이상의 두께일 것이 필요하다. 한편, 이러한 제1 GaN층은 저온에서 성장시키므로 성장 속도가 늦다. 따라서 200nm 이상의 두께에서 형성되는 것은 제조 효율면에서 불리하며 또한 그 이상의 두께로 형성되어도 반도체 기판 보호의 기능은 별로 향상되지 않는다.
한편, 본 발명의 에피택셜 웨이퍼는 제1 GaN층 위에 형성되는 두께 0.1㎛ 이상의 제2 GaN층을 포함한다. 이러한 제2 GaN층은 이른바 에피택셜층이며 두께가 5㎛ 이하인 것이 바람직하다. 제2 GaN층의 두께가 5㎛를 초과하면 응력으로 인해 GaN막에 균열이 생긴다.
본 발명의 방법에서 Ga를 함유하는 유기 금속과 HCl을 함유하는 제1 원료 가스와 NH3를 함유하는 제2 원료 가스를 내부에 기판이 배치되어 있고 외부로부터 가열하는 반응관 내부로 공급하여 제1 온도에서 기판 위에 완충층을 기상 성장시킨다. 이러한 완충층은 상기한 바와 같이 반도체 기판의 보호를 위해 형성시키는 것이며, 반도체 기판 손상없이 400 내지 600℃의 저온에서 형성한다. 또한, 이러한 완충층은 막 형성 직후에는 비결정이지만 후속되는 승온 공정에 따라 결정성으로 된다. 그러나, 후속적으로 이러한 완충층 위에 형성되는 에피택셜층과 비교하면 적층 결함이 대단히 많은 것으로 구별할 수 있다. 따라서 본 발명의 방법에 따르면 종래에는 사용이 곤란했던 GaAs 기판도 사용할 수 있다. 또한 완충층의 승온 공정에서는 NH3를 기판 위에 공급하는 것이 바람직하다. 이에 따라 GaN 완충층이 승온 동안 증발 및 승화하는 것을 방지할 수 있다.
이러한 완충층으로 보호되는 반도체 기판 위에 이번에는 GaN의 에피택셜 성장에 적합한 고온에서 GaN층을 형성한다. 이러한 성장 온도는 850℃ 내지 1000℃ 이하가 바람직하다. GaN층은 최종적으로 제조하는 소자에 필요한 두께만큼 성장시키며 0.1㎛ 미만은 너무 얇으며 5㎛를 초과하면 균열이 발생할 위험이 있다.
또한 GaN층의 성장 속도는 4㎛/hr 내지 10㎛/hr 이하가 바람직하다. 성장 속도가 4㎛/hr 미만이면 기판이 열로 인한 손상을 받으며 GaN 에피택셜 막이 분리되는 경우가 있다. 또한 성장 속도가 10㎛/hr을 초과하면 GaN 에피택셜 막의 결정성이 악화되며 청색 LED의 제조에 충분한 전기 특성을 갖는 GaN을 수득할 수 없다.
또한 본 발명에서 HCl을 함유하는 제1 원료 가스와 NH3를 함유하는 제2 원료 가스를 금속 Ga가 존재하는 용기와 기판이 내부에 배치되어 있고, 외부로부터 가열하는 반응관 내부로 공급하고 용기 속에 존재하는 금속 Ga와 제1 원료 가스에 함유되는 HCl을 반응시켜 GaCl을 생성시키고 제1 온도에서 완충층을 기상 성장시키는 공정, 완충층을 형성하는 기판의 온도를 제1 온도로부터 상승시켜 완충층의 결정성을 향상시키는 단계 및 제1 원료 가스와 제2 원료 가스를 내부에 배치된 기판이 제1 온도보다 높은 제2 온도에서 가열된 반응관 속에 공급하여 GaN층을 완충층 위에 성장시키는 단계를 포함함을 특징으로 하는 에피택셜 웨이퍼의 제조방법을 제공한다. 본 발명의 당해 방법은 이른바 하이드라이드 기상 에피택시(Hydride Vapor Phase Epitaxy: HVPE)라고 하는 방법이다. 본 발명의 당해 방법에서 금속 Ga는, 예를 들면, 석영 보오트(boat)에 넣어 항상 800℃ 이상으로 유지하는 것이 바람직하다. 또한 HCl을 함유하는 제1 원료 가스를 금속 Ga가 존재하는 석영 보오트에 취입하여 GaCl을 생성시키는 것이 바람직하다.
실시예 1
도 4는 본 발명의 방법에서 본 발명의 에피택셜 웨이퍼를 제조하는 데 사용할 수 있는 기상 성장장치의 개략적인 구성을 도시하는 도면이다. 도 4의 장치는 제1 가스 도입구(51), 제2 가스 도입구(52)와 배기구(53)를 갖는 석영 반응 챔버(54) 및 이러한 반응 챔버(54)의 외부로부터 챔버 내부 전체를 가열하기 위한 저항 가열 히터(55)를 포함한다. 또한 반응 챔버(54) 내에는 기판 홀더(56)가 배치되고 기판(57)이 그 위에 탑재된다.
상기 장치를 사용하여 하기와 같이 본 발명의 방법에서 본 발명의 에피택셜 웨이퍼를 제조한다. 우선, 반응 챔버(54) 내의 기판 홀더(56)에 GaAs(111) A면 기판(57)을 탑재한다. 이후에, 저항 가열 히터(55)로 외부로부터 챔버(54) 내부 전체를 가열하여 기판(57)을 450℃로 유지하는 상태에서 제1 가스 도입구(51)로부터 TMG를 분압 6.4 X 10-4atm으로, 염화수소를 분압 6.4 X 10-4atm으로 도입하고 제2 가스 도입구(52)로부터 V족 원료로서 암모니아 가스(NH3)를 0.11atm으로 도입한다. 캐리어 가스로서 수소 가스를 사용한다. 이러한 조건에서 30분 동안 막을 형성시키고 두께 100nm의 GaN 완충층을 형성한다.
이후에, 이와 같이 GaN 완충층이 형성되는 기판(57)의 온도를 NH3의 분압이 0.11atm인 분위기에서 저항 가열 히터(55)를 사용하여 900℃까지 승온시킨 다음, TMG, HCl, NH3의 분압을 각각 2.4 X 10-3atm, 2.4 X 10-3atm, 0.11atm으로 하는 조건에서 30분 동안 막을 형성한다.
그 결과, 완충층 위에 두께 3㎛의 거울면 모양의 GaN 에피택셜층이 형성된다. 성장 속도는 6㎛/hr이다. 수득된 에피택셜 웨이퍼의 단면도를 도 1에 도시한다. 도 1의 에피택셜 웨이퍼는 GaAs(111) A면 기판(11) 위에 불순물 농도가 높은 제1 GaN층(12) 및 그 위에 적층되는 제2 GaN층(13)을 포함한다. X선 회절 측정의 결과, 육방정 GaN의 피크가 관측되고 제2 GaN(13)은 육방정 GaN으로 구성되는 것이 확인된다. 전기 특성을 홀(Hall) 측정으로 구하면, n형 캐리어 농도가 1 X 1017(cm-3)이고 전자 이동도가 500(cm2/Vs)이다.
도 2에 수득된 에피택셜 웨이퍼의 단면의 투과형 전자현미경 사진을 나타낸다. 도 2의 밑에서 ¼정도의 횡선이 많은 부분이 완충층인 부분이며 이러한 횡선은 적층 결함을 나타낸다. 즉, 완충층인 부분은 에피택셜 웨이퍼 완성 후 에도 적층 결함이 많으며 용이하게 구별할 수 있다. 또한 도 3에 수득된 에피택셜 웨이퍼의 2차 이온 질량 분석(SIMS)의 결과를 도시한다. 도 3으로부터 알 수 있는 바와 같이 본 발명의 에피택셜 웨이퍼의 완충층인 부분은 수소, 산소, 염소 등의 불순물 농도가 높아진다. 이것은 완충층을 저온에서 성장시키기 때문이다. 불순물 농도는 염소가 5 X 1021/cm3, 수소가 4 X 1019/cm3및 산소가 1.5 X 1019/cm에 도달하는 경우도 있다. 당해 실시예에서 GaAs(111) A면 기판을 사용하며 GaAs(111) B면 기판을 사용하여 동일한 조건에서 에피택셜 웨이퍼를 제조하는 경우에도 약간의 막이 박리현상이 발생되기 쉬운 경향이 있기는 하지만 거의 동등한 특성의 GaN층이 수득된다.
실시예 2
도 5에 본 발명의 방법에서 본 발명의 에피택셜 웨이퍼를 제조하는 데 사용할 수 있는 하이드라이드 기상 에피택시 장치의 개략적인 구성을 도시한다. 도 5의 장치는 제1 가스 도입구(51), 제2 가스 도입구(52) 및 배기구(53)를 갖는 석영 반응 챔버(54) 및 이러한 반응 챔버(54)의 외부로부터 챔버 내부 전체를 가열하기 위한 저항 가열 히터(55)를 포함한다. 반응 챔버(54)내의 상부에 금속 Ga(59)를 넣을 석영 보오트(58)이 배치되고 제1 가스 도입구(51)로부터 도입되는 원료 가스가 석영 보오트(58) 내부로 취입되도록 배치한다. 또한 반응 챔버(54)내에 기판 홀더(56)이 설치되고 기판(57)이 그 위에 탑재된다.
당해 실시예에서는, 상기한 장치를 사용하여 하기와 같이 본 발명의 방법으로 본 발명의 에피택셜 웨이퍼를 제조한다. 우선 석영 보오트(58) 속에 금속 Ga(59)를 넣고 반응 챔버(54) 내부의 기판 홀더(56)에 GaAs(111) A면 기판(57)을 탑재한다. 이후에, 저항 가열 히터(55)로 외부로부터 챔버(54) 내부 전체를 가열하여 금속 Ga(59)를 800℃ 이상 및 기판(57)을 500℃로 유지하는 상태에서 제1 가스 도입구(51)로부터 염화수소 가스(HCl)를 분압 6.4 X 10-4atm 및 제2 가스 도입구(52)로부터 V족 원료로서 암모니아 가스(NH3)를 0.11atm으로 도입한다. 캐리어 가스로서 수소 가스를 사용한다. HCl 가스는 석영 보오트(58) 속으로 취입하여 금속 Ga(59)와 반응시켜 GaCl을 생성하고 GaCl은 챔버(54)의 하류로 운반한다. 이러한 조건에서 막을 형성하고 GaN 완충층을 형성한다. GaN 완충층이 두께 90nm으로 되는 시점에서 HCl 가스의 공급을 중지하고 완충층의 성장을 정지시킨다.
다음에 이와 같이 GaN 완충층이 형성되는 기판(57)의 온도를 NH3를 유동시키면서 저항 가열 히터(55)로서 980℃까지 승온시킨 다음, 다시 HCl 가스의 공급을 개시하고 GaN 완충층 위에 GaN 에피택셜층을 성장시킨다. HCl 및 NH3의 분압을 각각 2.4 X 10-3atm, 0.11atm인 조건에서 막을 형성한다. 기판 온도는 1,030℃ 정도의 기판 온도에서도 막을 형성할 수 있으며 GaAs 기판이 NH3가스와 반응하여 심하게 손상되므로 1000℃ 이하가 바람직하다.
GaN층이 약 4㎛로 성장하면 HCl의 공급을 중지하고 NH3를 유동시키면서 냉각시킨다. 이와 같이 하여 완충층 위에 두께 4㎛의 거울면 모양의 GaN 에피택셜층이 형성된다. SIMS 분석에 따르면 실시예 1의 결과와 상이하며 탄소 불순물은 검출 한계 이하이다. 전기 특성을 홀 측정으로 구하면, n형 캐리어 농도가 1 X 1018(cm-3), 전자 이동도가 250(cm2/Vs) 및 X선 반치폭은 약 5.2분이다.
비교실시예 1
완충층의 두께 차이로 인한 GaN 에피택셜층 성장의 차이를 비교하기 위해 GaAs(111) A면 기판(1) 위에 30nm의 완충층을 막 형성한 후에 GaN 에피택셜층을 막 형성한다. 또한 완충층의 두께 이외의 완충층의 성장 조건과 에피택셜층의 성장조건은 실시예 1과 동일한 조건으로 한다. 그 결과, GaAs 기판 위의 GaN 막은 완전히 박리된다.
비교실시예 2
성장 속도의 차이로 인한 GaN 에피택셜층 성장의 차이를 비교하기 위해, GaN 에피택셜층을 성장 속도 3㎛/h로 형성시킨다. 성장 속도는 TMG의 투입량에 따라 변경되므로, 당해 실시예에서 원료 TMG, HCl, NH3의 분압은 각각 6.4 X 10-4atm, 6.4 X 10-4atm 및 0.11atm으로 한다. 또한, 에피택셜층 성장시의 원료 분압 이외의 완충층의 성장 조건과 에피택셜층의 성장 조건은 실시예 1과 동일한 조건으로 한다. 그 결과, GaAs 기판 위의 GaN 막은 완전히 박리한다.
비교실시예 3
성장 온도의 차이로 인한 GaN 에피택셜층 성장의 차이를 비교하기 위해 GaN 에피택셜층을 성장 온도 800℃에서 형성시킨다. 또한 에피택셜층의 성장 온도 이외의 완충층의 성장 조건과 에피택셜층의 성장 조건은 실시예 1과 동일한 조건으로 한다. 그 결과, 완충층(12) 위에 두께 3㎛의 거울면 모양의 GaN 에피택셜층(13)이 형성된다. X선 회절 측정의 결과, 육방정 GaN이 피크가 관측되며 GaN 에피택셜층(13)은 육방정 GaN으로 구성되는 것으로 확인되었다. 전기 특성을 홀 측정으로 구하면, n형 캐리어 농도가 1 X 1019(cm-3) 및 전자 이동도 100(cm2/Vs)이다.
상기에서 설명한 바와 같이 본 발명에 따르면 입방정 반도체(111) 기판 위에 청색 LED의 제조에 충분한 고품질의 GaN 에피택셜 웨이퍼를 제조할 수 있게 된다. GaAs(111) 등의 기판을 사용함으로써 종래보다 소자 분리가 용이하며 전기적 접촉도 용이하게 형성할 수 있는 청색 LED가 수득된다.

Claims (16)

  1. 입방정 반도체(111) 기판, 기판 위에 형성된 두께 60nm 이상의 제1 GaN층 및 제1 GaN층 위에 형성된 두께 0.1㎛ 이상의 제2 GaN층을 포함함을 특징으로 하는 에피택셜 웨이퍼.
  2. 제1항에 있어서, 제1 GaN층의 두께가 200nm 이하임을 특징으로 하는 에피택셜 웨이퍼.
  3. 제1항에 있어서, 제2 GaN층의 두께가 5㎛ 이하임을 특징으로 하는 에피택셜 웨이퍼.
  4. 제1항에 있어서, 입방정 반도체(111) 기판이 GaAs(111) 기판임을 특징으로 하는 에피택셜 웨이퍼.
  5. 제4항에 있어서, GaAs(111) 기판이 GaAs(111) A면 기판임을 특징으로 하는 에피택셜 웨이퍼.
  6. 제1항에 있어서, GaAs(111) 기판이 GaAs(111) B면 기판임을 특징으로 하는 에피택셜 웨이퍼.
  7. Ga 함유하는 유기 금속과 HCl을 함유하는 제1 원료 가스와 NH3를 함유하는 제2 원료 가스를 내부에 기판이 배치되어 있고 외부로부터 가열되는 반응관 속으로 공급하는 단계,
    제1 온도에서 기판 위에 완충층을 기상 성장시키는 단계,
    완충층이 형성된 기판의 온도를 제1 온도로부터 상승시켜 완충층의 결정성을 향상시키는 단계 및
    제1 원료 가스와 제2 원료 가스를 내부에 배치된 기판이 제1 온도보다 높은 제2 온도로 가열된 반응관 속에 공급하여 GaN층을 완충층 위에 성장시키는 단계를 포함함을 특징으로 하는, 에피택셜 웨이퍼의 제조방법.
  8. HCl을 함유하는 제1 원료 가스와 NH3를 함유하는 제2 원료 가스를 Ga를 넣은 용기와 기판이 내부에 배치되어 있고 외부로부터 가열되는 반응관 속으로 공급하는 단계,
    용기 속의 Ga와 제1 원료 가스에 함유된 HCl을 반응시켜 GaCl을 생성시키고 제1 온도에서 기판 위에 완충층을 기상 성장시키는 단계,
    완충층이 형성된 기판의 온도를 제1 온도로부터 상승시켜 완충층의 결정성을 향상시키는 단계 및
    제1 원료 가스와 제2 원료 가스를 내부에 배치된 기판이 제1 온도보다 높은 제2 온도로 가열된 반응관 속에 공급하여 GaN층을 완충층 위에 성장시키는 단계를 포함함을 특징으로 하는, 에피택셜 웨이퍼의 제조방법.
  9. 제7항에 있어서, 제1 온도가 400℃ 내지 600℃임을 특징으로 하는 방법.
  10. 제7항에 있어서, 제2 온도가 850℃ 내지 1000℃임을 특징으로 하는 방법.
  11. 제7항에 있어서, 완충층을 형성시킨 기판의 온도를 제1 온도로부터 상승시켜 완충층의 결정성을 향상시키는 단계에 있어서, NH3를 기판 위에 공급하면서 기판의 온도를 상승시킴을 특징으로 하는 방법.
  12. 제7항에 있어서, GaN층의 성장 속도가 4㎛/hr 내지 10㎛/hr임을 특징으로 하는 방법.
  13. 제8항에 있어서, 제1 온도가 400℃ 내지 600℃임을 특징으로 하는 방법.
  14. 제8항에 있어서, 제2 온도가 850℃ 내지 1000℃임을 특징으로 하는 방법.
  15. 제8항에 있어서, 완충층을 형성시킨 기판의 온도를 제1 온도로부터 상승시켜 완충층의 결정성을 향상시키는 단계에 있어서, NH3를 기판 위에 공급하면서 기판의 온도를 상승시킴을 특징으로 하는 방법.
  16. 제8항에 있어서, GaN층의 성장 속도가 4㎛/hr 내지 10㎛/hr임을 특징으로 하는 방법.
KR1019980008432A 1997-03-14 1998-03-13 에피택셜웨이퍼및이의제조방법 KR100297532B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP8231997 1997-03-14
JP97-082319 1997-03-14
JP7833398A JP3899652B2 (ja) 1997-03-14 1998-03-11 エピタキシャルウェハ
JP98-078333 1998-03-11

Publications (2)

Publication Number Publication Date
KR19980080216A KR19980080216A (ko) 1998-11-25
KR100297532B1 true KR100297532B1 (ko) 2001-10-25

Family

ID=26419421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980008432A KR100297532B1 (ko) 1997-03-14 1998-03-13 에피택셜웨이퍼및이의제조방법

Country Status (6)

Country Link
US (2) US6270587B1 (ko)
EP (2) EP0865088B1 (ko)
JP (1) JP3899652B2 (ko)
KR (1) KR100297532B1 (ko)
CN (1) CN1129169C (ko)
TW (1) TW541733B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156544A (ja) * 1998-09-17 2000-06-06 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
KR100304664B1 (ko) * 1999-02-05 2001-09-26 윤종용 ＧａＮ막 제조 방법
EP1039555A1 (en) 1999-03-05 2000-09-27 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device
JP2001085737A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物半導体発光素子
US6836498B2 (en) * 2000-06-05 2004-12-28 Sony Corporation Semiconductor laser, semiconductor device and nitride series III-V group compound substrate, as well as manufacturing method thereof
JP2002217118A (ja) * 2001-01-22 2002-08-02 Japan Pionics Co Ltd 窒化ガリウム膜半導体の製造装置、排ガス浄化装置、及び製造設備
DE10136605B4 (de) * 2001-07-16 2007-05-03 Forschungsverbund Berlin E.V. Verfahren zum Wachsen von Galliumnitrid-Halbleitermaterial
JP5093740B2 (ja) * 2001-07-26 2012-12-12 株式会社Ｉｈｉ 半導体結晶膜の成長方法
TWI222104B (en) * 2001-09-06 2004-10-11 Toshiba Ceramics Co Semiconductor wafer and method of fabricating the same
KR20030040951A (ko) * 2001-11-17 2003-05-23 주식회사 실트론 고품질 에피택셜 웨이퍼 및 그의 제조방법
JP3803788B2 (ja) 2002-04-09 2006-08-02 農工大ティー・エル・オー株式会社 Ａｌ系ＩＩＩ−Ｖ族化合物半導体の気相成長方法、Ａｌ系ＩＩＩ−Ｖ族化合物半導体の製造方法ならびに製造装置
KR20030088856A (ko) * 2002-05-14 2003-11-20 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 금속배선의 형성방법 및 표시장치의 제조방법
KR100475077B1 (ko) * 2002-05-31 2005-03-10 삼성전자주식회사 캐패시터의 유전막 형성방법
JP2005112641A (ja) 2003-10-03 2005-04-28 Sumitomo Electric Ind Ltd 窒化物半導体基板および窒化物半導体基板の製造方法
JP2006073578A (ja) 2004-08-31 2006-03-16 Nokodai Tlo Kk ＡｌＧａＮの気相成長方法及び気相成長装置
KR100647313B1 (ko) * 2005-01-28 2006-11-23 삼성코닝 주식회사 ＧａＮ 단결정 제조장치 및 이를 이용한 ＧａＮ 단결정잉고트의 제조방법
TWI309439B (en) * 2006-09-05 2009-05-01 Ind Tech Res Inst Nitride semiconductor and method for forming the same
UA21939U (en) * 2006-10-27 2007-04-10 Berdyansk Nat Ped University Production method for film gan on gaas porous layer
KR100861763B1 (ko) 2007-07-09 2008-10-08 한국과학기술연구원 후열처리 공정을 통한 금속 나노고리 형성 방법
CN102237459B (zh) * 2010-04-20 2013-01-16 北京大学 一种制备led器件出光结构的方法
EP2570523B1 (en) * 2010-05-12 2017-05-03 National University Corporation Tokyo University Of Agriculture and Technology Method for producing gallium trichloride gas and method for producing nitride semiconductor crystal
CN102456777A (zh) * 2010-10-21 2012-05-16 展晶科技(深圳)有限公司 固态半导体制作方法
TWI422067B (zh) * 2010-10-28 2014-01-01 Advanced Optoelectronic Tech 固態半導體製作方法
JP6510413B2 (ja) 2013-09-11 2019-05-08 国立大学法人東京農工大学 窒化物半導体結晶、製造方法および製造装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181077A (ja) * 1994-12-22 1996-07-12 Nec Corp 窒化物系ｉｉｉ−ｖ族化合物半導体結晶の成長方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
DE69229265T2 (de) 1991-03-18 1999-09-23 Univ Boston Verfahren zur herstellung und dotierung hochisolierender dünner schichten aus monokristallinem galliumnitrid
US5843590A (en) 1994-12-26 1998-12-01 Sumitomo Electric Industries, Ltd. Epitaxial wafer and method of preparing the same
JP3164016B2 (ja) * 1996-05-31 2001-05-08 住友電気工業株式会社 発光素子および発光素子用ウエハの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181077A (ja) * 1994-12-22 1996-07-12 Nec Corp 窒化物系ｉｉｉ−ｖ族化合物半導体結晶の成長方法

Also Published As

Publication number Publication date
EP0865088A2 (en) 1998-09-16
US6270587B1 (en) 2001-08-07
KR19980080216A (ko) 1998-11-25
JPH10316498A (ja) 1998-12-02
TW541733B (en) 2003-07-11
CN1197998A (zh) 1998-11-04
EP0865088B1 (en) 2011-11-23
EP1758180A1 (en) 2007-02-28
EP0865088A3 (en) 2000-08-23
CN1129169C (zh) 2003-11-26
JP3899652B2 (ja) 2007-03-28
US6387722B1 (en) 2002-05-14

Similar Documents

Publication Publication Date Title
KR100297532B1 (ko) 에피택셜웨이퍼및이의제조방법
US8202793B2 (en) Inclusion-free uniform semi-insulating group III nitride substrates and methods for making same
US7332031B2 (en) Bulk single crystal gallium nitride and method of making same
US6218280B1 (en) Method and apparatus for producing group-III nitrides
TWI433313B (zh) 藉氫化物汽相磊晶術生長平面、非極性ａ－平面氮化鎵
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
US8591652B2 (en) Semi-conductor substrate and method of masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
US6255004B1 (en) III-V nitride semiconductor devices and process for the production thereof
KR100243623B1 (ko) 에피택셜 웨이퍼 및 이의 제조방법
JP3895410B2 (ja) Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP4380666B2 (ja) エピタキシャルウェハの製造方法
JP3779831B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の結晶成長方法、その方法で得られた半導体の積層構造
JP2000281499A (ja) ＧａＮ単結晶の作製方法
JP3743013B2 (ja) エピタキシャルウェハの製造方法
JP2704223B2 (ja) 半導体素子
Zhang et al. Hexagonal GaN epitaxial growth on Si (111) by a vacuum reaction method
Zhang et al. An investigation of structural, optical and electrical properties of GaN thin films grown on Si (111) by reaction evaporation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100512

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee