CN106024588A - 一种选择区域外延生长界面改善方法 - Google Patents

一种选择区域外延生长界面改善方法 Download PDF

Info

Publication number
CN106024588A
CN106024588A CN201610572224.9A CN201610572224A CN106024588A CN 106024588 A CN106024588 A CN 106024588A CN 201610572224 A CN201610572224 A CN 201610572224A CN 106024588 A CN106024588 A CN 106024588A
Authority
CN
China
Prior art keywords
layer
gan
growth
area epitaxy
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610572224.9A
Other languages
English (en)
Inventor
刘扬
李柳暗
杨帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201610572224.9A priority Critical patent/CN106024588A/zh
Publication of CN106024588A publication Critical patent/CN106024588A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体外延工艺的技术领域,更具体地,涉及一种选择区域外延生长界面改善方法。包括下述步骤。首先提供所需外延生长的衬底,在所述衬底上依次沉积应力缓冲层以及GaN缓冲层,获得进行选择区域外延的模板。在所述模板上淀积一层介质层,作为掩膜层,采用光刻显影技术及湿法腐蚀去除需要外延AlGaN的区域的介质层,实现对掩膜层的图形化。最后在未被掩蔽的区域依次沉积低气压生长的GaN插入层,常规生长GaN沟道层以及AlGaN势垒层。本发明工艺简单,能够有效改善选择区域外延界面性能,提高选择区域外延层质量,降低外延层中的体漏电流及肖特基二极管反向漏电流。

Description

一种选择区域外延生长界面改善方法
技术领域
本发明涉及半导体外延工艺的技术领域,更具体地,涉及一种选择区域外延生长界面改善方法。
背景技术
选择区域生长(SAG)技术在半导体外延生长和器件制造领域都有着广泛的应用。在半导体外延生长方面,可利用SAG技术实现侧向外延,降低贯穿至材料表面的位错密度而控制晶体质量。在半导体器件制造方面,SAG技术可用于平面工艺中特殊结构的制备,比如HBT的基极或发射极、AlGaN/GaN HFET中的n型高掺欧姆接触区和p-n结型HFET中的p-GaN层等等。2011 年,Yuhua Wen等人还提出了一种基于选择区域外延方法的凹槽栅增强型器件的实现方法,避免了等离子体刻蚀制备凹槽对器件有源区的损伤,有助于增加器件的可靠性和稳定性。另外,一些半导体微纳结构,如量子井,量子点也会涉及到选择区域外延。
选择区域外延一般需要在衬底材料上通过掩膜层图形化来选择需要生长的区域,但是这种掩膜工艺过程会引入生长界面问题。首先,选择区域外延的材料和衬底上原有的材料间存在不可避免的生长界面,GaN材料表面的本征氧化物及吸附的杂质会引入缺陷态。此外,III/V族化合物半导体材料选择区域外延生长时常选用SiO2作为掩膜材料,而PECVD等方法制备SiO2的高温环境会导致Si和O元素在生长界面处残留,在外延层中引入施主掺杂,使得选择区域外延获得的异质结构与一次型外延生长相比出现载流子面密度过高,电子迁移率降低的现象,直接影响制备的电子器件的性能。与SAG技术在其他方面的应用对比,用于生长异质结构AlGaN/GaN势垒层的挑战性更大。因为:(1)选择区域外延层厚度在几十个纳米左右,导电沟道在生长界面附近,容易受到界面处非理想因素的影响。(2)选择区域外延层随着应力释放极易形成层岛生长模式,将直接影响到晶体质量以及异质结界面处的2DEG浓度和迁移率。因此有必要寻求一种选择区域生长界面保护方法,以克服传统工艺中的缺点。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷,提供一种选择区域外延生长界面改善方法,可以有效调控界面性能,降低选区外延材料漏电及肖特基二极管反向漏电流。
为解决上述技术问题,本发明采用的技术方案是:在选择区域外延AlGaN势垒层之前沉积低气压生长的GaN插入层。由于GaN缓冲层表面存在的大量的悬挂键,在此之上生长的GaN外延层必然会产生缺陷。而低生长气压时横向生长速度大于大于纵向生长速度,界面引起的缺陷会被限制在界面附近,同时低压生长GaN中C浓度增加,C作为受主杂质可以有效隔绝区外延层中导电沟道。具体包含以下步骤:
S1. 提供一种衬底;
S2. 在衬底上生长应力缓冲层;
S3. 在应力缓冲层上生长GaN缓冲层;
S4. 在GaN缓冲层上沉积一层SiO2,作为掩膜层;
S5. 采用光刻显影技术及湿法腐蚀去除需要外延AlGaN的区域的介质层, 实现对掩膜层的图形化;
S6. 在未被掩蔽的区域沉积低气压生长的GaN插入层;
S7. 在低气压生长的GaN插入层上沉积常规生长的GaN沟道层;
S8. 在GaN沟道层沉积AlGaN势垒层,并刻蚀去掉掩膜层。
进一步的,所述的步骤S6中,在选择区域外延AlGaN势垒层之前沉积低气压生长的GaN插入层,通过低压生长改变选区外延层的生长模式,改善界面性能。
所述的衬底为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为10 nm~5 μm。
所述的GaN缓冲层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN缓冲层厚度为100 nm~20 μm。
所述的低气压生长的GaN插入层厚度为10nm~300 nm。
所述的常规生长的GaN沟道层,厚度为5-100 nm。
所述的AlGaN势垒层,厚度为5-50 nm,且铝组分浓度可变化;所述的AlGaN势垒层材料还可以为AlInN、AlInGaN、AlN中的一种或任意几种的组合。
所述的AlGaN势垒层中,与GaN沟道层之间还可以插入一AlN薄层,厚度为1-10 nm。
所述的步骤S2中的应力缓冲层、步骤S3中的GaN缓冲层、步骤S6中的GaN插入层步骤S7中的GaN沟道层及步骤S8中的AlGaN势垒层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述步骤S4中掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。
在步骤S1中的衬底可以是单一成分的衬底或具有不同成分的多层外延层。
在步骤S2中,应力缓冲层为金属有机化学气相沉积法或分子束外延法生长。
在步骤S3中,GaN缓冲层为金属有机化学气相沉积法或分子束外延法生长。
在步骤S4中,所述掩膜层是通过等离子体增强化学气相沉积或原子层沉积或物理气相沉积或者磁控溅镀法形成。优选地,在步骤4)中所述介质层可以为SiO2、SiNx、Al2O3、HfO2、MgO、Sc2O3、AlHfOx、HfSiON中的任一种。
在步骤S5中,所述光刻胶为正性或负性光刻胶。
在步骤S6-S8中所述选择区域外延层为金属有机化学气相沉积法或分子束外延法生长。
与现有技术相比,有益效果是:本发明提供一种选择区域外延AlGaN/GaN异质结的生长界面改善方法。与传统选择区域外延相比的有益效果是:由于GaN插入层提高受主C杂质浓度,隔绝选区外延层中导电通道。此外,由于在低生长气压时横向生长速度大于大于纵向生长速度,能获得相对更低的位错密度及更平整的材料表面,进而提高GaN沟道层和AlGaN势垒层的晶体质量。从而改善选择区域外延的界面问题并提高器件性能。
附图说明
图1-8为本发明实施例1的制作方法工艺示意图。
图9是基于该发明中方法获得的材料表面形貌图。
图10是基于该发明中方法获得的材料变温霍尔示意图。
图11利用该发明中方法获得的材料制备得到的肖特基二极管电流-电压特性曲线。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。
实施例1
如图8所示为本实施例的选择区域外延结构示意图,其结构由下往上依次包括衬底(1),应力缓冲层(2),GaN缓冲层(3),GaN插入层(4),GaN沟道层(5),AlGaN势垒层(6)。上述选择区域外延结构的制作方法如图1-图8所示,包括以下步骤:
1)提供一种衬底(1);如图1所示。
2)在衬底(1)上生长应力缓冲层(2);如图2所示。
3)在应力缓冲层上生长GaN缓冲层(3);如图3所示。
4)在GaN缓冲层(3)上沉积一层SiO2,作为掩膜层(7);。如图4所示。
5)采用光刻显影技术及湿法腐蚀去除需要外延AlGaN的区域的介质层, 实现对掩膜层的图形化。如图5所示。
6)在未被掩蔽的区域沉积低气压生长的GaN插入层(4)。如图6所示。
7)在低气压生长的GaN插入层(4)上沉积常规生长的GaN沟道层(5)。如图7所示。
8)在GaN沟道层(5)沉积AlGaN势垒层(6),并刻蚀去掉掩膜层。如图8所示。
至此,完成了整个选择区域外延材料的制备过程。图8即为实施例1的材料结构示意图。实施例1所示制备得到的材料呈现明显的台阶流生长方式、表面粗糙度小 (图9)。图10 是用本专利工艺和传统工艺制备的选择区域生长样品的变温霍尔示意图。结果显示两者的载流子浓度及迁移率大致相当。图11是基于本专利工艺和传统工艺制备的选择区域生长样品制备的肖特基二极管电流-电压特性曲线。结果表明本专利工艺制备的样品能大幅降低二极管反向漏电流(约四个数量级)。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种选择区域外延生长界面改善方法,其特征在于,在选择区域外延AlGaN势垒层之前沉积低气压生长的GaN插入层,将二维电子气沟道与生长界面分离并有效改善界面性能,具体包含以下步骤:
S1. 提供一种衬底(1);
S2. 在衬底(1)上生长应力缓冲层(2);
S3. 在应力缓冲层上生长GaN缓冲层(3);
S4. 在GaN缓冲层(3)上沉积一层SiO2,作为掩膜层(7);
S5. 采用光刻显影技术及湿法腐蚀去除需要外延AlGaN的区域的介质层, 实现对掩膜层的图形化;
S6. 在未被掩蔽的区域沉积低气压生长的GaN插入层(4);
S7. 在低气压生长的GaN插入层(4)上沉积常规生长的GaN沟道层(5);
S8. 在GaN沟道层(5)沉积AlGaN势垒层(6),并刻蚀去掉掩膜层。
2.根据权利要求1所述的一种选择区域外延生长界面改善方法,其特征在于:所述的步骤S6中,在选择区域外延AlGaN势垒层之前沉积低气压生长的GaN插入层。
3.根据权利要求1所述的一种选择区域外延生长界面改善方法,其特征在于:所述的衬底(1)为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
4.根据权利要求1所述的一种选择区域外延生长界面改善方法,其特征在于:所述的应力缓冲层(2)为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为10 nm~5 μm。
5.根据权利要求1所述的一种选择区域外延生长界面改善方法,其特征在于:所述的GaN缓冲层(3)为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN缓冲层厚度为100 nm~20 μm。
6.根据权利要求1所述的一种选择区域外延生长界面改善方法,其特征在于:所述的低气压生长的GaN插入层(4)厚度为10nm~300 nm。
7.根据权利要求1所述的一种选择区域外延生长界面改善方法,其特征在于:所述的常规生长的GaN沟道层(5),厚度为5-100 nm。
8.根据权利要求1所述的一种选择区域外延生长界面改善方法,其特征在于:所述的AlGaN势垒层(6),厚度为5-50 nm,且铝组分浓度可变化;所述的AlGaN势垒层材料(6)还可以为AlInN、AlInGaN、AlN中的一种或任意几种的组合。
9.根据权利要求1所述的一种选择区域外延生长界面改善方法,其特征在于:所述的AlGaN势垒层(6)中,与GaN沟道层(5)之间还可以插入一AlN薄层,厚度为1-10 nm。
10.根据权利要求1所述的一种选择区域外延生长界面改善方法,其特征在于:所述的步骤S2中的应力缓冲层(2)、步骤S3中的GaN缓冲层(3)、步骤S6中的GaN插入层(4)步骤S7中的GaN沟道层(5)及步骤S8中的AlGaN势垒层(6)的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述步骤S4中掩膜层(7)的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。
CN201610572224.9A 2016-07-20 2016-07-20 一种选择区域外延生长界面改善方法 Pending CN106024588A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610572224.9A CN106024588A (zh) 2016-07-20 2016-07-20 一种选择区域外延生长界面改善方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610572224.9A CN106024588A (zh) 2016-07-20 2016-07-20 一种选择区域外延生长界面改善方法

Publications (1)

Publication Number Publication Date
CN106024588A true CN106024588A (zh) 2016-10-12

Family

ID=57116577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610572224.9A Pending CN106024588A (zh) 2016-07-20 2016-07-20 一种选择区域外延生长界面改善方法

Country Status (1)

Country Link
CN (1) CN106024588A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706100A (zh) * 2017-10-30 2018-02-16 中山大学 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法
CN109560120A (zh) * 2018-11-16 2019-04-02 中山大学 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
WO2022040865A1 (zh) * 2020-08-24 2022-03-03 苏州晶湛半导体有限公司 半导体结构的制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252100A (zh) * 2008-03-28 2008-08-27 西安电子科技大学 一种A1GaN/GaN HEMT器件的隔离方法
CN101276792A (zh) * 2007-03-30 2008-10-01 富士通株式会社 半导体外延衬底、化合物半导体器件及其制造方法
CN101694833A (zh) * 2009-10-20 2010-04-14 中山大学 一种复合结构AlGaN/GaN场效应二极管及其制作方法
CN102061519A (zh) * 2010-11-25 2011-05-18 中山大学 Si衬底GaN基薄膜的生长方法
CN102184956A (zh) * 2011-04-15 2011-09-14 中山大学 纵向导通的GaN增强型MISFET器件及其制作方法
JP2014011317A (ja) * 2012-06-29 2014-01-20 Sharp Corp GaN系半導体装置
CN104465403A (zh) * 2014-12-29 2015-03-25 苏州能屋电子科技有限公司 增强型AlGaN/GaN HEMT器件的制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276792A (zh) * 2007-03-30 2008-10-01 富士通株式会社 半导体外延衬底、化合物半导体器件及其制造方法
CN101252100A (zh) * 2008-03-28 2008-08-27 西安电子科技大学 一种A1GaN/GaN HEMT器件的隔离方法
CN101694833A (zh) * 2009-10-20 2010-04-14 中山大学 一种复合结构AlGaN/GaN场效应二极管及其制作方法
CN102061519A (zh) * 2010-11-25 2011-05-18 中山大学 Si衬底GaN基薄膜的生长方法
CN102184956A (zh) * 2011-04-15 2011-09-14 中山大学 纵向导通的GaN增强型MISFET器件及其制作方法
JP2014011317A (ja) * 2012-06-29 2014-01-20 Sharp Corp GaN系半導体装置
CN104465403A (zh) * 2014-12-29 2015-03-25 苏州能屋电子科技有限公司 增强型AlGaN/GaN HEMT器件的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107706100A (zh) * 2017-10-30 2018-02-16 中山大学 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法
CN107706100B (zh) * 2017-10-30 2023-12-08 中山大学 一种选择区域外延的图形化掩膜制备及二次生长界面优化方法
CN109560120A (zh) * 2018-11-16 2019-04-02 中山大学 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
CN109560120B (zh) * 2018-11-16 2022-08-16 中山大学 一种选择区域生长凹槽垂直的GaN常关型MISFET器件及其制作方法
WO2022040865A1 (zh) * 2020-08-24 2022-03-03 苏州晶湛半导体有限公司 半导体结构的制作方法
TWI792510B (zh) * 2020-08-24 2023-02-11 大陸商蘇州晶湛半導體有限公司 半導體結構的製作方法

Similar Documents

Publication Publication Date Title
US7365374B2 (en) Gallium nitride material structures including substrates and methods associated with the same
CN105932041B (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN105914232B (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
JP4685953B2 (ja) 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
CN103081080B (zh) 半导体元件用外延基板、半导体元件、半导体元件用外延基板的制作方法、以及半导体元件的制作方法
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
CN103515419A (zh) 用于硅衬底上的iii-v族氮化物层的梯度氮化铝镓和超晶格缓冲层
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
CN107742644A (zh) 一种高性能常关型的GaN场效应晶体管及其制备方法
JP2009260296A (ja) 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
CN106206297A (zh) 一种选区外延高质量的AlGaN/GaN生长方法
CN109564855A (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
CN109560118A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN109285883A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN105849911A (zh) 基于异质结的hemt晶体管
CN106024588A (zh) 一种选择区域外延生长界面改善方法
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
US8994032B2 (en) III-N material grown on ErAIN buffer on Si substrate
CN206301802U (zh) 一种选区外延高质量的AlGaN/GaN生长结构
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
USRE42955E1 (en) GaN-based permeable base transistor and method of fabrication
JP2016167554A (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
CN103247695A (zh) 氮化物基异质结半导体器件及其制造方法
CN109103249A (zh) 一种优化平面布局和结构的大电流氮化镓高电子迁移率晶体管
TWM508782U (zh) 半導體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20161012