CN106206297A - 一种选区外延高质量的AlGaN/GaN生长方法 - Google Patents

一种选区外延高质量的AlGaN/GaN生长方法 Download PDF

Info

Publication number
CN106206297A
CN106206297A CN201610801795.5A CN201610801795A CN106206297A CN 106206297 A CN106206297 A CN 106206297A CN 201610801795 A CN201610801795 A CN 201610801795A CN 106206297 A CN106206297 A CN 106206297A
Authority
CN
China
Prior art keywords
gan
layer
algan
growing method
selective area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610801795.5A
Other languages
English (en)
Inventor
刘扬
张佳琳
杨帆
何亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Sun Yat Sen University
Original Assignee
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Sun Yat Sen University filed Critical National Sun Yat Sen University
Priority to CN201610801795.5A priority Critical patent/CN106206297A/zh
Publication of CN106206297A publication Critical patent/CN106206297A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides

Abstract

本发明涉及半导体外延工艺的技术领域,更具体地,涉及一种选区外延高质量的AlGaN/GaN生长方法。一种选区外延高质量的AlGaN/GaN生长方法,包括下述步骤:首先提供所需衬底,在所述衬底上依次外延生长应力缓冲层以及GaN缓冲层,获得进行选择区域外延的基板。在所述基板上依次选择区域外延GaN沟道层、AlN插入层以及AlGaN势垒层,其中GaN沟道层通过TMIn辅助生长。本发明能够有效抑制选区外延中再生长界面的寄生沟道,提高选区外延生长的AlGaN/GaN异质结构质量,降低外延层的漏电流。

Description

一种选区外延高质量的AlGaN/GaN生长方法
技术领域
本发明涉及半导体外延工艺的技术领域,更具体地,涉及一种选区外延高质量的AlGaN/GaN生长方法。
背景技术
选择区域生长(SAG)技术在半导体外延生长和器件制造领域都有着广泛的应用。在半导体外延生长方面,可利用SAG技术实现侧向外延,降低贯穿至材料表面的位错密度而控制晶体质量。在半导体器件制造方面,SAG技术可用于平面工艺中特殊结构的制备,比如HBT的基极或发射极、AlGaN/GaN HFET中的n型高掺欧姆接触区和p-n结型HFET中的p-GaN层等等。另外,一些半导体微纳结构,如量子井,量子点也会涉及到选择区域外延。
2011年,Yuhua Wen等人还提出了一种基于选择区域外延方法的凹槽栅增强型器件的实现方法(Applied Physics Letters, Vol.98, p072108, 2011),避免了等离子体刻蚀制备凹槽对器件有源区的损伤,有助于增加器件的可靠性和稳定性。选择区域外延一般需要在衬底材料上通过掩膜层图形化来选择需要生长的区域,但是这种掩膜工艺过程会引入生长界面问题。首先,选择区域外延的材料和衬底上原有的材料间存在不可避免的生长界面,GaN材料表面的本征氧化物及吸附的杂质会引入缺陷态,同时一次生长完成的衬底材料表面存在大量悬挂键及存在表面重构的现象。与SAG技术在其他方面的应用对比,用于生长异质结构AlGaN/GaN势垒层的挑战性更大。因为:(1)选择区域外延层厚度在几十个纳米左右,导电沟道在生长界面附近,容易受到界面处非理想因素的影响。(2)选择区域外延层随着应力释放极易形成层岛生长模式,将直接影响到晶体质量以及异质结界面处的2DEG浓度和迁移率。因此有必要寻求一种选择区域生长界面保护方法,以克服传统工艺中的缺点。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷,提供一种选区外延高质量的AlGaN/GaN生长方法,是一种选择区域外延AlGaN/GaN异质结构质量的改善方法。该结构可以用于制备凹栅常关型GaN基器件,改善器件的导通特性以及关态漏电。
为解决上述技术问题,本发明采用的技术方案是:在选择区域外延GaN沟道层时引入TMIn辅助生长,由于选择区域生长界面的非理想因素存在导致选择区域外延层,易形成层岛生长模式,同时衍生出缺陷。直接影响到晶体质量以及异质结界面处的2DEG浓度和迁移率。TMIn有表面活化的作用,能辅助金属源迁移,使原子均匀分布,减少缺陷,改善界面性能和选择区域外延层材料的晶体质量。具体包含以下步骤:
S1. 提供一种衬底;
S2. 在衬底(1)上生长应力缓冲层;
S3. 在应力缓冲层上生长GaN缓冲层;
S4. 在GaN缓冲层上沉积一层SiO2,作为掩膜层;
S5. 去除需要选区外延区域的掩膜层, 实现对掩膜层的图形化;
S6. 在未被掩蔽的区域沉积TMIn源辅助生长的GaN沟道层;
S7. 在GaN沟道层上沉积AlN层;
S8. 在AlN层上沉积AlGaN势垒层;
S9. 刻蚀去除掩膜层。
具体的,所述的步骤S6中,在选择区域外延GaN沟道层时引入TMIn源辅助生长。TMIn有表面活化的作用,能辅助金属源迁移,使原子均匀分布,减少缺陷,改善界面性能,同时提高选择区域外延GaN晶体质量。
所述的衬底为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。所述的应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为10 nm~10 μm。所述的GaN缓冲层为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳、铁或镁;GaN缓冲层厚度为100 nm~10 μm。所述的TMIn源辅助生长的GaN沟道层厚度为1nm~500 nm。所述的AlN层中,厚度为0-10 nm。所述的AlGaN势垒层,厚度为5-50 nm,且铝组分可变化;所述的AlGaN势垒层材料还可以为AlInN、AlInGaN、AlN中的一种或任意几种的组合。
所述的步骤S2中的应力缓冲层、步骤S3中的GaN缓冲层、步骤S6中的GaN沟道层、步骤S7中的AlN插入层及步骤S8中的AlGaN势垒层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述步骤S4中掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。
在步骤S1中的衬底可以是单一成分的衬底或具有不同成分的多层外延层。
在步骤S2中,应力缓冲层为金属有机化学气相沉积法或分子束外延法生长。
在步骤S3中,GaN缓冲层为金属有机化学气相沉积法或分子束外延法生长。
在步骤S4中,所述掩膜层是通过等离子体增强化学气相沉积或原子层沉积。
或物理气相沉积或者磁控溅镀法形成。优选地,在步骤S4中所述介质层可以为SiO2、SiNx、Al2O3、HfO2、MgO、Sc2O3、AlHfOx、HfSiON中的任一种。
在步骤S5中,所述光刻胶为正性或负性光刻胶。
在步骤S6-S7中所述选择区域外延层为金属有机化学气相沉积法或分子束外延法生长。
与现有技术相比,有益效果是:本发明提供一种选择区域外延AlGaN/GaN异质结的生长界面改善方法。与传统选择区域外延相比的有益效果是:由于TMIn有表面活化的作用,能辅助金属源迁移,使原子均匀分布。这样能获得相对更低的位错密度及更平整的材料表面,进而提高GaN沟道层和AlGaN势垒层的晶体质量。该结构可以用于制备凹栅常关型GaN基器件,改善选择区域外延的界面问题并提高器件性能。
附图说明
图1-8为本发明实施例的制作方法工艺示意图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。
实施例1
如图8所示为本实施例的选择区域外延结构示意图,其结构由下往上依次包括衬底(1),应力缓冲层(2),GaN沟道层(3),AlN插入层(4),AlGaN势垒层(5)。上述选择区域外延结构的制作方法如图1-图8所示,包括以下步骤:
1)提供一种衬底(1);如图1所示。
2)在衬底(1)上生长应力缓冲层(2);如图2所示。
3)在应力缓冲层上生长GaN沟道层(3);如图3所示。
4)在GaN沟道层(3)上沉积一层SiO2,作为掩膜层(7);。如图4所示。
5)去除需要选区外延区域的掩膜层,实现对掩膜层的图形化。如图5所示。
6)在未被掩蔽的区域沉积TMIn辅助生长的GaN沟道层(4)。如图6所示。
7)在GaN沟道层(4)上沉积AlN层(5)。
8)在AlN层(5)上沉积AlGaN势垒层(6),
9)刻蚀去掉掩膜层。如图8所示。
至此,完成了整个选择区域外延材料的制备过程。图8即为实施例1的材料结构示意图。
实施例2
如图8所示为本实施例的选择区域外延结构示意图,其结构由下往上依次包括衬底(1),应力缓冲层(2),GaN沟道层(3),AlN插入层(4),AlGaN势垒层(5)。上述选择区域外延结构的制作方法如图1-图8所示,包括以下步骤:
1)提供一种衬底(1);如图1所示。
2)在衬底(1)上生长应力缓冲层(2);如图2所示。
3)在应力缓冲层上生长GaN沟道层(3);如图3所示。
4)在GaN沟道层(3)上沉积一层SiO2,作为掩膜层(7);。如图4所示。
5)去除需要选区外延区域的掩膜层,实现对掩膜层的图形化。如图5所示。
6)在未被掩蔽的区域沉积TMIn辅助生长的GaN沟道层(4)。如图6所示。
7)在GaN沟道层(4)上沉积TMIn辅助生长的AlN层(5)。
8)在AlN层(5)上沉积TMIn辅助生长的AlGaN势垒层(6),
9)刻蚀去掉掩膜层。如图8所示。
至此,完成了整个选择区域外延材料的制备过程。图8即为实施例2的材料结构示意图。其优点是TMIn辅助原子扩散长度较小的Al原子扩散,提高AlGaN层晶体质量从而提升选择区域外延AlGaN/GaN异质结构输运特性。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (9)

1.一种选区外延高质量的AlGaN/GaN生长方法,其特征在于,在选择区域外延GaN沟道层时引入TMIn源辅助生长,具体包含以下步骤:
S1. 提供一种衬底(1);
S2. 在衬底(1)上生长应力缓冲层(2);
S3. 在应力缓冲层上生长GaN缓冲层(3);
S4. 在GaN缓冲层(3)上沉积一层SiO2,作为掩膜层(7);
S5. 去除需要选区外延区域的掩膜层, 实现对掩膜层的图形化;
S6. 在未被掩蔽的区域沉积TMIn源辅助生长的GaN沟道层(4);
S7. 在GaN沟道层(4)上沉积AlN层(5);
S8. 在AlN层(5)上沉积AlGaN势垒层(6);
S9. 刻蚀去除掩膜层。
2.根据权利要求1所述的一种选区外延高质量的AlGaN/GaN生长方法,其特征在于:所述的步骤S6中,在选择区域外延GaN沟道层时引入TMIn源辅助生长。
3.根据权利要求1所述的一种选区外延高质量的AlGaN/GaN生长方法,其特征在于:所述的衬底(1)为 Si 衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
4.根据权利要求1所述的一种选区外延高质量的AlGaN/GaN生长方法,其特征在于:所述的应力缓冲层(2)为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为10 nm~10 μm。
5.根据权利要求1所述的一种选区外延高质量的AlGaN/GaN生长方法,其特征在于:所述的GaN缓冲层(3)为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳、铁或镁;GaN缓冲层厚度为100 nm~10 μm。
6.根据权利要求1所述的一种选区外延高质量的AlGaN/GaN生长方法,其特征在于:所述的TMIn源辅助生长的GaN沟道层(4)厚度为1nm~500 nm。
7.根据权利要求1所述的一种选区外延高质量的AlGaN/GaN生长方法,其特征在于:所述的AlN层(5)中,厚度为0-10 nm。
8.根据权利要求1所述的一种选区外延高质量的AlGaN/GaN生长方法,其特征在于:所述的AlGaN势垒层(6),厚度为5-50 nm,且铝组分可变化;所述的AlGaN势垒层材料(6)还可以为AlInN、AlInGaN、AlN中的一种或任意几种的组合。
9.根据权利要求1所述的一种选区外延高质量的AlGaN/GaN生长方法,其特征在于:所述的步骤S2中的应力缓冲层(2)、步骤S3中的GaN缓冲层(3)、步骤S6中的GaN沟道层(4)、步骤S7中的AlN插入层(5)及步骤S8中的AlGaN势垒层(6)的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述步骤S4中掩膜层(7)的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。
CN201610801795.5A 2016-09-05 2016-09-05 一种选区外延高质量的AlGaN/GaN生长方法 Pending CN106206297A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610801795.5A CN106206297A (zh) 2016-09-05 2016-09-05 一种选区外延高质量的AlGaN/GaN生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610801795.5A CN106206297A (zh) 2016-09-05 2016-09-05 一种选区外延高质量的AlGaN/GaN生长方法

Publications (1)

Publication Number Publication Date
CN106206297A true CN106206297A (zh) 2016-12-07

Family

ID=58067321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610801795.5A Pending CN106206297A (zh) 2016-09-05 2016-09-05 一种选区外延高质量的AlGaN/GaN生长方法

Country Status (1)

Country Link
CN (1) CN106206297A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393958A (zh) * 2017-04-25 2017-11-24 中国电子科技集团公司第五十五研究所 低导通电阻高阈值电压增强型GaN器件的制备方法
CN110783177A (zh) * 2019-10-31 2020-02-11 中山大学 一种在蓝宝石模板上生长图形化GaN的方法及一种GaN外延片
WO2023124547A1 (zh) * 2021-12-30 2023-07-06 长春理工大学 一种探测器材料及其制备方法
GB2618679A (en) * 2021-12-30 2023-11-15 Univ Changchun Science & Tech Detector material and preparation method therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114594A (zh) * 2007-08-28 2008-01-30 中国电子科技集团公司第十三研究所 利用铟掺杂提高氮化镓基晶体管材料与器件性能的方法
CN102903615A (zh) * 2012-10-18 2013-01-30 中山大学 一种p型GaN与AlGaN半导体材料的制备方法
US20140252371A1 (en) * 2013-03-08 2014-09-11 Seoul Semiconductor Co., Ltd. Heterojunction transistor and method of fabricating the same
CN105336789A (zh) * 2015-10-29 2016-02-17 中山大学 一种高质量MIS结构的GaN基场效应晶体管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101114594A (zh) * 2007-08-28 2008-01-30 中国电子科技集团公司第十三研究所 利用铟掺杂提高氮化镓基晶体管材料与器件性能的方法
CN102903615A (zh) * 2012-10-18 2013-01-30 中山大学 一种p型GaN与AlGaN半导体材料的制备方法
US20140252371A1 (en) * 2013-03-08 2014-09-11 Seoul Semiconductor Co., Ltd. Heterojunction transistor and method of fabricating the same
CN105336789A (zh) * 2015-10-29 2016-02-17 中山大学 一种高质量MIS结构的GaN基场效应晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨帆 等: "选择区域外延槽栅结构GaN常关型MOSFET的研究", 《电源学报》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393958A (zh) * 2017-04-25 2017-11-24 中国电子科技集团公司第五十五研究所 低导通电阻高阈值电压增强型GaN器件的制备方法
CN110783177A (zh) * 2019-10-31 2020-02-11 中山大学 一种在蓝宝石模板上生长图形化GaN的方法及一种GaN外延片
WO2023124547A1 (zh) * 2021-12-30 2023-07-06 长春理工大学 一种探测器材料及其制备方法
GB2618679A (en) * 2021-12-30 2023-11-15 Univ Changchun Science & Tech Detector material and preparation method therefor
US11929446B2 (en) 2021-12-30 2024-03-12 Changchun University Of Science And Technology Detector material and preparation method thereof

Similar Documents

Publication Publication Date Title
US10804101B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
CN105914232B (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
US10566192B2 (en) Transistor structure having buried island regions
CN103081080B (zh) 半导体元件用外延基板、半导体元件、半导体元件用外延基板的制作方法、以及半导体元件的制作方法
CN106206297A (zh) 一种选区外延高质量的AlGaN/GaN生长方法
KR20150133203A (ko) 초격자 크레넬레이트 게이트 전계효과 트랜지스터
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
TW201732067A (zh) 半導體元件用磊晶基板、半導體元件以及半導體元件用磊晶基板之製造方法
JP5454283B2 (ja) 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
CN105932041A (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
CN109560118A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
JP2017514316A (ja) ヘテロ接合電界効果トランジスタ
CN109285883A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
CN109564855A (zh) 使用离子注入的高电阻率氮化物缓冲层的半导体材料生长
CN206301802U (zh) 一种选区外延高质量的AlGaN/GaN生长结构
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
CN106024588A (zh) 一种选择区域外延生长界面改善方法
TWI488303B (zh) 增強型氮化鎵電晶體元件
CN206697485U (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN103247695A (zh) 氮化物基异质结半导体器件及其制造方法
JP2018200934A (ja) 窒化物半導体積層物、半導体装置、窒化物半導体積層物の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161207

RJ01 Rejection of invention patent application after publication