CN107393958A - 低导通电阻高阈值电压增强型GaN器件的制备方法 - Google Patents

低导通电阻高阈值电压增强型GaN器件的制备方法 Download PDF

Info

Publication number
CN107393958A
CN107393958A CN201710274143.5A CN201710274143A CN107393958A CN 107393958 A CN107393958 A CN 107393958A CN 201710274143 A CN201710274143 A CN 201710274143A CN 107393958 A CN107393958 A CN 107393958A
Authority
CN
China
Prior art keywords
layer
preparation
gan
growth
threshold voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710274143.5A
Other languages
English (en)
Inventor
周建军
孔岑
郁鑫鑫
张凯
孔月婵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201710274143.5A priority Critical patent/CN107393958A/zh
Publication of CN107393958A publication Critical patent/CN107393958A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种低导通电阻高阈值电压增强型GaN器件的制备方法,具体实施步骤包括在衬底上依次外延生长缓冲层、沟道层、插入层、势垒层;选择生长掩模层的制备;外沟道选择生长掩模层的刻蚀;外沟道层的选择外延生长;选择生长掩模的去除;选择生长掩模层的制备;栅选择生长区域掩模层的刻蚀;栅势垒层的选择生长;去除选择生长掩模层及其上的外沟道层;源漏金属的制备及合金;栅金属的制备。本发明具有导通电阻低;高阈值电压及均匀性;内外沟道材料结构自由度高;无损伤缺陷导致的器件动态特性退化的问题等优点。

Description

低导通电阻高阈值电压增强型GaN器件的制备方法
技术领域
本发明属于半导体器件制备技术领域,尤其涉及一种低导通电阻高阈值电压增强型GaN器件的制备方法。
背景技术
GaN宽禁带半导体材料具有优异的特性,在高性能功率器件研制方面具有显著的优势。尤其是GaN材料高临界击穿场强以及高电子饱和漂移速率的特性,使其在高工作频率大功率开关器件的研制方面具有重要的应用前景。
对于功率开关器件来说,为了保证电力系统的安全性,需要器件在不工作的时候处于常闭的状态。采用常用的AlGaN/GaN异质结结构实现的GaN功率开关器件处于常开状态。
目前GaN功率开关器件实现常闭器件制备的方法主要包括势垒层减薄技术、氟离子注入技术以及p-GaN帽层阈值电压调制技术。其中,氟离子注入技术在势垒层中引入氟离子,导致器件在后期的应用具有严重的可靠性问题。而势垒层减薄技术不仅存在刻蚀深度以及刻蚀均匀性要求高的问题,还存低界面态介质制备的难度。
目前p-GaN帽层阈值电压调制技术是广泛用于常关型GaN功率开关器件。p-GaN帽层阈值电压调制技术目前均采用直接生长含有p-GaN帽层全结构的材料,通过选择刻蚀p-GaN材料,将栅以外区域p-GaN刻蚀去除的方法来实现增强型GaN功率开关器件。由于需要通过刻蚀去除p-GaN材料,因此需要解决p-GaN刻蚀深度以及刻蚀损伤带来的问题。目前的p-GaN帽层阈值电压调制技术,由于是一次性将材料生长好,因此p-GaN帽层下的势垒层厚度都很薄,一般在15nm以下,同时势垒层的Al组分也很低,导致了无p-GaN帽层区域方阻大,严重影响器件的导通特性。
发明内容
发明目的:针对以上问题,本发明提出一种低导通电阻高阈值电压增强型GaN器件的制备方法,具有导通电阻低、阈值电压高以及均匀性好的特点,可应用于增强型GaN功率开关器件的研制生产中。
技术方案:为实现本发明的目的,本发明所采用的技术方案是:一种低导通电阻高阈值电压增强型GaN器件的制备方法,具体包括以下步骤:
(1)在衬底上利用外延生长方法依次外延生长缓冲层、沟道层、插入层和势垒层;
(2)在器件表面生长一层选择生长掩模层;
(3)通过常规光刻、显影工艺,利用光刻胶定义栅掩模,然后利用刻蚀方法刻蚀无光刻胶区域的选择生长掩模层;
(4)利用有机溶剂,进行超声清洗,去除光刻胶,利用外延生长方法生长外沟道层8;
(5)利用酸溶液超声去除选择生长掩模层及其上的外沟道层;
(6)再次在器件表面生长一层选择生长掩模层;
(7)通过常规光刻、显影工艺,利用光刻胶定义栅再生区域,然后利用刻蚀方法刻蚀无光刻胶区域的选择生长掩模层;
(8)利用有机溶剂,进行超声清洗,去除光刻胶,利用外延生长方法,生长栅势垒层9;
(9)利用酸溶液超声去除选择生长掩模层及其上的栅势垒层;
(10)通过常规光刻、显影工艺、金属蒸发和剥离工艺,定义并制备源漏金属,在惰性气体下通过退火形成欧姆接触;
(11)通过常规光刻、显影工艺、金属蒸发和剥离工艺,定义并制备栅金属。
有益效果:本发明与现有技术相比其显著优点为:(1)栅区域和栅以外区域通过选区外延方式分别实现,降低了两个区域的相互制约,为各区域独立优化提供了更高的优化空间;(2)结构实现中避免了GaN材料刻蚀中引入的刻蚀损伤及缺陷对器件性能的影响问题;(3)外沟道结构可以降低器件导通电阻,并降低外沟道表面态对器件动态特性的影响;(4)所实现结构可以获得低的导通电阻以及高的阈值电压。
附图说明
图1是低导通电阻高阈值电压增强型GaN器件结构示意图;
图2是低导通电阻高阈值电压增强型GaN器件制备流程图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作进一步的说明。
如图1所示是本发明所述的低导通电阻高阈值电压GaN增强型器件结构示意图,其制备方法包括生长带缓冲层、沟道层、插入层、势垒层的全结构材料生长;外沟道选择生长掩模的制备;栅区域掩模定义;外沟道层结构的选区再生长及掩模的去除;栅区域选择生长掩模的制备;栅再生长区域的定义;栅区域势垒层再生长及掩模的去除;欧姆接触的制备;栅接触的制备。具体包括以下步骤:
(1)在衬底1上利用外延生长方法依次外延生长缓冲层2、沟道层3、插入层4,势垒层5,如图2(a)所示。
衬底1为SiC、Si、蓝宝石或金刚石等可满足单晶GaN材料生长要求的材料;缓冲层2为AlN、AlGaN、GaN材料中的一种或多种组成的单层或多层结构;沟道层3为GaN或InGaN材料;插入层4为AlN或AlGaN材料;势垒层5为AlN、AlGaN或者InAlGaN材料。其中,插入层4的厚度在0.5-5nm之间,插入层4材料的禁带宽度比势垒层5材料的禁带宽度大,势垒层5的厚度小于20nm。外延生长方法包括MOCVD以及MBE方法。
(2)在样品表面生长一层选择生长掩模层6,如图2(b)所示。选择生长掩模层6为SiO2、Si3N4、Al2O3等可通过非强氧化性酸溶液湿法去除的氮化物或氧化物。
(3)通过常规光刻、显影工艺,利用光刻胶7定义栅掩模,采用SF6气体室温下刻蚀无光刻胶区域的选择生长掩模层6,如图2(c)所示。刻蚀方法包括干法刻蚀以及湿法刻蚀,刻蚀温度低于100℃。
(4)利用丙酮、乙醇等有机溶剂,进行超声清洗,去除光刻胶7,利用外延生长方法生长外沟道层8,如图2(d)所示。外延沟道层8为n型掺杂的AlGaN/GaN或InAlGaN/GaN,n型掺杂浓度低于5E18cm-3,厚度低于100nm。
具体地,可以利用MBE生长20nm Al0.3Ga0.7N/50nm GaN异质结,各层n型掺杂浓度均为2E18cm-3
(5)利用酸溶液超声去除选择生长掩模层6及其上的外沟道层8,如图2(e)所示。酸溶液为盐酸、氢氟酸、磷酸等非强氧化性酸溶液,去除温度低于100℃。
具体地,可以在氢氟酸1:1的水溶液中,室温下超声去除选择生长掩模层6及其上的外沟道层8。
(6)再次在样品表面生长一层选择生长掩模层6,如图2(f)所示。
(7)通过常规光刻、显影工艺,利用光刻胶7定义栅再生长区域,利用ICP刻蚀工艺,采用SF6气体刻蚀选择生长掩模层6,如图2(g)所示。
(8)利用丙酮、乙醇等有机溶剂,进行超声清洗,去除光刻胶7,利用外延生长方法,生长栅势垒层9,如图2(h)所示。栅势垒层9为p型掺杂的GaN、AlGaN,InGaN,InAlGaN以及AlGaN/GaN或InGaN/GaN或InAlGaN/GaN超晶格材料,p型掺杂浓度大于2E17cm-3,厚度介于20nm到150nm之间。
具体地,利用MBE生长15对2nm Al0.15Ga0.75N/2nm GaN异质结超晶格结构,各层p型掺杂浓度分别为1E17cm-3和4E17cm-3
(9)利用酸溶液超声去除选择生长掩模层6及其上的栅势垒层9,如图2(i)所示。
具体地,在氢氟酸1:1的水溶液中,室温下超声去除选择生长掩模层6。
(10)通过常规光刻、显影工艺定义源漏区域,通过电子束蒸发Ti/Al/Ni/Au多层金属10,通过丙酮、乙醇等超声清洗剥离源漏金属10,在惰性气体如氮气气氛下通过退火形成欧姆接触,如图2(j)所示。
(11)通过常规光刻、显影工艺定义栅图形,通过电子束蒸发Ni/Au栅金属11,通过丙酮、乙醇等超声清洗剥离获得栅金属11,如图2(k)所示。

Claims (7)

1.一种低导通电阻高阈值电压增强型GaN器件的制备方法,其特征在于:具体包括以下步骤:
(1)在衬底上利用外延生长方法依次外延生长缓冲层、沟道层、插入层和势垒层;
(2)在器件表面生长一层选择生长掩模层;
(3)通过常规光刻、显影工艺,利用光刻胶定义栅掩模,然后利用刻蚀方法刻蚀无光刻胶区域的选择生长掩模层;
(4)利用有机溶剂,进行超声清洗,去除光刻胶,利用外延生长方法生长外沟道层8;
(5)利用酸溶液超声去除选择生长掩模层及其上的外沟道层;
(6)再次在器件表面生长一层选择生长掩模层;
(7)通过常规光刻、显影工艺,利用光刻胶定义栅再生区域,然后利用刻蚀方法刻蚀无光刻胶区域的选择生长掩模层;
(8)利用有机溶剂,进行超声清洗,去除光刻胶,利用外延生长方法,生长栅势垒层9;
(9)利用酸溶液超声去除选择生长掩模层及其上的栅势垒层;
(10)通过常规光刻、显影工艺、金属蒸发和剥离工艺,定义并制备源漏金属,在惰性气体下通过退火形成欧姆接触;
(11)通过常规光刻、显影工艺、金属蒸发和剥离工艺,定义并制备栅金属。
2.根据权利要求1所述的低导通电阻高阈值电压增强型GaN器件的制备方法,其特征在于:衬底为SiC、Si、蓝宝石或金刚石;缓冲层为AlN、AlGaN、GaN材料中一种或多种组成的单层或多层结构;沟道层为GaN或InGaN材料;插入层为AlN或AlGaN材料;势垒层为AlN、AlGaN或者InAlGaN材料。
3.根据权利要求1所述的低导通电阻高阈值电压增强型GaN器件的制备方法,其特征在于:选择生长掩模层为SiO2、Si3N4或Al2O3
4.根据权利要求1所述的低导通电阻高阈值电压增强型GaN器件的制备方法,其特征在于:刻蚀方法包括干法刻蚀和湿法刻蚀。
5.根据权利要求1所述的低导通电阻高阈值电压增强型GaN器件的制备方法,其特征在于:酸溶液为盐酸、氢氟酸或磷酸。
6.根据权利要求1所述的低导通电阻高阈值电压增强型GaN器件的制备方法,其特征在于:外延生长方法包括MOCVD和MBE。
7.根据权利要求1所述的低导通电阻高阈值电压增强型GaN器件的制备方法,其特征在于:外延沟道层为n型掺杂的AlGaN/GaN或InAlGaN/GaN,n型掺杂浓度低于5E18cm-3,厚度低于100nm;栅势垒层为p型掺杂的GaN、AlGaN,InGaN,InAlGaN、AlGaN/GaN、InGaN/GaN或InAlGaN/GaN超晶格材料,p型掺杂浓度大于2E17cm-3,厚度为20-150nm。
CN201710274143.5A 2017-04-25 2017-04-25 低导通电阻高阈值电压增强型GaN器件的制备方法 Pending CN107393958A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710274143.5A CN107393958A (zh) 2017-04-25 2017-04-25 低导通电阻高阈值电压增强型GaN器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710274143.5A CN107393958A (zh) 2017-04-25 2017-04-25 低导通电阻高阈值电压增强型GaN器件的制备方法

Publications (1)

Publication Number Publication Date
CN107393958A true CN107393958A (zh) 2017-11-24

Family

ID=60338882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710274143.5A Pending CN107393958A (zh) 2017-04-25 2017-04-25 低导通电阻高阈值电压增强型GaN器件的制备方法

Country Status (1)

Country Link
CN (1) CN107393958A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108550518A (zh) * 2018-05-10 2018-09-18 南京大学 采用分子束外延技术生长用于缓解/消除铝镓氮薄膜表面裂纹的超晶格插入层的方法
CN109326522A (zh) * 2018-11-20 2019-02-12 中国电子科技集团公司第五十五研究所 一种金刚石异质结二极管器件的制备方法
CN110323275A (zh) * 2018-03-28 2019-10-11 台湾积体电路制造股份有限公司 半导体结构
CN111048471A (zh) * 2019-12-05 2020-04-21 中国电子科技集团公司第五十五研究所 n沟道和p沟道增强型GaN器件集成结构的制备方法
CN111244165A (zh) * 2020-01-15 2020-06-05 南方科技大学 一种栅极结构的制备方法以及栅极结构
CN112510087A (zh) * 2020-12-01 2021-03-16 晶能光电(江西)有限公司 p型栅增强型GaN基HEMT器件及其制备方法
CN112582470A (zh) * 2020-12-30 2021-03-30 江苏大学 一种常闭型高电子迁移率晶体管及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
CN103022119A (zh) * 2011-09-27 2013-04-03 富士通株式会社 半导体器件
CN106206297A (zh) * 2016-09-05 2016-12-07 中山大学 一种选区外延高质量的AlGaN/GaN生长方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
CN103022119A (zh) * 2011-09-27 2013-04-03 富士通株式会社 半导体器件
CN102368501A (zh) * 2011-10-20 2012-03-07 中山大学 一种GaN基增强型MOSHFET器件及其制备方法
CN106206297A (zh) * 2016-09-05 2016-12-07 中山大学 一种选区外延高质量的AlGaN/GaN生长方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323275A (zh) * 2018-03-28 2019-10-11 台湾积体电路制造股份有限公司 半导体结构
CN108550518A (zh) * 2018-05-10 2018-09-18 南京大学 采用分子束外延技术生长用于缓解/消除铝镓氮薄膜表面裂纹的超晶格插入层的方法
CN108550518B (zh) * 2018-05-10 2020-03-24 南京大学 采用分子束外延技术生长用于缓解/消除铝镓氮薄膜表面裂纹的超晶格插入层的方法
CN109326522A (zh) * 2018-11-20 2019-02-12 中国电子科技集团公司第五十五研究所 一种金刚石异质结二极管器件的制备方法
CN111048471A (zh) * 2019-12-05 2020-04-21 中国电子科技集团公司第五十五研究所 n沟道和p沟道增强型GaN器件集成结构的制备方法
CN111244165A (zh) * 2020-01-15 2020-06-05 南方科技大学 一种栅极结构的制备方法以及栅极结构
CN112510087A (zh) * 2020-12-01 2021-03-16 晶能光电(江西)有限公司 p型栅增强型GaN基HEMT器件及其制备方法
CN112582470A (zh) * 2020-12-30 2021-03-30 江苏大学 一种常闭型高电子迁移率晶体管及制造方法

Similar Documents

Publication Publication Date Title
CN107393958A (zh) 低导通电阻高阈值电压增强型GaN器件的制备方法
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN104037081A (zh) 异质结晶体管及其制造方法
JP2002016245A (ja) 半導体装置
US10998435B2 (en) Enhancement-mode device and method for manufacturing the same
WO2018032601A1 (zh) GaN基增强型HEMT器件的制备方法
CN105609552B (zh) 高电子迁移率晶体管及其制造方法
CN108962752A (zh) p型栅增强型HEMT器件及其制作方法
CN106298887A (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN107240605A (zh) 一种GaN MIS沟道HEMT器件及制备方法
CN112635545B (zh) 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN115938941A (zh) 一种基于自停止刻蚀的pGaN栅极GaN HEMT及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN106531789A (zh) 通过极性控制实现增强型hemt的方法及增强型hemt
CN104465403B (zh) 增强型AlGaN/GaN HEMT器件的制备方法
CN206441733U (zh) 一种高阈值电压高迁移率凹槽栅mosfet结构
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
CN116387246A (zh) p-GaN增强型MIS-HEMT器件及其制备方法
CN111755330A (zh) 一种半导体结构及其制造方法
CN113628962B (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN104835819A (zh) 一种基于二次氧化法的GaN E/D集成器件制备方法
JP4869576B2 (ja) 窒化物半導体装置及びその製造方法
CN108695383B (zh) 实现高频mis-hemt的方法及mis-hemt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171124