CN103022119A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103022119A
CN103022119A CN2012103315771A CN201210331577A CN103022119A CN 103022119 A CN103022119 A CN 103022119A CN 2012103315771 A CN2012103315771 A CN 2012103315771A CN 201210331577 A CN201210331577 A CN 201210331577A CN 103022119 A CN103022119 A CN 103022119A
Authority
CN
China
Prior art keywords
semiconductor layer
zone
gan
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103315771A
Other languages
English (en)
Inventor
美浓浦优一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103022119A publication Critical patent/CN103022119A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体器件，所述半导体器件包括：形成在衬底上的第一半导体层、形成在第一半导体层上的第二半导体层、形成在第二半导体层上的第三半导体层、形成在第三半导体层上的栅电极以及形成在第二半导体层上的源电极和漏电极。第三半导体层由掺杂有p型杂质元素的半导体材料形成。在第三半导体层中，在栅电极的正下方形成有p型区域，并且在除p型区域之外的区域中形成有具有比p型区域高的电阻的高电阻区域。

Description

半导体器件
技术领域
本文中讨论的实施方案涉及半导体器件及制造该半导体器件的方法。
背景技术
作为氮化物半导体的GaN、AlN、InN或者由它们的混合晶体制成的材料具有宽的带隙并且被用作高输出电子器件或短波长发光器件。其中，对于高输出电子器件，开发了与场效应晶体管(FET)、更特别地与高电子迁移率晶体管(HEMT)相关的技术(参见例如日本公开特许公报第2002-359256号)。使用这样的氮化物半导体的HEMT用于高输出/高效率放大器和大功率开关器件。
顺便提及，高输出/高功效放大器和开关装置需要具有常断特性。常断状态在进行安全操作方面是重要的。然而，在使用GaN的HEMT时，在由于GaN中压电极化和自发极化的效应而在电子传输层中产生的2DEG(二维电子气)中，电子密度高，因此难以实现常断状态。为了在使用GaN的HEMT中实现常断状态，考虑了各种方法。
这些方法之一是在栅电极的正下方形成p-GaN层的方法。具体地，如图1所示，在衬底911例如SiC上形成缓冲层912、电子传输层913以及电子供给层914。在电子供给层914上且在栅电极921的正下方形成p-GaN层915。缓冲层912由AlN形成，电子传输层913由i-GaN形成，电子供给层914由i-AlGaN或n-AlGaN形成。在电子供给层914上形成源电极922和漏电极923。
在具有这样的结构的HEMT中，在电子传输层913中，在电子供给层914与电子传输层913之间的界面附近形成2DEG 13a。然而，在栅电极921的正下方的区域913b中，2DEG 913a的电子消失。也就是说，通过在形成栅电极921的区域的正下方形成p-GaN层915，导电带被提升。因此，仅在栅电极921的正下方的区域913b中，2DEG 913a中的电子消失。因此，在阻止导通电阻增加的同时，能够实现常断状态。
非专利文件1：S.Nakamur等人，Jpn.J.Appl.Phys.，31(1992)，1258页。
通过图2A和图2B所示的程序制造具有图1所示的结构的HEMT。
首先，如图2A所示，在衬底911例如SiC上形成缓冲层912、电子传输层913、电子供给层914以及p-GaN膜915a。
接下来，如图2B所示，在p-GaN膜915a的表面上，在待形成栅电极921的区域中形成光刻胶图案931，并进行干蚀刻。
接下来，如图2C中所示，进行干蚀刻以移除在未形成光刻胶图案931的区域中的p-GaN膜915a，然后移除光刻胶图案931。因此，在电子供给层914上，在待形成栅电极921的区域中形成p-GaN层915。通过形成p-GaN层915，可以在电子传输层913中在电子传输层913与电子供给层14之间的界面附近形成2DEG 913a，该2DEG 913a具有在p-GaN层915的正下方的其中电子消失的区域913b。
接下来，如图3所示，在p-GaN层915上形成栅电极921，并且在电子供给层914上形成源电极922和漏电极923。
在本制造过程中，如图2B所示，通过干蚀刻很难将只在未形成光刻胶图案931的区域中的p-GaN膜915a完全移除。具体地，如图4A中所示，存在有下述情况：在除了栅电极921的正下方的区域之外的区域中残余有薄的p-GaN膜915b。此外，如图4B所示，存在有下述情况：通过蚀刻移除了电子供给层914的在除了栅电极921的正下方的区域之外的区域中的部分。如图4A所示，在除了栅电极921的正下方的区域之外的区域中残余有薄的p-GaN膜915b的情况下，由于残余的薄的p-GaN膜915b，所以2DEG 913a中的电子密度降低，因此导通电阻增加。此外，如图4B所示，移除了电子供给层914的在除了栅电极921的正下方的区域之外的区域中的部分，电子供给层914的厚度减小，并且2DEG 913a中的电子密度降低，因此导通电阻增加。
因此，在使用GaN的HEMT中，在p-GaN层915形成在栅电极921的正下方的情况下，难以在不增加导通电阻的情况下实现常断状态。
发明内容
因此，本发明的一个方面的一个目的是提供一种半导体器件以及制造该半导体器件的方法，通过其在使用氮化物半导体例如GaN作为半导体材料的半导体器件中在不增加导通电阻的情况下实现了常断状态。
根据本实施方案的一个方面，半导体器件包括：形成在衬底上的第一半导体层、形成在第一半导体层上的第二半导体层、形成在第二半导体层上的第三半导体层、形成在第三半导体层上的栅电极以及形成在第二半导体层上的源电极和漏电极，其中第三半导体层由掺杂有p型杂质元素的半导体材料形成，并且在第三半导体层中，在栅电极的正下方形成有p型区域，并且在除了p型区域之外的区域中形成有具有比p型区域高的电阻的高电阻区域。
附图说明
图1示出使用GaN的常规HEMT；
图2A至图2C示出使用GaN的常规HEMT的制造方法的过程(部分1)；
图3示出使用GaN的常规HEMT的制造方法的过程(部分2)；
图4A和图4B描述使用GaN的常规HEMT；
图5示出根据第一实施方案的半导体器件；
图6A至图6C示出根据第一实施方案的半导体器件的制造方法的过程(部分1)；
图7A至图7C示出根据第一实施方案的半导体器件的制造方法的过程(部分2)；
图8A至图8C示出根据第一实施方案的半导体器件的制造方法的过程(部分3)；
图9示出根据第二实施方案的半导体器件；
图10A至图10C示出根据第二实施方案的半导体器件的制造方法的过程；
图11A至图11C示出根据第三实施方案的半导体器件的制造方法的过程(部分1)；
图12A至图12C示出根据第三实施方案的半导体器件的制造方法的过程(部分2)；
图13示出根据第三实施方案的半导体器件的制造方法的过程(部分3)；
图14示出根据第四实施方案的半导体器件的制造方法的过程；
图15A至图15C示出根据第四实施方案的半导体器件的制造方法的过程(部分1)；
图16A至图16C示出根据第四实施方案的半导体器件的制造方法的过程(部分2)；
图17A至图17C示出根据第四实施方案的半导体器件的制造方法的过程(部分3)；
图18示出根据第四实施方案的半导体器件的制造方法的过程(部分4)；
图19示出根据第五实施方案的分立封装的半导体器件；
图20示出根据第五实施方案的电源装置；
图21示出根据第五实施方案的高频放大器。
具体实施方式
将参考附图来说明本发明的优选实施方案。用相同的附图标记表示相同的要素并且省略重复的描述。
第一实施方案——半导体器件
参考图5给出了对根据本实施方案的半导体器件的描述。在根据本实施方案的半导体器件中，在衬底11上形成有作为氮化物半导体层的缓冲层12、电子传输层13以及电子供给层14。在电子供给层14上形成有掺杂Mg的GaN层15，该掺杂Mg的GaN层15是掺杂有p型杂质材料的氮化物半导体层。在掺杂Mg的GaN层15上形成有栅电极21，并且在电子供给层14上形成有源电极22和漏电极23。此外，在掺杂Mg的GaN层15上形成有源电极22、漏电极23以及由SiN形成的钝化膜16。在根据本实施方案的半导体器件中，从衬底11的表面至缓冲层12、电子传输层13、电子供给层14以及掺杂Mg的GaN层15形成用于隔离各个元件的元件隔离区域32。
在掺杂Mg的GaN层15中，形成有高电阻区域15b和作为p型区域的p-GaN区域15a，并且p-GaN区域15a形成在栅电极21的正下方。在掺杂Mg的GaN层15中，如下所述，在p-GaN区域15a中氢密度降低。相应地，掺杂Mg的GaN层15通过掺杂的Mg而活化为p型。然而，在高电阻区域15b中，氢密度高并且Mg与H结合，因此电阻高。因而，在电子传输层13中，在电子传输层13与电子供给层14之间的界面附近形成有2DEG 13a。然而，可以使得电子仅在p-GaN区域15a的正下方消失，而不降低在高电阻区域15b的正下方的电子密度。也就是说，可以形成下述2DEG 13a：其中使得电子仅在栅电极21的正下方消失而不降低在未形成栅电极21的区域的正下方的电子密度。相应地，在根据本实施方案的半导体器件中，在不增加导通电阻的情况下实现了常断状态。
在本实施方案中，在p-GaN区域15a的正下方的区域包括电子供给层14及以下的区域，在栅电极21的正下方的区域包括p-GaN区域15a和电子供给层14及以下的区域。
因此，如上所述，在根据本实施方案的半导体器件中，在掺杂Mg的GaN层15中，高电阻区域15b中的氢密度高于p-GaN区域15a中的氢密度，并且高电阻区域15b中的电阻高于p-GaN区域15a中的电阻。
第一实施方案——半导体器件的制造方法
参考图6A至图8C给出了对根据第一实施方案的半导体器件的制造方法的描述。
首先，如图6A所示，利用MOVPE(金属有机气相外延)方法通过外延生长在衬底11上形成包括缓冲层12、电子传输层13、电子供给层14以及掺杂Mg的GaN层15的氮化物半导体层。在本实施方案中，缓冲层12由AlN形成，电子传输层13由GaN形成，电子供给层14由AlGaN形成。
当通过MOVPE形成氮化物半导体层时，TMA(三甲基铝)用作Al的原料气，TMG(三甲基镓)用作Ga的原料气，NH3(氨)用作N的原料气。此外，Cp2Mg(环戊二烯基镁)用作Mg的原料气。上述原料气通过使用氢气(H2)作为载气而被供给至MOVPE设备的反应炉。
在形成氮化物半导体层时供给的氨气以100sccm至10000sccm的流量来供给，在形成氮化物半导体层时的生长压力为50托至300托，并且生长温度为1000℃至1200℃。可以通过MBE(分子束外延)代替MOVPE来形成氮化物半导体层。
例如，可以使用蓝宝石衬底、Si衬底和SiC衬底作为衬底11。在本实施方案中，SiC衬底用作衬底11。缓冲层12由厚度为0.1μm的AlN形成。电子传输层13由厚度为2μm的GaN形成。
电子供给层14由厚度为20nm的AlGaN形成，AlGaN表示为AlXGa1-XN，其中X为0.1至0.3。电子供给层14可以是i-AlGaN或n-AlGaN。当形成n-AlGaN时，Si作为杂质元素被掺杂，使得Si的浓度为1×1018cm-3至1×1020cm-3，例如为1×1019cm-3。Si的原料气为例如SiH4。
掺杂Mg的GaN层15的厚度为5nm至150nm，掺杂Mg的GaN层15由用Mg作为杂质元素掺杂，使得杂质元素的浓度为5×1018cm-3至5×1020cm-3的GaN形成。在本实施方案中，掺杂Mg的GaN层15的厚度为50nm，并且利用Mg作为杂质元素进行掺杂，使得杂质元素的浓度为1×1019cm-3。
在通过MOVPE形成氮化物半导体层之后，在氮气氛中以例如400℃至1000℃的温度进行加热处理。相应地，掺杂Mg的GaN层15被活化。通过如上所述在氮气氛中进行加热处理，排出了包含在掺杂Mg的GaN层15中的氢成分且活化了掺杂Mg的GaN层15，以使得掺杂Mg的GaN层15变成p型。
接下来，如图6B所示，在掺杂Mg的GaN层15的表面上，在待形成栅电极21的区域中形成介电掩模31。具体地，在掺杂Mg的GaN层15的表面上形成介电膜例如SiN或SiO2，在介电膜上施用光刻胶，并且用曝光设备进行曝光和显影，从而在待形成栅电极21的区域中形成光刻胶图案(未示出)。随后，通过使用氟进行湿蚀刻来移除在未形成光刻胶图案的区域中的介电膜，由此形成由SiN或SiO2形成的介电掩模31。随后，用有机溶剂移除光刻胶图案。
接下来，如图6C所示，在H2或NH3气氛中以大于或等于400℃的温度进行加热处理。因此，在未形成介电掩模31而使得掺杂Mg的GaN层15露出的区域中，H2或NH3中的H进入掺杂Mg的GaN层15并扩散。如上所述，在掺杂Mg的GaN层15中，H在未形成介电掩模31的区域中扩散，并且扩散的H(氢)与Mg结合而成为Mg-H，因此Mg不能作为受体，从而电阻增加。因此，在掺杂Mg的GaN层15中，形成了介电掩模31和在未形成介电掩模31处的具有高电阻的高电阻区域15b，而且还形成了在H未进入处的保持活化状态的p-GaN区域15a。
如上所述，通过在掺杂Mg的GaN层15中形成高电阻区域15b，可以在不降低在高电阻区域15b的正下方的电子密度的情况下，在电子传输层13中在电子传输层13与电子供给层14之间的界面附近形成2DEG13a。在如上所述形成的2DEG 13a中，电子在掺杂Mg的GaN层15的p-GaN区域15a的正下方消失。
接下来，如图7A所示，在移除介电掩模31之后，形成元件隔离区域32。具体地，在移除介电掩模31之后，将光刻胶施用于掺杂Mg的GaN层15的表面，并且用曝光设备进行曝光和显影，从而形成在待形成元件隔离区域32的区域中具有开口的光刻胶图案(未示出)。随后，通过在未形成光刻胶图案的区域中的氮化物半导体层中离子注入Ar，可以在氮化物半导体层和衬底11的表面上形成元件隔离区域32。随后，用有机溶剂移除光刻胶图案。
接下来，如图7B所示，从待形成源电极22和漏电极23的区域移除掺杂Mg的GaN层15，使得形成开口33和开口34。具体地，在掺杂Mg的GaN层15的表面上施用光刻胶，并且用曝光设备进行曝光和显影，从而在待形成开口33和开口34的区域中形成具有开口的光刻胶图案(未示出)。随后，通过进行干蚀刻例如RIE(反应性离子蚀刻)，从未形成光刻胶图案的区域中移除掺杂Mg的GaN层15，使得形成开口33和开口34。此时，可以通过使用含氯的气体例如Cl2作为蚀刻气体进行干蚀刻以完全移除在未形成光刻胶图案的区域中的掺杂Mg的GaN层15。此外，还可以移除电子供给层14的表面的一部分。随后，用有机溶剂移除光刻胶图案。
接下来，如图7C所示，在开口33和开口34中形成源电极22和漏电极23。具体地，在具有开口33和开口34的掺杂Mg的GaN层15上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成源电极22和漏电极23的区域中具有开口的光刻胶图案(未示出)。通过使光刻胶图案的开口的位置与开口33和开口34匹配来形成光刻胶图案。随后，通过真空沉积，由Ti/Al形成层叠金属膜，然后通过在有机溶剂中浸渍层叠金属膜，通过剥离将形成在光刻胶图案上的金属膜连同光刻胶图案一起移除。相应地，形成源电极22和漏电极23，其中层叠有Ti/Al。在由Ti/Al形成的层叠金属层中，Ti的厚度为约20nm，Al的厚度为约200nm。随后，例如，在氮气氛中以约550℃的温度进行加热处理，并且通过欧姆接触使得源电极22和漏电极23与电子供给层14接触。
接下来，如图8A所示，在掺杂Mg的GaN层15上形成钝化膜16。通过用CVD(化学气相沉积)形成厚度为200nm的SiN来形成钝化膜16。
接下来，如图8B所示，将钝化膜16从形成栅电极21的区域移除，并且形成开口35。开口35形成在待形成栅电极21的区域中。具体地，在钝化膜16的表面上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成开口35的区域中具有开口的光刻胶图案(未示出)。随后，通过进行干蚀刻例如RIE，或通过用缓冲的氟化氢进行湿蚀刻，移除在未形成光刻胶图案的区域中的钝化膜16，使得形成开口35。随后，用有机溶剂移除光刻胶图案。开口35优选地形成为与p-GaN区域15a基本匹配，但是可以比p-GaN区域15a更大或更小。
接下来，如图8C中所示，形成栅电极21。具体地，在其中形成开口35的钝化膜16的表面上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成栅电极21的区域中具有开口的光刻胶图案(未示出)。通过使光刻胶图案的开口的位置与开口35即p-GaN区域15a匹配来形成光刻胶图案。随后，通过真空沉积由Ni/Au形成层叠金属膜，然后通过在有机溶剂中浸渍层叠金属膜，通过剥离将形成在光刻胶图案上的金属膜连同光刻胶图案一起移除。相应地，利用由Ni/Au制成的层叠金属膜形成栅电极21。栅电极21形成在掺杂Mg的GaN层15中的p-GaN区域15a上。由Ni/Au制成的层叠金属膜形成为使得Ni的厚度为约30nm，Au的厚度为约400nm。
如上所述，制造了根据本实施方案的半导体器件。在根据本实施方案的半导体器件中，在掺杂Mg的GaN层15中，形成p-GaN区域15a和高电阻区域15b。在掺杂Mg的GaN层15中，高电阻区域15b未被活化并且是高电阻的，因此在高电阻区域15b的正下方2DEG 13a中的电子密度未降低。此外，在掺杂Mg的GaN层15中，在栅电极21的正下方的p-GaN区域15a被活化成p型，因此在p-GaN区域15a的正下方，2DEG13a的电子消失。也就是说，在本实施方案中，在栅电极21的正下方，2DEG 13a的电子消失。相应地，在根据本实施方案的半导体器件中，在不增加导通电阻的情况下实现了常断状态。
在根据本实施方案的半导体器件的掺杂Mg的GaN层15中，在高电阻区域15b中，包含在膜中的H和Mg结合在一起，从而电阻增加，而在p-GaN区域15a中，包含在膜中的H被排出以使得膜成为p型。相应地，高电阻区域15b中的氢密度比p-GaN区域15a中的氢密度更高，并且高电阻区域15b中的电阻比p-GaN区域15a中的电阻更高。
第二实施方案——半导体器件
接下来，参考图9给出对根据第二实施方案的半导体器件的描述。在根据本实施方案的半导体器件中，在衬底11上形成有作为氮化物半导体层的缓冲层12、电子传输层13以及电子供给层14。在电子供给层14上形成有掺杂Mg的GaN层15，该掺杂Mg的GaN层15为掺杂有p型杂质材料的氮化物半导体层。在电子供给层14上形成有源电极22和漏电极23，并且在掺杂Mg的GaN层15、源电极22及漏电极23上形成有由SiN形成的钝化膜16。在钝化膜16中，在待形成栅电极21的区域中形成有开口。在钝化膜16上和在开口处的掺杂Mg的GaN层15上，设置待成为栅极绝缘膜的绝缘膜117。在掺杂Mg的GaN层15的p-GaN区域15a上经由绝缘膜117形成栅电极21。也就是说，在掺杂Mg的GaN层15中，形成有p-GaN区域15a和变成p型区域的高电阻区域15b，并且在栅电极21的正下方经由绝缘膜117形成有p-GaN区域15a。在根据本实施方案的半导体器件中，从衬底11的表面至缓冲层12、电子传输层13、电子供给层14以及掺杂Mg的GaN层15形成有用于隔离元件的元件隔离区域32。
在掺杂Mg的GaN层15中，如下所述，在p-GaN区域15a中氢密度降低。相应地，p-GaN区域15a由于掺杂的Mg而被活化为p型。然而，在高电阻区域15b中，氢密度高并且Mg与H结合，因此高电阻区域15b变成高电阻的。相应地，在电子传输层13中，在电子传输层13与电子供给层14之间的界面附近形成有2DEG 13a。然而，使得电子仅在p-GaN区域15a的正下方消失，而不降低高电阻区域15b的正下方的电子密度。也就是说，可以形成下述2DEG 13a：其中，使得电子仅在栅电极21的正下方消失，而不降低在未形成栅电极21的区域的正下方的电子密度。因此，在根据本实施方案的半导体器件中，在不增加导通电阻的情况下实现了常断状态。
相应地，在根据本实施方案的本实施方案中，可以通过形成绝缘膜117来抑制栅电极漏电流，并且在栅电极21中沿着正向方向的耐压增加。因此，可以在导通操作期间增加施加到栅电极21的电压，以使得更大量的漏极电流流动。如上所述，在根据本实施方案的半导体器件中，在掺杂Mg的GaN层15中，在高电阻区域15b中的氢密度比在p-GaN区域15a中的氢密度更高，并且在高电阻区域15b中的电阻比在p-GaN区域15a中的电阻更高。
第二实施方案——半导体器件的制造方法
接下来，参考图10A至图10C给出了对根据本实施方案的半导体器件的制造方法的描述。根据本实施方案的半导体器件的制造方法与根据第一实施方案的半导体器件的制造方法在图6A至图8B中所示的过程一致。图10A的过程对应于图8B的过程。
在图10B中，在钝化膜16上形成作为栅极绝缘膜的绝缘膜117并且掺杂Mg的GaN层15在开口35处露出。通过例如ALD(原子层沉积)形成绝缘膜117。在本实施方案中，由厚度为30nm的氧化铝形成绝缘膜117。
接下来，如图10C中所示，形成栅电极21。具体地，在绝缘膜117的表面上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成栅电极21的区域中具有开口的光刻胶图案(未示出)。形成光刻胶图案以使得p-GaN区域15a的位置经由绝缘膜117而在光刻胶图案的开口下方。随后，通过真空沉积，由Ni/Au形成层叠金属膜，然后通过在有机溶剂中浸渍层叠金属膜，通过剥离将在光刻胶图案上形成的金属膜连同光刻胶图案一起移除。相应地，由Ni/Au层叠金属膜形成栅电极21。如上所述，栅电极21经由绝缘膜117形成在掺杂Mg的GaN层15中已经形成介电掩模31的p-GaN区域15a上。Ni/Au层叠金属膜形成为使得Ni的厚度为约30nm，Au的厚度为约400nm。
如上所述，制造根据本实施方案的半导体器件。在根据本实施方案的半导体器件中，形成了成为栅极绝缘膜的绝缘膜117，因此减小了栅极漏电流。
除了上面的内容之外的内容与第一实施方案的那些内容相同。
第三实施方案
接下来，给出对第三实施方案的描述。本实施方案与制造根据第一实施方案的半导体器件的方法有关，本实施方案不同于第一实施方案的制造方法。
参考图11A至图13给出了对根据第三实施方案的半导体器件的制造方法的描述。
首先，如图11A所示，利用MOVPE(金属有机气相外延)方法通过外延生长在衬底11上形成包括缓冲层12、电子传输层13、电子供给层14以及掺杂Mg的GaN层15的氮化物半导体层。在本实施方案中，缓冲层12由AlN形成，电子传输层13由GaN形成，电子供给层14由AlGaN形成。
当通过MOVPE形成氮化物半导体层时，TMA(三甲基铝)用作Al的原料气，TMG(三甲基镓)用作Ga的原料气，NH3(氨)用作N的原料气。此外，Cp2Mg(环戊二烯基镁)用作Mg的原料气。上述原料气通过使用氢气(H2)作为载气被供给至MOVPE设备的反应炉。
当形成氮化物半导体层时供给的氨气以100sccm至10000sccm的流量供给，当形成氮化物半导体层时的生长压力为50托至300托，并且生长温度为1000℃至1200℃。可以通过MBE(分子束外延)代替MOVPE来形成氮化物半导体层。
例如，可以使用蓝宝石衬底、Si衬底和SiC衬底作为衬底11。在本实施方案中，SiC衬底用作衬底11。缓冲层12由厚度为0.1μm的AlN形成。电子传输层13由厚度为2μm的GaN形成。
电子供给层14由厚度为20nm的AlGaN形成，AlGaN表示为AlXGa1-XN，其中X为0.1至0.3。电子供给层14可以是i-AlGaN或n-AlGaN。当形成n-AlGaN时，Si作为杂质元素被掺杂，使得Si的浓度为1×1018cm-3至1×1020cm-3，例如1×1019cm-3。Si的原料气是例如SiH4。
掺杂Mg的GaN层15的厚度为5nm至150nm，掺杂Mg的GaN层15由用Mg作为杂质元素掺杂，使得杂质元素的浓度为5×1018cm-3至5×1020cm-3的GaN形成。在本实施方案中，掺杂Mg的GaN层15的厚度为50nm，并且用Mg作为杂质元素进行掺杂，使得杂质元素的浓度为1×1019cm-3。
在通过MOVPE形成氮化物半导体层之后，在氮气氛中用例如400℃至1000℃的温度进行加热处理。相应地，活化了掺杂Mg的GaN层15。通过如上所述在氮气氛中进行加热处理，排出了包含在掺杂Mg的GaN层15中的氢成分并且活化了掺杂Mg的GaN层15，使得掺杂Mg的GaN层15成为p型。
接下来，如图11B所示，形成元件隔离区域32。具体地，将光刻胶施用于掺杂Mg的GaN层15的表面，并且用曝光设备进行曝光和显影，从而形成在待形成元件隔离区域32的区域中具有开口的光刻胶图案(未示出)。随后，通过在未形成光刻胶图案的区域中的氮化物半导体层中离子注入Ar，可以在氮化物半导体层和衬底11的表面上形成元件隔离区域32。随后，用有机溶剂移除光刻胶图案。
接下来，如图11C所示，从待形成源电极22和漏电极23的区域移除掺杂Mg的GaN层15，以使得开口33和开口34形成。具体地，在掺杂Mg的GaN层15的表面上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成开口33和开口34的区域中具有开口的光刻胶图案(未示出)。随后，通过进行干蚀刻例如RIE，从未形成光刻胶图案的区域中移除掺杂Mg的GaN层15，以使得形成开口33和开口34。此时，可以通过使用含氯的气体例如Cl2作为蚀刻气体进行干蚀刻以完全移除在未形成光刻胶图案的区域中的掺杂Mg的GaN层15。此外，还可以移除电子供给层14的表面的一部分。随后，用有机溶剂移除光刻胶图案。
接下来，如图12A所示，在开口33和开口34中形成源电极22和漏电极23。具体地，在具有开口33和开口34的掺杂Mg的GaN层15上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在将待形成源电极22和漏电极23的区域中具有开口的光刻胶图案(未示出)。通过使光刻胶图案的开口的位置与开口33和开口34匹配来形成光刻胶图案。随后，通过真空沉积由Ti/Al形成层叠金属膜，然后通过在有机溶剂中浸渍层叠金属膜，通过剥离将形成在光刻胶图案上的金属膜连同光刻胶图案一起移除。相应地，形成源电极22和漏电极23，其中层叠有Ti/Al。在由Ti/Al形成的层叠金属层中，Ti的厚度为约20nm，Al的厚度为约200nm。随后，例如，在氮气氛中以约550℃的温度进行加热处理，并且通过欧姆接触使得源电极22和漏电极23与电子供给层14接触。
接下来，如图12B所示，形成栅电极21。具体地，在掺杂Mg的GaN层15的表面上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成栅电极21的区域中具有开口的光刻胶图案(未示出)。随后，通过真空沉积，由Ni/Au形成层叠金属膜，然后通过在有机溶剂中浸渍层叠金属膜，通过剥离将形成在光刻胶图案上的金属膜连同光刻胶图案一起移除。相应地，用由Ni/Au制成的层叠金属膜形成栅电极21。由Ni/Au制成的层叠金属膜形成为使得Ni的厚度为约30nm，Au的厚度为约400nm。
接下来，如图12C所示，在H2或NH3气氛中以大于或等于400℃的温度进行加热处理。相应地，在未形成栅电极21以使得掺杂Mg的GaN层15露出的区域中，H2或NH3中的H进入掺杂Mg的GaN层15并扩散。如上所述，在掺杂Mg的GaN层15中，H在未形成栅电极21的区域中扩散，并且扩散的H(氢)与Mg结合而成为Mg-H，因此Mg不能作为受体，从而电阻增加。因此，在掺杂Mg的GaN层15中，形成了在未形成栅电极21处的具有高电阻的高电阻区域15b和栅电极21，并且还形成了在H未进入处保持活化状态的p-GaN区域15a。
如上所述，通过在掺杂Mg的GaN层15中形成高电阻区域15b，可以在不降低在高电阻区域15b的正下方的电子密度的情况下在电子传输层13中在靠近电子传输层13与电子供给层14之间的界面附近形成2DEG13a。在如上所述形成的2DEG 13a中，电子在掺杂Mg的GaN层15的p-GaN区域15a的正下方消失。
接下来，如图13所示，在掺杂Mg的GaN层15上形成钝化膜16。通过利用CVD形成厚度为200nm的SiN来形成钝化膜16。
除了上面的内容之外的内容与第一实施方案的那些内容相同。
第四实施方案——半导体器件
接下来，给出了对根据第四实施方案的半导体器件的描述。如图14中所示，在根据本实施方案的半导体器件中，在电子供给层14上形成有掺杂Mg的GaN层215。在掺杂Mg的GaN层215中，形成有作为p型区域的p-GaN区域215a和高电阻区域215b，并且p-GaN区域215a形成在栅电极21的正下方。在掺杂Mg的GaN层215中，如下所述，在p-GaN区域215a中氢密度降低。相应地，掺杂Mg的GaN层15通过掺杂的Mg而被活化为p型。然而，在高电阻区域215b中，氢密度高并且Mg与H结合，因此电阻高。
因此，在电子传输层13中，在电子传输层13与电子供给层14之间的界面附近形成有2DEG 13a。然而，可以使得电子仅在p-GaN区域215a的正下方消失，而不降低在高电阻区域215b的正下方的电子密度。也就是说，可以形成下述2DEG 13a：其中使得电子仅在栅电极21的正下方的消失，而不降低在未形成栅电极21的区域的正下方的电子密度。相应地，在根据本实施方案的半导体器件中，在不增加导通电阻的情况下实现了常断状态。在根据本实施方案的半导体器件中，从衬底11的表面经过缓冲层12、电子传输层13、电子供给层14以及掺杂Mg的GaN层215形成有用于隔离各个元件的元件隔离区域32。
在本实施方案中，在掺杂Mg的GaN层215中，高电阻区域215b比p-GaN区域215a更薄。通过使高电阻区域215b变薄，可以减少用于使高电阻区域215b的电阻增加的时间，并且可以阻止氢在p-GaN区域215a中扩散。因此，以高的成品率制造半导体器件。如上所述，在根据本实施方案的半导体器件中，在掺杂Mg的GaN层215中，在高电阻区域215b中的氢密度比在p-GaN区域215a中的氢密度更高，并且在高电阻区域215b中的电阻比在p-GaN区域215a中的电阻更高。
第四实施方案——半导体器件的制造方法
接下来，参考图15A至图18给出了对根据第四实施方案的半导体器件的制造方法的描述。
首先，如图15A所示，利用MOVPE(金属有机气相外延)方法通过外延生长在衬底11上形成包括缓冲层12、电子传输层13、电子供给层14以及掺杂Mg的GaN层215的氮化物半导体层。在本实施方案中，缓冲层12由AlN形成，电子传输层13由GaN形成，电子供给层14由AlGaN形成。
当通过MOVPE形成氮化物半导体层时，TMA(三甲基铝)用作Al的原料气，TMG(三甲基镓)用作Ga的原料气，NH3(氨)用作N的原料气。此外，Cp2Mg(环戊二烯基镁)用作Mg的原料气。上述原料气通过使用氢气(H2)作为载气被供给至MOVPE设备的反应炉。
当形成氮化物半导体层时供给的氨气以100sccm至10000sccm的流量供给，形成氮化物半导体层时的生长压力为50托至300托，并且生长温度为1000℃至1200℃。可以通过MBE(分子束外延)代替MOVPE来形成氮化物半导体层。
例如，可以使用蓝宝石衬底、Si衬底和SiC衬底作为衬底11。在本实施方案中，SiC衬底用作衬底11。缓冲层12由厚度为0.1μm的AlN形成。电子传输层13由厚度为2μm的GaN形成。
电子供给层14由厚度为20nm的AlGaN形成，AlGaN表示为AlXGa1-XN，其中X为0.1至0.3。电子供给层14可以是i-AlGaN或n-AlGaN。当形成n-AlGaN时，Si作为杂质元素被掺杂，使得Si的浓度为1×1018cm-3至1×1020cm-3，例如1×1019cm-3。Si的原料气是例如SiH4。
掺杂Mg的GaN层215的厚度为5nm至150nm，掺杂Mg的GaN层15由用Mg作为杂质元素掺杂，使得杂质元素的浓度为5×1018cm-3至5×1020cm-3的GaN形成。在本实施方案中，掺杂Mg的GaN层215的厚度为50nm，并且用Mg作为杂质元素进行掺杂，使得杂质元素的浓度为1×1019cm-3。
在通过MOVPE形成氮化物半导体层之后，在氮气氛中以例如400℃至1000℃的温度进行加热处理。相应地，活化了掺杂Mg的GaN层215。通过如上所述在氮气氛中进行加热处理，排出了包含在掺杂Mg的GaN层215中的氢成分并且活化了掺杂Mg的GaN层215，使得掺杂Mg的GaN层215成为p型。
接下来，如图15B所示，形成元件隔离区域32。具体地，将光刻胶施用于掺杂Mg的GaN层215的表面，并且用曝光设备进行曝光和显影，从而形成在待形成元件隔离区域32的区域中具有开口的光刻胶图案(未示出)。随后，通过在未形成光刻胶图案的区域中的氮化物半导体层中离子注入Ar，可以在氮化物半导体层和衬底11的表面上形成元件隔离区域32。随后，利用有机溶剂移除光刻胶图案。
接下来，如图15C所示，在掺杂Mg的GaN层215的表面上，在将待形成栅电极21的区域中形成介电掩模31。具体地，在掺杂Mg的GaN层215的表面上形成介电膜例如SiN或SiO2，在介电膜上施用光刻胶，并且用曝光设备进行曝光和显影，由此在待形成栅电极21的区域中形成光刻胶图案(未示出)。随后，通过使用氟进行湿蚀刻来移除在未形成光刻胶图案的区域中的介电膜，从而形成由SiN或SiO2形成的介电掩模31。随后，用有机溶剂移除光刻胶图案。
接下来，如图16A所示，通过进行干蚀刻例如RIE，将掺杂Mg的GaN层215的在未形成介电掩模31的区域中的部分移除，使得在该区域中掺杂Mg的GaN层215的厚度减小。此时，蚀刻在未形成介电掩模31的区域中的掺杂Mg的GaN层215以使得其厚度为在形成介电掩模31的区域中的掺杂Mg的GaN层215的厚度的约一半。
接下来，如图16B所示，在H2或NH3气氛中以大于或等于400℃的温度进行加热处理。因此，在未形成介电掩模31以使得掺杂Mg的GaN层215露出的区域中，H2或NH3中的H进入掺杂Mg的GaN层215并扩散。如上所述，在掺杂Mg的GaN层215中，H在未形成介电掩模31的区域中扩散，并且扩散的H(氢)与Mg结合而成为Mg-H，因此Mg不能作为受体，从而电阻增加。因此，在掺杂Mg的GaN层215中，形成了在未形成介电掩模31处的具有高电阻的高电阻区域215b和介电掩模31，并且还形成了在H未进入处保持活化状态的p-GaN区域215a。
如上所述，通过在掺杂Mg的GaN层215中形成高电阻区域215b，可以在不降低在高电阻区域215b的正下方的电子密度的情况下在电子传输层13中在电子传输层13与电子供给层14之间的界面附近形成2DEG13a。在如上所述形成的2DEG 13a中，电子在掺杂Mg的GaN层215的p-GaN区域215a的正下方消失。
接下来，如图16C所示，在移除介电掩模31之后，移除在形成有源电极22和漏电极23的区域中的掺杂Mg的GaN层215，使得形成开口33和开口34。具体地，在掺杂Mg的GaN层215的表面上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成开口33和开口34的区域中具有开口的光刻胶图案(未示出)。随后，通过进行干蚀刻例如RIE，从未形成光刻胶图案的区域中移除掺杂Mg的GaN层215，使得形成开口33和开口34。此时，可以通过使用含氯的气体例如Cl2作为蚀刻气体进行干蚀刻以完全移除在未形成光刻胶图案的区域中的掺杂Mg的GaN层215。此外，还可以移除电子供给层14的表面的一部分。随后，用有机溶剂移除光刻胶图案。
接下来，如图17A所示，在开口33和开口34中形成源电极22和漏电极23。具体地，在具有开口33和开口34的掺杂Mg的GaN层215上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成源电极22和漏电极23的区域中具有开口的光刻胶图案(未示出)。通过使光刻胶图案的开口的位置与开口33和开口34匹配来形成光刻胶图案。随后，通过真空沉积由Ti/Al形成层叠金属膜，然后通过在有机溶剂中浸渍层叠金属膜，通过剥离将形成在光刻胶图案上的金属膜连同光刻胶图案一起移除。因此，形成了源电极22和漏电极23，其中层叠有Ti/Al。在由Ti/Al形成的层叠金属层中，Ti的厚度为约20nm，Al的厚度为约200nm。随后，例如，在氮气氛中以约550℃的温度进行加热处理，并且通过欧姆接触使得源电极22和漏电极23与电子供给层14接触。
接下来，如图17B所示，在掺杂Mg的GaN层215上形成钝化膜16。通过利用CVD形成厚度为200nm的SiN来形成钝化膜16。
接下来，如图17C所示，将钝化膜16从形成栅电极21的区域移除，并且形成开口35。开口35形成在待形成栅电极21的区域中。具体地，在钝化膜16的表面上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成开口35的区域中具有开口的光刻胶图案(未示出)。随后，通过进行干蚀刻例如RIE，或通过用缓冲的氟化氢进行湿蚀刻，移除在未形成光刻胶图案的区域中的钝化膜16，使得形成开口35。随后，用有机溶剂移除光刻胶图案。开口35优选地形成为与p-GaN区域215a基本匹配，但是可以比p-GaN区域215a更大或更小。
接下来，如图18所示，形成栅电极21。具体地，在其中形成开口35的钝化膜16的表面上施用光刻胶，并且用曝光设备进行曝光和显影，从而形成在待形成栅电极21的区域中具有开口的光刻胶图案(未示出)。通过使光刻胶图案的开口的位置与开口35匹配来形成光刻胶图案。随后，通过真空沉积由Ni/Au形成层叠金属膜，然后通过在有机溶剂中浸渍层叠金属膜，通过剥离将形成在光刻胶图案上的金属膜连同光刻胶图案一起移除。因此，用由Ni/Au制成的层叠金属膜形成栅电极21。栅电极21形成在掺杂Mg的GaN层215中的p-GaN区域215a上。由Ni/Au制成的层叠金属膜形成为使得Ni的厚度为约30nm，Au的厚度为约400nm。
如上所述，制造了根据本实施方案的半导体器件。在根据本实施方案的半导体器件中，在掺杂Mg的GaN层215中，高电阻区域215b比p-GaN区域215a更薄，并且氢在高电阻区域215b中扩散。相应地，氢几乎不扩散至p-GaN区域215a中，因此可以以高成品率获得高度一致的半导体器件。
第五实施方案
接下来，给出了第五实施方案的描述。本实施方案与半导体器件、电源装置以及高频放大器有关。
通过将半导体器件分立封装来形成根据本实施方案的半导体器件。参考图19描述分立封装的半导体器件。图19示意性地示出分立封装的半导体器件的内部，其中，电极的布置不同于第一实施方案至第四实施方案的电极的布置。
首先，通过划片对根据第一实施方案至第四实施方案制造的半导体器件进行切割，并且形成作为由GaN系统材料制成的HEMT的半导体芯片410。通过管芯粘合剂(diatouch agent)430例如钎料将半导体芯片410固定在引线框420上。半导体芯片410对应于根据第一实施方案至第四实施方案的半导体器件。
接下来，栅电极411通过接合线431连接到栅极引线421，源电极412通过接合线432连接到源极引线422，漏电极413通过接合线433连接到漏极引线423。接合线431、接合线432和接合线433由金属材料例如Al形成。此外，在本实施方案中，栅电极411是连接到根据第一实施方案至第四实施方案的半导体器件的栅电极21的栅电极焊垫。此外，源电极412是连接到根据第一实施方案至第四实施方案的半导体器件的源电极22的源电极焊垫。此外，漏电极413是连接到根据第一实施方案至第四实施方案的半导体器件的漏电极23的漏电极焊垫。
接下来，通过传递模制法借助于模制树脂440进行树脂密封。如上所述，制造了作为由GaN系统材料制成的HEMT的分立封装的半导体芯片。
接下来，给出对根据本实施方案的电源装置和高频放大器的描述。根据本实施方案的电源装置和高频放大器使用根据第一实施方案至第四实施方案的半导体器件中的任一种半导体器件。
首先，参考图20，给出了对根据本实施方案的电源装置的描述。根据本实施方案的电源装置460包括高压一次侧电路461、低压二次侧电路462以及设置在高压一次侧电路461与低压二次侧电路462之间的变压器463。高压一次侧电路461包含AC(交流电)源464、所谓的桥式整流电路465、多个开关元件466(在图20的实例中为四个)以及一个开关元件467。低压二次侧电路462包括多个开关元件468(在图20的实例中为三个)。在图20的实例中，根据第一实施方案至第四实施方案的半导体器件用作高压一次侧电路461的开关元件466和开关元件467。一次侧电路461的开关元件466和开关元件467优选地是常断半导体器件。此外，在低压二次侧电路462中使用的开关元件468是由硅制成的常规MISFET(金属绝缘体半导体场效应晶体管)。
接下来，参考图21，给出了对根据本实施方案的高频放大器的描述。根据本实施方案的高频放大器470可以应用于移动电话的基站的功率放大器。高频放大器470包括数字预失真电路471、混频器472、功率放大器473以及定向耦合器474。数字预失真电路471补偿输入信号的非线性失真。混频器472将其非线性失真被补偿的输入信号与AC信号混合。功率放大器473将与AC信号混合的输入信号放大。在图21的实例中，功率放大器473包括根据第一实施方案至第四实施方案的半导体器件。定向耦合器474监测输入信号和输出信号。在图21的电路中，例如，开关可以被切换以使得输出信号通过混频器472与AC信号混合并且被发送至数字预失真电路471。
根据各个实施方案的一个方面，提供了一种半导体器件及制造该半导体器件的方法，通过所述方法在使用氮化物半导体例如GaN作为半导体材料的半导体器件中在不增加导通电阻的情况下实现了常断状态。
所述半导体器件及制造所述半导体器件的方法不限于本文中描述的具体的实施方案，而是可以在不脱离本发明的范围的情况下做出各种变化和修改。

Claims (20)

1.一种半导体器件，包括：
形成在衬底上的第一半导体层；
形成在所述第一半导体层上的第二半导体层；
形成在所述第二半导体层上的第三半导体层；
形成在所述第三半导体层上的栅电极；和
形成在所述第二半导体层上的源电极和漏电极，其中
所述第三半导体层由掺杂有p型杂质元素的半导体材料形成，并且
在所述第三半导体层中，在所述栅电极的正下方形成有p型区域，并且在除了所述p型区域之外的区域中形成有具有比所述p型区域高的电阻的高电阻区域。
2.根据权利要求1所述的半导体器件，其中
在所述高电阻区域中，所述p型杂质元素与氢结合。
3.根据权利要求1或2所述的半导体器件，其中
在所述第三半导体层中，在所述高电阻区域中的氢的密度高于在所述p型区域中的氢的密度。
4.根据权利要求1或2所述的半导体器件，其中
所述p型杂质元素是Mg。
5.根据权利要求1或2所述的半导体器件，其中
在所述第三半导体层中的Mg的密度为5×1018cm-3至5×1020cm-3。
6.根据权利要求1或2所述的半导体器件，其中
在所述第三半导体层和所述栅电极之间形成有绝缘膜。
7.根据权利要求1或2所述的半导体器件，其中
所述第三半导体层在所述高电阻区域中的厚度小于所述第三半导体层在所述p型区域中的厚度。
8.根据权利要求1或2所述的半导体器件，其中
所述第一半导体层、所述第二半导体层和所述第三半导体层由氮化物半导体形成。
9.根据权利要求1或2所述的半导体器件，其中
在所述第三半导体层中的所述半导体材料为包含GaN的材料。
10.根据权利要求1或2所述的半导体器件，其中
所述第一半导体层由包含GaN的材料形成。
11.根据权利要求1或2所述的半导体器件，其中
所述第二半导体层由包含AlGaN的材料形成。
12.一种电源装置，包括：
根据权利要求1或2所述的半导体器件。
13.一种放大器，包括：
根据权利要求1或2所述的半导体器件。
14.一种制造半导体器件的方法，所述方法包括：
在衬底上依次地形成第一半导体层、第二半导体层和包含p型杂质元素的第三半导体层；
在形成所述第三半导体层之后，在氮气氛中进行加热处理；
在所述第三半导体层上的待形成栅电极的区域中形成介电掩模；
在形成所述介电掩模之后，在氢气氛或氨气氛中进行加热处理；以及
移除所述介电掩模并且在已经形成并移除所述介电掩模的区域中形成所述栅电极。
15.根据权利要求14所述的方法，还包括：
在所述氢气氛或所述氨气氛中进行所述加热处理之后，在所述第三半导体层上形成绝缘膜；以及
在已经形成并移除所述介电掩模的区域中经由所述绝缘膜形成所述栅电极。
16.根据权利要求14或15所述的方法，还包括：
在形成所述介电掩模之后，移除所述第三半导体层的在未形成所述介电掩模的区域中的部分；以及
在移除所述第三半导体层的所述部分之后，在所述氢气氛或所述氨气氛中进行所述加热处理。
17.一种制造半导体器件的方法，所述方法包括：
在衬底上依次地形成第一半导体层、第二半导体层和包含p型杂质元素的第三半导体层；
在形成所述第三半导体层之后，在氮气氛中进行加热处理；
在所述第三半导体层上形成栅电极；以及
在形成所述栅电极之后，在氢气氛或氨气氛中进行加热处理。
18.根据权利要求14、15和17中任一项所述的方法，其中
所述p型杂质元素是Mg。
19.根据权利要求14、15和17中任一项所述的方法，其中
所述第一半导体层、所述第二半导体层和所述第三半导体层通过MOVPE(金属有机气相外延)形成。
20.根据权利要求14、15和17中任一项所述的方法，还包括：
形成与所述第二半导体层接触的源电极和漏电极。
CN2012103315771A 2011-09-27 2012-09-07 半导体器件 Pending CN103022119A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011211560A JP2013074068A (ja) 2011-09-27 2011-09-27 半導体装置及び半導体装置の製造方法
JP2011-211560 2011-09-27

Publications (1)

Publication Number Publication Date
CN103022119A true CN103022119A (zh) 2013-04-03

Family

ID=47910278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103315771A Pending CN103022119A (zh) 2011-09-27 2012-09-07 半导体器件

Country Status (5)

Country Link
US (1) US20130075750A1 (zh)
JP (1) JP2013074068A (zh)
KR (1) KR101502662B1 (zh)
CN (1) CN103022119A (zh)
TW (1) TWI500148B (zh)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870013A (zh) * 2016-06-08 2016-08-17 苏州能屋电子科技有限公司 通过p型钝化实现增强型HEMT的方法及增强型HEMT
CN106981513A (zh) * 2017-04-24 2017-07-25 苏州能屋电子科技有限公司 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法
CN107393958A (zh) * 2017-04-25 2017-11-24 中国电子科技集团公司第五十五研究所 低导通电阻高阈值电压增强型GaN器件的制备方法
CN108155099A (zh) * 2017-12-22 2018-06-12 中国科学院苏州纳米技术与纳米仿生研究所 一种包含介质层的p型栅HEMT器件及其制作方法
CN108305834A (zh) * 2018-01-11 2018-07-20 北京华碳科技有限责任公司 一种增强型氮化镓场效应器件的制备方法
CN108365008A (zh) * 2018-01-11 2018-08-03 北京华碳科技有限责任公司 具p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN108447907A (zh) * 2018-03-26 2018-08-24 英诺赛科（珠海）科技有限公司 晶体管及其制备方法
CN108565283A (zh) * 2018-04-13 2018-09-21 中国科学院苏州纳米技术与纳米仿生研究所 GaN基T型栅高频器件及其制备方法和应用
CN108962752A (zh) * 2018-09-04 2018-12-07 苏州能屋电子科技有限公司 p型栅增强型HEMT器件及其制作方法
CN109742142A (zh) * 2018-12-07 2019-05-10 北京大学深圳研究生院 一种GaN基HEMT器件及其制备方法
CN109817523A (zh) * 2018-12-27 2019-05-28 泉州三安半导体科技有限公司 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
CN111477547A (zh) * 2020-04-26 2020-07-31 广东省半导体产业技术研究院 一种增强型功率器件及其制作方法
CN111886683A (zh) * 2018-03-22 2020-11-03 松下电器产业株式会社 氮化物半导体装置
CN111952176A (zh) * 2020-08-17 2020-11-17 深圳方正微电子有限公司 半导体结构、增强型高电子迁移率晶体管及其制备方法
CN111989780A (zh) * 2020-07-02 2020-11-24 英诺赛科（珠海）科技有限公司 半导体装置结构和其制造的方法
CN112786687A (zh) * 2021-02-08 2021-05-11 厦门市三安集成电路有限公司 半导体外延结构及其制备方法、半导体器件
CN113113480A (zh) * 2021-03-24 2021-07-13 聚能晶源(青岛)半导体材料有限公司 具有p-GaN盖帽层的HEMT器件及制备方法
WO2021243603A1 (zh) * 2020-06-03 2021-12-09 苏州晶湛半导体有限公司 半导体结构及其制作方法
CN113782600A (zh) * 2021-08-27 2021-12-10 聚能晶源(青岛)半导体材料有限公司 增强型GaN基HEMT器件、器件外延及其制备方法
CN113838931A (zh) * 2021-08-23 2021-12-24 华灿光电（浙江）有限公司 高电子迁移率晶体管芯片及其制备方法
WO2021258765A1 (zh) * 2020-06-24 2021-12-30 广东致能科技有限公司 一种半导体器件、制造方法及电子设备
WO2023273900A1 (zh) * 2021-06-29 2023-01-05 北京大学 一种低动态电阻增强型GaN器件
CN115602540A (zh) * 2022-11-28 2023-01-13 江苏能华微电子科技发展有限公司（Cn） 一种增强型GaN功率器件的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
JP2015126034A (ja) * 2013-12-25 2015-07-06 サンケン電気株式会社 電界効果型半導体素子
JP6368197B2 (ja) * 2014-08-29 2018-08-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20170069723A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080087915A1 (en) * 2006-10-12 2008-04-17 Yasuhiro Uemoto Nitride semiconductor device and method for fabricating the same
CN101185158A (zh) * 2005-07-08 2008-05-21 松下电器产业株式会社 晶体管及其驱动方法
JP2008159681A (ja) * 2006-12-21 2008-07-10 Matsushita Electric Ind Co Ltd トランジスタおよびその製造方法
US20090212326A1 (en) * 2008-02-26 2009-08-27 Sanken Electric Co., Ltd. Hetero Field Effect Transistor and Manufacturing Method Thereof
CN101960576A (zh) * 2008-03-19 2011-01-26 住友化学株式会社 半导体装置,及半导体装置的制造方法
CN101971307A (zh) * 2008-03-19 2011-02-09 住友化学株式会社 半导体装置及半导体装置的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101185158A (zh) * 2005-07-08 2008-05-21 松下电器产业株式会社 晶体管及其驱动方法
US20080087915A1 (en) * 2006-10-12 2008-04-17 Yasuhiro Uemoto Nitride semiconductor device and method for fabricating the same
JP2008159681A (ja) * 2006-12-21 2008-07-10 Matsushita Electric Ind Co Ltd トランジスタおよびその製造方法
US20090212326A1 (en) * 2008-02-26 2009-08-27 Sanken Electric Co., Ltd. Hetero Field Effect Transistor and Manufacturing Method Thereof
CN101960576A (zh) * 2008-03-19 2011-01-26 住友化学株式会社 半导体装置,及半导体装置的制造方法
CN101971307A (zh) * 2008-03-19 2011-02-09 住友化学株式会社 半导体装置及半导体装置的制造方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113380623A (zh) * 2016-06-08 2021-09-10 苏州能屋电子科技有限公司 通过p型钝化实现增强型HEMT的方法
CN105870013A (zh) * 2016-06-08 2016-08-17 苏州能屋电子科技有限公司 通过p型钝化实现增强型HEMT的方法及增强型HEMT
CN106981513A (zh) * 2017-04-24 2017-07-25 苏州能屋电子科技有限公司 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法
CN107393958A (zh) * 2017-04-25 2017-11-24 中国电子科技集团公司第五十五研究所 低导通电阻高阈值电压增强型GaN器件的制备方法
CN108155099A (zh) * 2017-12-22 2018-06-12 中国科学院苏州纳米技术与纳米仿生研究所 一种包含介质层的p型栅HEMT器件及其制作方法
CN108365008B (zh) * 2018-01-11 2020-12-04 北京华碳科技有限责任公司 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN108305834A (zh) * 2018-01-11 2018-07-20 北京华碳科技有限责任公司 一种增强型氮化镓场效应器件的制备方法
CN108365008A (zh) * 2018-01-11 2018-08-03 北京华碳科技有限责任公司 具p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN108305834B (zh) * 2018-01-11 2021-02-19 北京华碳科技有限责任公司 一种增强型氮化镓场效应器件的制备方法
CN111886683B (zh) * 2018-03-22 2024-01-02 松下控股株式会社 氮化物半导体装置
CN111886683A (zh) * 2018-03-22 2020-11-03 松下电器产业株式会社 氮化物半导体装置
CN108447907A (zh) * 2018-03-26 2018-08-24 英诺赛科（珠海）科技有限公司 晶体管及其制备方法
CN108565283A (zh) * 2018-04-13 2018-09-21 中国科学院苏州纳米技术与纳米仿生研究所 GaN基T型栅高频器件及其制备方法和应用
CN108962752A (zh) * 2018-09-04 2018-12-07 苏州能屋电子科技有限公司 p型栅增强型HEMT器件及其制作方法
CN109742142A (zh) * 2018-12-07 2019-05-10 北京大学深圳研究生院 一种GaN基HEMT器件及其制备方法
CN109817523A (zh) * 2018-12-27 2019-05-28 泉州三安半导体科技有限公司 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
CN109817523B (zh) * 2018-12-27 2021-11-09 泉州三安半导体科技有限公司 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
CN111477547A (zh) * 2020-04-26 2020-07-31 广东省半导体产业技术研究院 一种增强型功率器件及其制作方法
WO2021243603A1 (zh) * 2020-06-03 2021-12-09 苏州晶湛半导体有限公司 半导体结构及其制作方法
WO2021258765A1 (zh) * 2020-06-24 2021-12-30 广东致能科技有限公司 一种半导体器件、制造方法及电子设备
CN111989780A (zh) * 2020-07-02 2020-11-24 英诺赛科（珠海）科技有限公司 半导体装置结构和其制造的方法
WO2022000403A1 (en) * 2020-07-02 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
CN111952176A (zh) * 2020-08-17 2020-11-17 深圳方正微电子有限公司 半导体结构、增强型高电子迁移率晶体管及其制备方法
CN112786687A (zh) * 2021-02-08 2021-05-11 厦门市三安集成电路有限公司 半导体外延结构及其制备方法、半导体器件
WO2022199309A1 (zh) * 2021-03-24 2022-09-29 聚能晶源(青岛)半导体材料有限公司 具有p-GaN盖帽层的HEMT器件及制备方法
CN113113480A (zh) * 2021-03-24 2021-07-13 聚能晶源(青岛)半导体材料有限公司 具有p-GaN盖帽层的HEMT器件及制备方法
WO2023273900A1 (zh) * 2021-06-29 2023-01-05 北京大学 一种低动态电阻增强型GaN器件
CN113838931A (zh) * 2021-08-23 2021-12-24 华灿光电（浙江）有限公司 高电子迁移率晶体管芯片及其制备方法
CN113782600A (zh) * 2021-08-27 2021-12-10 聚能晶源(青岛)半导体材料有限公司 增强型GaN基HEMT器件、器件外延及其制备方法
CN113782600B (zh) * 2021-08-27 2023-07-28 聚能晶源(青岛)半导体材料有限公司 增强型GaN基HEMT器件、器件外延及其制备方法
CN115602540A (zh) * 2022-11-28 2023-01-13 江苏能华微电子科技发展有限公司（Cn） 一种增强型GaN功率器件的制造方法
CN115602540B (zh) * 2022-11-28 2023-06-09 江苏能华微电子科技发展有限公司 一种增强型GaN功率器件的制造方法

Also Published As

Publication number Publication date
TW201314899A (zh) 2013-04-01
KR101502662B1 (ko) 2015-03-13
KR20130033956A (ko) 2013-04-04
US20130075750A1 (en) 2013-03-28
TWI500148B (zh) 2015-09-11
JP2013074068A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
CN103022119A (zh) 半导体器件
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP6179266B2 (ja) 半導体装置及び半導体装置の製造方法
US9269782B2 (en) Semiconductor device
CN102916045B (zh) 半导体器件和用于制造半导体器件的方法
US20130075752A1 (en) Semiconductor device and method of manufacturing the same
TW201236083A (en) Semiconductor device and method for manufacturing semiconductor device
JP2014072429A (ja) 半導体装置
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
CN103367426A (zh) 化合物半导体器件及其制造方法
JP2014146705A (ja) 半導体装置
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
CN103855207A (zh) 化合物半导体器件及其制造方法
JP2014072428A (ja) 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
US20120211762A1 (en) Semiconductor device, method of manufacturing semiconductor device and electronic circuit
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403