TW201314899A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201314899A
TW201314899A TW101134707A TW101134707A TW201314899A TW 201314899 A TW201314899 A TW 201314899A TW 101134707 A TW101134707 A TW 101134707A TW 101134707 A TW101134707 A TW 101134707A TW 201314899 A TW201314899 A TW 201314899A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
region
layer
semiconductor device
gate electrode
Prior art date
Application number
TW101134707A
Other languages
English (en)
Other versions
TWI500148B (zh
Inventor
Yuichi Minoura
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of TW201314899A publication Critical patent/TW201314899A/zh
Application granted granted Critical
Publication of TWI500148B publication Critical patent/TWI500148B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種半導體裝置包括一形成於一基體上的第一半導體層；一形成於該第一半導體層上的第二半導體層；一形成於該第二半導體層上的第三半導體層；一形成於該第三半導體層上的閘極電極；及形成於該第二半導體層上的一源極電極和一汲極電極。該第三半導體層是以一摻雜有一p-型雜質元件的半導體材料形成。在該第三半導體層中，一p-型區域是形成直接在該閘極電極下面，而一比該p-型區域具有較高之電阻的高電阻區域是形成在一除了該p-型區域之外的區域內。

Description

半導體裝置 發明領域
於此中所討論的實施例是有關於一種半導體裝置及一種製造半導體的方法。
發明背景
GaN、AlN、InN，它們是氮化物半導體，或者由它們之混合晶體形成的材料，具有一寬能隙(wide band gap)，而且是被使用作為高輸出電子裝置或短波長發光裝置。在這些當中，關於場效電晶體(FET)，更特別地，關於高電子遷移率電晶體(HEMT)的技術業已被發展作為高輸出電子裝置(見，例如，日本早期公開專利公告第2002-359256號)。使用如此之氮化物半導體的一HEMT是被使用作為高輸出/高效率放大器和高功率切換裝置。
順便一提，高輸出/高效率放大器和切換裝置需要具有常關特性。在執行安全運作方面，該常關狀態是重要的。然而，在一使用GaN的HEMT中，電子的密度在由於在GaN中之壓電極化(piezo polarization)和自發極化(spontaneous polarization)之效應而在電子轉移層中產生的2DEG(二維電子氣)中是高的，而因此是難以達成常關狀態。各式各樣用於達成在一使用GaN之HEMT中之常關狀態的方法是正被考量。
這些方法中之一者是為一種形成一p-GaN層直接在該 閘極電極下面的方法。明確地，如在第1圖中所示，一緩衝層912、一電子轉移層913、和一電子供應層914是形成在一像是SiC般的基體911上。一p-GaN層915是形成在該電子供應層914上且直接在一閘極電極921下面。該緩衝層912是以AlN形成，該電子轉移層913是以i-GaN形成，而該電子供應層914是以i-AlGaN或n-AlGaN形成。一源極電極922與一汲極電極923是形成在該電子供應層914上。
在具有如此之構造的HEMT中，於該電子轉移層913內，2DEG 913a是形成於該在電子供應層914與電子轉移層913之間的介面附近。然而，在一直接在該閘極電極921下面的區域913b中，2DEG 913a的電子消失。那就是說，藉由形成該p-GaN層915直接在該形成有閘極電極921的區域下面，導帶(conduction band)被升高。因此，在該2DEG 913a中的電子是僅在該直接在該閘極電極921下面的區域913b中消失。據此，在防止開啟-電阻(on-resistance)增加之時，要達成一常關狀態是有可能的。
非專利文件1：S.Nakamura et.al., Jpn. J. Appl. Phys., 31(1992), p.1258
具有在第1圖中所示之構造的HEMT是藉著在第2A和2B圖中所示的步驟製成。
首先，如在第2A圖中所示，該緩衝層912、該電子轉移層913、該電子供應層914、和一p-GaN薄膜915a是形成在該像是SiC般的基體911上。
接著，如在第2B圖中所示，在該p-GaN薄膜915a的表 面上，一光阻圖案931是形成在一要形成有閘極電極921的區域內，而乾蝕刻被執行。
接著，如在第2C圖中所示，乾蝕刻被執行俾可把在該未形成有光阻圖案931之區域內的p-GaN薄膜915a移除，而然後該光阻圖案931被移除。據此，在該電子供應層914上，該p-GaN層915是形成在該要形成有閘極電極921的區域內。藉由形成該p-GaN層915，要形成該2DEG 913a在該具有該直接在該p-GaN層915下面之區域913b的電子轉移層913中於該在電子供應層914與電子轉移層913之間的介面附近是有可能的，在該區域913b那裡電子是消失。
接著，如在第3圖中所示，該閘極電極921是形成在該p-GaN層915上，而一源極電極922和一汲極電極923是形成在該電子供應層914上。
在這製造過程中，如在第2B圖中所示，是非常難以藉著乾蝕刻來把僅在該未形成有光阻圖案931之區域內的p-GaN薄膜915a完全移除。明確地，如在第4A圖中所示，是存在有一薄p-GaN薄膜915b是餘留在該除了直接在閘極電極921下面之區域之外的區域內的情況。此外，如在第4B圖中所示，是存在有該電子供應層914之在該除了該直接在閘極電極921下面之區域之外之區域中的部份因蝕刻而被移除的情況。如在第4A圖中所示，當該薄p-GaN薄膜915b餘留在該除了該直接在閘極電極921下面之區域之外的區域中時，由於該餘下的薄p-GaN薄膜915b，在該2DEG 913a中的電子密度降低，而因此該開啟-電阻增加。此外，如在 第4B圖中所示，該電子供應層914之在該除了該直接在閘極電極921下面之區域之外之區域內的部份被移除，電子供應層914的厚度是縮減，而在該2DEG 913a中的電子密度降低，而因此該開啟-電阻增加。
據此，在使用GaN的HEMT中，當該p-GaN層915是形成直接在該閘極電極921下面時，是難以在沒有增加該開啟-電阻之下達成一常關狀態。
發明概要
據此，在本發明之一特徵中的目的是為提供一種半導體裝置和一種製造半導體裝置的方法，藉著它，在沒有增加在一使用像是GaN般之氮化物半導體作為半導體材料之半導體裝置中的開啟-電阻之下，一常關狀態被達成。
根據該等實施例之一特徵，一種半導體裝置包括一形成於一基體上的第一半導體層；一形成於該第一半導體層上的第二半導體層；一形成於該第二半導體層上的第三半導體層；一形成於該第三半導體層上的閘極電極；及形成於該第二半導體層上的一源極電極和一汲極電極，其中，該第三半導體層是以一摻雜有一p-型雜質元件(p-type impurity element)的半導體材料形成，而且在該第三半導體層中，一p-型區域是形成直接在該閘極電極下面，而一具有比該p-型區域更高之電阻的高電阻區域是形成在一個除了該p-型區域之外的區域內。
圖式簡單說明
第1圖描繪一使用GaN的習知HEMT；第2A至2C圖描繪一使用GaN之習知HEMT之製造方法的步驟(第一部份)；第3圖描繪該使用GaN之習知HEMT之製造方法的步驟(第二部份)；第4A和4B圖描繪一使用GaN的習知HEMT；第5圖描繪一第一實施例的半導體裝置；第6A至6C圖描繪該第一實施例之半導體裝置之製造方法的步驟(第一部份)；第7A至7C圖描繪該第一實施例之半導體裝置之製造方法的步驟(第二部份)；第8A至8C圖描繪該第一實施例之半導體裝置之製造方法的步驟(第三部份)；第9圖描繪一第二實施例的半導體裝置；第10A至10C圖描繪該第二實施例之半導體裝置之製造方法的步驟；第11A至11C圖描繪一第三實施例之半導體裝置之製造方法的步驟(第一部份)；第12A至12C圖描繪該第三實施例之半導體裝置之製造方法的步驟(第二部份)；第13圖描繪該第三實施例之半導體裝置之製造方法的步驟；第14圖描繪一第四實施例之半導體裝置之製造方法的步驟； 第15A至15C圖描繪一第四實施例之半導體裝置之製造方法的步驟(第一部份)；第16A至16C圖描繪該第四實施例之半導體裝置之製造方法的步驟(第二部份)；第17A至17C圖描繪該第四實施例之半導體裝置之製造方法的步驟(第三部份)；第18圖描繪該第四實施例之半導體裝置之製造方法的步驟(第四部份)；第19圖描繪一第五實施例的分離封裝半導體裝置；第20圖描繪該第五實施例的電源單元；及第21圖描繪該第五實施例的高頻放大器。
較佳實施例之詳細說明
本發明的較佳實施例將會配合該等附圖來作說明。相同的元件是由相同的標號標示而且重覆說明是被省略。
第一實施例--半導體裝置
本實施例之半導體裝置的描述是配合第5圖來提供。在本實施例的半導體裝置中，一是為氮化物半導體的緩衝層12、一電子轉移層13、和一電子供應層14是形成在一基體11上。一Mg摻雜GaN層15是形成在該電子供應層14上，該Mg摻雜GaN層15是為一摻雜有一p-型雜質材料的氮化物半導體層。一閘極電極21是形成在該Mg摻雜GaN層15上，而一源極電極22和一汲極電極23是形成在該電子供應層14上。此外，該源極電極22、該汲極電極23、和以SiN形成的 該鈍化薄膜16是形成在該Mg摻雜GaN層15上。在本實施例的半導體裝置中，用於分隔個別元件之一自基體11之表面穿過該緩衝層12、該電子轉移層13、該電子供應層14、和該Mg摻雜GaN層15的元件分隔區域32是形成。
在該Mg摻雜GaN層15中，一是為一p-型區域的p-GaN區域15a和一高電阻區域15b是形成，而且該p-GaN區域15a是形成直接在該閘極電極21下面。在該Mg摻雜GaN層15中，在該p-GaN區域15a中的氫密度是如在下面所述降低。 據此，該Mg摻雜GaN層15是由該摻雜Mg激活成一p-型。然而，在該高電阻區域15b中，該氫密度是高的而Mg是與H結合，而因此該電阻是高的。因此，在該電子轉移層13中，於該在電子轉移層13與電子供應層14之間的介面附近，一2DEG 13a是形成。然而，要在沒有降低直接在該高電阻區域15b下面的電子密度之下使得僅直接在該p-GaN區域15a下面的電子消失是有可能的。那就是說，要在沒有降低直接在該未形成有閘極電極21之區域下面的電子密度之下形成該2DEG 13a是有可能的，在該2DEG 13a中僅直接在閘極電極21下面的電子被造成消失的。據此，在本實施例的半導體裝置中，在沒有增加該開啟-電阻之下一常關狀態被達成。
在本實施例中，直接在該p-GaN區域15a下面的區域包括跨越該電子供應層14的區域，而該直接在閘極電極21下面的區域包括跨越該p-GaN區域15a與該電子供應層14的區域。
因此，如上所述，在本實施例的半導體裝置中，於該Mg摻雜GaN層15中，在該高電阻區域15b中的氫密度是比在該p-GaN區域15a中的高，而在該高電阻區域15b中的電阻是比在該p-GaN區域15a中的高。
第一實施例--半導體裝置的製造方法
該第一實施例之半導體裝置之製造方法的說明是配合第6A至6C圖來被提供。
首先，如在第6A圖中所示，在該基體11上，包括緩衝層12、電子轉移層13、電子供應層14、與Mg摻雜GaN層15的氮化物半導體層是藉由MOVPE(金屬有機氣相磊晶)方法以外延生長來形成。在本實施例中，該緩衝層12是以AlN形成，該電子轉移層13是以GaN來形成，而該電子供應層14是以AlGaN來形成。
當藉由MOVPE來形成該等氮化物半導體層時，TMA(三甲基鋁)是使用作為Al的原料氣體，TMG(三甲基鎵)是使用作為Ga的原料氣體，而NH3(氨)是使用作為N的原料氣體。此外，Cp2Mg(環戊二烯鎂)是使用作為Mg的原料氣體。以上所述的原料氣體是藉由使用氫(H2)作為載氣(carrier gas)來被供應到一MOVPE裝置的反應爐。
當形成該等氮化物半導體層時供應的氨氣是以100 sccm到10000 sccm的流速來被供應，當氮化物半導體層被形成時的生長壓力是為50 Torr到300 Torr，而生長溫度是1000℃至1200℃。該等氮化物半導體層能夠藉著替代MOVPE的MBE(分子束磊晶)來形成。
作為該基體11，例如，一藍寶石基體、一Si基體、和一SiC基體是可以被使用。在本實施例中，一SiC基體是使用作為該基體11。該緩衝層12是以具有0.1 μm之厚度的AlN形成。該電子轉移層13是以具有2 μm之厚度的GaN形成。
該電子供應層14是以具有20 nm之厚度的AlGaN形成，其是被表示為AlXGa1-XN，其中，X是0.1至0.3。該電子供應層14可以是i-AlGaN或n-AlGaN。當形成n-AlGaN時，Si是被摻雜作為一雜質元件，以致於Si的密度是1 x 1018 cm-3至1 x 1020 cm-3，例如，1 x 1019 cm-3。Si的原料氣體是，例如，SiH4。
該Mg摻雜GaN層15具有5 nm到150 nm的厚度，其是以摻雜有Mg作為雜質元件的GaN形成，以致於該雜質元件的密度是5 x 1018 cm-3到5 x 1020 cm-3。在本實施例中，該Mg摻雜GaN層15具有50 nm的厚度，而且是摻雜有Mg作為雜質元件以致於該雜質元件的密度是1 x 1019 cm-3。
在藉著MOVPE形成該等氮化物半導體層之後，一加熱處理是在一氮大氣中於，例如，400℃至1000℃的溫度之下執行。據此，該Mg摻雜GaN層15被激活。藉由如上所述在一氮大氣中執行一加熱處理，被包括在該Mg摻雜GaN層15內的氫成分被排出而該Mg摻雜GaN層15被激活，以致於該Mg摻雜GaN層15變成一p-型。
接著，如在第6B圖中所示，在該Mg摻雜GaN層15的表面上，一介電光罩31是形成在該要形成有閘極電極21的區域內。明確地，在該Mg摻雜GaN層15的表面上，像是SiN 或SiO2般的一介電薄膜是形成，光阻是施加在該介電薄膜上，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一光阻圖案(圖中未示)在該要形成有閘極電極21的區域內。隨後，在該未形成光阻圖案之區域內的介電薄膜是藉由執行使用氟的濕蝕刻來被移除，藉此形成該由SiN或SiO2形成的介電光罩31。隨後，該光阻圖案是以有機溶劑來移除。
接著，如在第6C圖中所示，一加熱處理是在H2或NH3的大氣中於相等於400℃或更高的溫度之下被執行。據此，在未形成介電光罩31以致於該Mg摻雜GaN層15被露出的區域中，在NH3中的H2或H進入該Mg摻雜GaN層15並且擴散。如上所述，在該Mg摻雜GaN層15中，H在該未形成有介電光罩31的區域內擴散，而擴散的H(氫)與Mg鍵結並變成Mg-H，而因此該Mg不作用如一受體且該電阻增加。因此，在該Mg摻雜GaN層15中，該未形成有介電光罩31之具有高電阻的高電阻區域15b，以及該介電光罩31是被形成，而該維持在一激活狀態的p-GaN區域15a也是被形成。
如上所述，藉由形成該高電阻區域15b在該Mg摻雜GaN層15中，要在沒有降低直接在高電阻區域15b下面的電子密度之下形成該2DEG 13a在該電子轉移層13中於該在電子轉移層13與電子供應層14之間的介面附近是有可能的。在如上所述形成的該2DEG 13a中，直接在Mg摻雜GaN層15之p-GaN區域15a下面的電子是消失。
接著，如在第7A圖中所示，在移除該介電光罩31之後，一元件分隔區域32是被形成。明確地，在移除該介電光罩 31之後，光阻是施加到該Mg摻雜GaN層15的表面，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有一開孔在該要形成有元件分隔區域32之區域內的光阻圖案(圖中未示)。隨後，藉由離子-植入Ar於該未形成有光阻圖案之區域內的該等氮化物半導體層中，要形成該元件分隔區域32在該基體11與該等氮化物半導體層的表面上是有可能的。隨後，該光阻圖案是以有機溶劑來移除。
接著，如在第7B圖中所示，該Mg摻雜GaN層15是從該等要形成有源極電極22與汲極電極23的區域移除，以致於開孔33和34是形成。明確地，光阻是施加在該Mg摻雜GaN層15的表面上，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有開孔在該等要形成有開孔33和34之區域內的光阻圖案(圖中未示)。隨後，藉由執行像是RIE(反應離子蝕刻)般的乾蝕刻，該Mg摻雜GaN層15是從未形成有光阻圖案的區域移除，以致於該等開孔33和34是形成。這時，乾蝕刻可以藉由使用像是Cl2般的氨化氣體作為蝕刻氣體來被執行俾可完全地把在該等未形成有光阻圖案之區域內的Mg摻雜GaN層15移除。此外，該電子供應層14之部份的表面也會被移除。隨後，該光阻圖案是以有機溶劑來移除。
接著，如在第7C圖中所示，源極電極22和汲極電極23是形成在該等開孔33和34內。明確地，光阻是施加在該具備該等開孔33和34之Mg摻雜GaN層15的表面上，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有開孔在該要形成有源極電極22與汲極電極23之區域內的光阻圖案 (圖中未示)。這光阻圖案是藉由使該光阻圖案之開孔的位置與該等開孔33和34相配合來被形成。隨後，藉由真空沉積，一層疊金屬薄膜是以Ti/Al形成，而然後藉由把該層疊金屬薄膜浸泡在一有機溶劑內，形成在該光阻圖案上的金屬薄膜是藉由與該光阻圖案一起剝離來被移除。據此，該源極電極22與該汲極電極23是形成，在其中，Ti/Al是層疊。在該以Ti/Al形成的層疊金屬層中，Ti具有大約20 nm的厚度，而Al具有大約200 nm的厚度。隨後，例如，一加熱處理是在一氮大氣中於大約550℃的溫度下被執行，而該源極電極22與該汲極電極23是藉歐姆接觸(Ohmic Contact)而接觸該電子供應層14。
接著，如在第8A圖中所示，該鈍化薄膜16是形成在該Mg摻雜GaN層15上。該鈍化薄膜16是藉由以CVD(化學蒸氣沉積)形成具有200 nm之厚度的SiN來形成。
接著，如在第8B圖中所示，該鈍化薄膜16是從該形成有閘極電極21的區域移除，而一開孔35是形成。該開孔35是形成在該要形成有閘極電極21的區域內。明確地，光阻是施加在該鈍化薄膜16的表面上，而曝光與顯影是以一曝光裝置來執行，藉此形成一具有一開孔在該要形成有開孔35之區域內的光阻圖案(圖中未示)。隨後，藉由執行像是RIE般的乾蝕刻，或者藉由以緩衝氟化氫(Buffered Hydrogen Fluoride)執行濕蝕刻，在該未形成有光阻圖案之區域內的鈍化層16被移除，以致於該開孔35是形成。隨後，該光阻圖案是以有機溶劑移除。該開孔35最好是形成來實 質上與該p-GaN區域15a相配合，但可以是比該p-GaN區域15a大或小。
接著，如在第8C圖中所示，該閘極電極21是形成。明確地，光阻是施加在該形成有開孔35之鈍化薄膜16的表面上，而曝光與顯影是以一曝光裝置來執行，藉此形成一具有一開孔在該要形成有閘極電極21之區域內的光阻圖案(圖中未示)。該光阻圖案是藉由使該光阻圖案之開孔的位置與該開孔35，即，該p-GaN區域15a，相配合來形成。隨後，藉著真空沉積，一層疊金屬薄膜是以Ni/Au形成，而然後藉由把該層疊金屬薄膜浸泡在一有機溶劑內，形成在該光阻圖案上的金屬薄膜藉由與該光阻圖案一起剝離來被移除。據此，該閘極電極21是以該由Ni/Au製成的層疊金屬薄膜形成。該閘極電極21是形成在該Mg摻雜GaN層15中的p-GaN區域15a上。由Ni/Au製成的層疊金屬薄膜是形成以致於Ni的厚度是大約30 nm而Au的厚度是大約400 nm。
如上所述，本實施例的半導體裝置被製成。在本實施例的半導體裝置中，於該Mg摻雜GaN層15中，該p-GaN區域15a與該高電阻區域15b是形成。在該Mg摻雜GaN層15中，該高電阻區域15b未被激活而且是高阻抗，而因此在該2DEG 13a中直接在該高電阻區域15b下面的電子密度不降低。此外，在該Mg摻雜GaN層15中，該直接在閘極電極21下面的p-GaN區域15a被激活成一p-型，而因此直接在該p-GaN區域15a下面，該2DEG 13a的電子是消失。那就是說，在本實施例中，直接在閘極電極21下面之該2DEG 13a 的電子是消失。據此，在本實施例的半導體裝置中，一常關狀態是在沒有增加該開啟-電阻之下被達成。
在本實施例之半導體裝置的Mg摻雜GaN層15中，於該高電阻區域15b中，被包括在該薄膜內的H和Mg是結合在一起而且電阻是增加，而於該p-GaN區域15a中，被包括在該薄膜內的H被排出以致於該薄膜變成p-型。據此，氫的密度在該高電阻區域15b中是比在該p-GaN區域15a中的高，而在該高電阻區域15b中的電阻是比在該p-GaN區域15a中的高。
第二實施例--半導體裝置
接著，一第二實施例之半導體裝置的說明是配合第9圖來提供。在本實施例的半導體裝置中，一是為一氮化物半導體的緩衝層12、一電子轉移層13、和一電子供應層14是形成在一基體11上。在該電子供應層14上，一Mg摻雜GaN層15是形成，其是為一摻雜有一p-型雜質材料的氮化物半導體層。一源極電極22和一汲極電極23是形成在該電子供應層14上，而一以SiN形成的鈍化薄膜16是形成在該Mg摻雜GaN層15、該源極電極22、和該汲極電極23上。在該鈍化薄膜16中，一開孔是形成在該要形成有閘極電極21的區域內。在位於該開孔處的該鈍化薄膜16和該Mg摻雜GaN層15上，一是為一閘極絕緣薄膜的絕緣薄膜117是被設置。該閘極電極21是經由該絕緣薄膜117形成在該Mg摻雜GaN層15的p-GaN區域15a上。那就是說，在該Mg摻雜GaN層15中，該p-GaN區域15a與該變成該p-型區域的高電阻區域15b是形成，而該p-GaN區域15a是經由該絕緣薄膜117形成直接 在閘極電極21下面。在本實施例的半導體裝置中，一用於分隔該等元件的元件分隔區域32是形成自該基體11的表面穿過該緩衝層12、該電子轉移層13、該電子供應層14、和該Mg摻雜GaN層15。
在該Mg摻雜GaN層15中，在該p-GaN區域15a中的氫密度是如在下面所述降低。據此，該p-GaN區域15a是由於該摻雜的Mg而被激活成一p-型。然而，在該高電阻區域15b中，氫密度是高的，而Mg是與H結合，而因此該高電阻區域15b變成高阻抗。據此，在該電子轉移層13中，該2DEG 13a是形成在該於電子轉移層13與電子供應層14之間的介面附近。然而，在沒有降低直接在高電阻區域15b下面之電子的密度之下，僅直接在該p-GaN區域15a下面的電子是消失。那就是說，要在沒有降低直接在該未形成有閘極電極21之區域下面之電子的密度之下形成該2DEG 13a是有可能的，在該2DEG 13a中，僅直接在閘極電極21下面的電子被造成消失。因此，在本實施例的半導體裝置中，在沒有增加該開啟-電阻之下，一常關狀態是達成。
據此，在本實施例的半導體裝置中，要藉由形成該絕緣薄膜117來抑制一閘極漏電流是有可能的，而且在順向方向上的抵抗壓力在閘極電極21中是增加。因此，要在開啟運作期間增加施加到閘極電極21的電壓是有可能的，以致於較大量的汲極電流流動。如上所述，在本實施例的半導體裝置中，在該Mg摻雜GaN層15中，在該高電阻區域15b中的氫密度是比在該p-GaN區域15a中的高，而在該高電阻 區域15b中的電阻是比在該p-GaN區域15a中的高。
第二實施例--半導體裝置的製造方法
接著，本實施例之半導體裝置之製造方法的說明是配合第10A至10C圖來被提供。本實施例之半導體裝置的製造方法與該第一實施例之半導體裝置的製造方法在第6A至8B圖中所示的步驟方面是相同。第10A圖的步驟相當於第8B圖的步驟。
在第10B圖中，是為閘極絕緣薄膜的該絕緣薄膜117是形成於在開孔35處露出的該鈍化薄膜16和該Mg摻雜GaN層15上。該絕緣薄膜117是藉由，例如，ALD(原子層沉積)來形成。在本實施例中，該絕緣薄膜117是以一具有30 nm之厚度的氧化鋁形成。
接著，如在第10C圖中所示，該閘極電極21是形成。明確地，光阻是施加在該絕緣薄膜117的表面上，而曝光與顯影是以一曝光裝置來執行，藉此形成一具有一開孔在該要形成有閘極電極21之區域內的光阻圖案(圖中未示)。這光阻圖案是形成以致於該p-GaN區域15a的位置是經過該絕緣薄膜117在該光阻圖案的開孔下面。隨後，藉由真空沉積，一層疊金屬薄膜是以Ni/Au形成，而然後藉由把該層疊金屬薄膜浸泡在一有機溶劑內，形成在該光阻圖案上的該金屬薄膜是藉由與該光阻圖案一起剝離而被移除。據此，該閘極電極21是以一Ni/Au層疊金屬薄膜形成。如上所述，該閘極電極21是經由該絕緣薄膜117來形成在該形成有介電光罩31之Mg摻雜GaN層15中的該P-GaN區域15a上。該Ni/Au層 疊金屬薄膜是形成以致於Ni具有一大約30 nm的厚度而Au具有一大約400 nm的厚度。
如上所述，本實施例的半導體裝置被製成。在本實施例的半導體裝置中，變成閘極絕緣薄膜的該絕緣薄膜117是形成，而因此閘極漏電流是減少。
除了上文之外的內容是與該第一實施例的那些相同。
第三實施例
接著，一第三實施例的說明被提供。本實施例是相關於製造該第一實施例之半導體裝置的方法，其是與該第一實施例的製造方法不同。
該第三實施例之半導體裝置之製造方法的說明是配合第11A至13圖來被提供。
首先，如在第11A圖中所示，包括該絕衝層12、該電子轉移層13、該電子供應層14、和該Mg摻雜GaN層15的氮化物半導體層是藉由MOVPE(金屬有機氣相磊晶)方法以外延生長來形成。在本實施例中，該緩衝層12是以AlN形成，該電子轉移層13是以GaN形成，而該電子供應層14是以AlGaN形成。
當藉著MOVPE形成該等氮化物半導體層時，TMA(三甲基鋁)是被用作Al的原料氣體，TMG(三甲基鎵)是被用作Ga的原料氣體，而NH3(氨)是被用作N的原料氣體。此外，Cp2Mg(環戊二烯鎂)是被用作Mg的原料氣體。以上所述的原料氣體是藉由使用僅(H2)作為載氣來被供應到一MOVPE裝置的反應爐。
當形成該等氮化物半導體層時所供應的氨氣是以100至10000 sccm的流速來供應，當該等氮化物半導體層被形成時的生長壓力是50 Torr至300 Torr，而生長溫度是1000℃至1200℃。該等氮化物半導體層能夠藉由替代MOVPE的MBE來形成。
作為該基體11，例如，一藍寶石基體、一Si基體、和一SiC基體是可以被使用。在本實施例中，一SiC基體是被使用作為該基體11。該緩衝層12是以具有0.1 μm之厚度的AlN形成。該電子轉移層13是以具有2 μm之厚度的GaN形成。
該電子供應層14是以具有20 nm之厚度的AlGaN形成，其是被表示為AlXGa1-XN時，其中，X是0.1至0.3。該電子供應層14可以是i-AlGaN或n-AlGaN。當形成n-AlGaN時，Si被摻雜作為一雜質元件，以致於Si的密度是1 x 1018cm-3至1 x 1020cm-3，例如，1 x 1019cm-3。Si的原料氣體是，例如，SiH4。
該Mg摻雜GaN層15具有5 nm到150 nm的厚度，其是由摻雜有Mg作為雜質元件的GaN形成，以致於該雜質元件的密度是5 x 1018cm-3至5 x 1020cm-3。在本實施例中，該Mg摻雜GaN層15具有50 nm的厚度，而且是摻雜有Mg作為雜質元件以致於該雜質元件的密度是1 x 1019cm-3。
在藉由MOVPE形成該等氮化物半導體層之後，一加熱處理是在一氮大氣下於，例如，400℃至1000℃的溫度下被執行。據此，該Mg摻雜GaN層15被激活。藉由如上所述 在一氮大氣中執行一加熱處理，被包括在該Mg摻雜GaN層15內的氫分子被排出而該Mg摻雜GaN層15被激活，以致於該Mg摻雜GaN層15變成一p-型。
接著，如在第11B圖中所示，一元件分隔區域32是形成。明確地，光阻是施加到該Mg摻雜GaN層15的表面，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有一開孔在該要形成有元件分隔區域32之區域內的光阻圖案(圖中未示)。隨後，藉由離子-植入Ar於該未形成有光阻圖案之區域內的該等氮化物半導體層中，要形成該元件分隔區域32在該基體11與該等氮化物半導體層的表面上是有可能的。隨後，該光阻圖案是以有機溶劑來移除。
接著，如在第11C圖中所示，該Mg摻雜GaN層15是從該等要形成有源極電極22與汲極電極23的區域移除，以致於開孔33和34是形成。明確地，光阻是施加在該Mg摻雜GaN層15的表面上，而曝光與顯示是藉由一曝光裝置來執行，藉此形成一具有開孔在該等要形成有開孔33和34之區域內的光阻圖案(圖中未示)。隨後，藉由執行像是RIE般的乾蝕刻，該Mg摻雜GaN層15是從未形成有光阻圖案的區域移除，以致於該等開孔33和34是形成。這時，該乾蝕刻會藉由使用像是Cl2般的氯化氣體作為蝕刻氣體來被執行俾可完全移除位在該等未形成光阻圖案之區域內的該Mg摻雜GaN層15。此外，該電子供應層14的部份表面也會被移除。隨後，該光阻圖案是以有機溶劑來移除。
接著，如在第12A圖中所示，該源極電極22和該汲極電 極23是形成在該等開孔33和34內。明確地，光阻是施加在該具有開孔33和34的Mg摻雜GaN層15上，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有開孔在該要形成有源極電極22與汲極區域23之區域內的光阻圖案(圖中未示)。該光阻圖案是藉由使該光阻圖案之開孔的位置與該等開孔33和34相配合來形成。隨後，藉由真空沉積，一層疊金屬薄膜是以Ti/Al形成，而然後藉由把該層疊金屬薄膜浸泡在一有機溶劑中，形成在該光阻圖案上的金屬薄膜是藉由與該光阻圖案一起剝離來被移除。據此，該源極電極22和該汲極電極23是形成，在其中，Ti/Al是層疊。在該以Ti/Al形成的層疊金屬層中，Ti具有一大約20 nm的厚度，而Al具有一大約200 nm的厚度。隨後，例如，一加熱處理是在一氮大氣中於大約550℃的溫度下被執行，而該源極電極22和該汲極電極23是藉由歐姆接觸而與該電子供應層14接觸。
接著，如在第12B圖中所示，該閘極電極21是形成。明確地，光阻是施加到該Mg摻雜GaN層15的表面上，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有一開孔在該要形成有閘極電極21之區域內的光阻圖案(圖中未示)。隨後，藉由真空沉積，一層疊金屬薄膜是以Ni/Au形成，而然後藉由把該層疊金屬薄膜浸泡在一有機溶劑內，形成在該光阻圖案上的金屬薄膜是藉由與該光阻圖案一起剝離來被移除。據此，閘極電極21是以由Ni/Au製成的層疊金屬薄膜形成。該由Ni/Au製成的層疊金屬薄膜是形成以致 於Ni的厚度是大約30 nm而Au的厚度是大約400 nm。
接著，如在第12C圖中所示，一加熱處理是在一H2或NH3的大氣中於相等於400℃或更高的溫度下被執行。據此，在該未形成有閘極電極21以致於該Mg摻雜GaN層15是露出的區域中，在NH3中的H2或H進入該Mg摻雜GaN層15並且擴散。如上所述，在該Mg摻雜GaN層15中，H是在該未形成有閘極電極21的區域內擴散，而擴散的H(氫)是與Mg鍵結並且變成Mg-H，而因此該Mg不作用如一受體且該電阻增加。因此，在該Mg摻雜GaN層15中，未形成有閘極電極21之具有高電阻的高電阻區域15b以及該閘極電極21是被形成，而該之無H進入之維持在一激活狀態的p-GaN區域15a也是被形成。
如上所述，藉由形成該高電阻區域15b在該Mg摻雜GaN層15中，要在沒有降低直接在高電阻區域15b下面的電子密度之下形成該2DEG 13a在該電子轉移層13中於該在電子轉移層13與電子供應層之間的介面附近是有可能的。在該如上所述形成的2DEG 13a中，直接在該Mg摻雜GaN層15之p-GaN區域15a下面的電子是消失。
接著，如在第13圖中所示，該鈍化薄膜16是形成在該Mg摻雜GaN層15上。該鈍化薄膜16是藉由以CVD形成具有200 nm之厚度的SiN來形成。
除了上文之外的內容是與該第一實施例的那些相同。
第四實施例--半導體裝置
接著，一第四實施例之半導體裝置的說明是被提供。 在本實施例的半導體裝置中，如在第14圖中所示，一Mg摻雜GaN層215是形成該電子供應層14上。在該Mg摻雜GaN層215中，一是為一p-型區域的p-GaN區域215a和一高電阻區域215b是被形成，而該p-GaN區域215a是形成直接在該閘極電極21下面。在該Mg摻雜GaN層215中，在該p-GaN區域215a中的氫密度是如在下面所述降低。據此，該Mg摻雜GaN層215是由該摻雜的Mg激活成一p-型。然而，在該高電阻區域215b中，氫密度是高的而且Mg是與H結合，而因此電阻是高的。
因此，在該電子轉移層13中，於該在電子轉移層13與電子供應層14之間的介面附近，一2DEG 13a被形成。然而，要在沒有降低直接在該高電阻區域215b下面之電子的密度之下使得僅直接在該p-GaN區域215a下面的電子消失是有可能的。那就是說，要在沒有降低直接在該未形成有閘極電極21之區域下面之電子的密度之下形成該2DEG 13a是有可能的，在該2DEG 13a中，僅直接在閘極電極21下面的電子是消失。據此，在本實施例的半導體裝置中，在沒有增加該開啟-電阻之下，一常關狀態是達成。在本實施例的半導體裝置中，一用於分隔個別之元件之自基體11之表面穿過緩衝層12、電子轉移層13、電子供應層14、及Mg摻雜GaN層215的元件分隔區域是被形成。
在本實施例中，於該Mg摻雜GaN層215中，該高電阻區域215b是比該p-GaN區域215a薄。藉由使得該高電阻區域215b薄，要縮減增加該高電阻區域215b之電阻所需的時 間，以及防止氫在該p-GaN區域215a內擴散是有可能的。因此，該半導體裝置是高良率地製造。如上所述，在本實施例的半導體裝置中，於該Mg摻雜GaN層215中，氫密度在該高電阻區域215b中是比在該p-GaN區域215a中高，而電阻在該高電阻區域215b中是比在該P-GaN區域215a中高。
第四實施例--半導體裝置的製造方法
接著，一第四實施例之半導體裝置之製造方法的說明是配合第15A至18圖來被提供。
首先，如在第15A圖中所示，於該基體11上，包括該緩衝層12、該電子轉移層13、該電子供應層14和該Mg摻雜GaN層215的氮化物半導體層是藉由MOVPE(金屬有機氣相磊晶)方法以外延生長來被形成。在本實施例中，該緩衝層12是以AlN形成，該電子轉移層13是以GaN形成，而該電子供應層是以AlGaN形成。
當藉由MOVPE形成該等氮化物半導體層時，TMA(三甲基鋁)是被用作Al的原料氣體，TMG(三甲基鎵)是被用作Ga的原料氣體，而NH3(氨)是被用作N的原料氣體。此外，Cp2Mg(環戊二烯鎂)是被用作Mg的來源氣體。如上所述的原料氣體是藉由使用氫(H2)作為載氣來被供應到一MOVPE裝置的反應爐。
當形成該等氮化物半導體層時所供應的氨氣體是以100至10000 sccm的流速來供應，當該氮化物半導體層被形成的生長壓力是50至300 Torr，而生長溫度是1000℃至1200℃。該等氮化物半導體層能夠以替代MOVPE的MBE 來形成。
作為該基體11，例如，一藍寶石基體、一Si基體、和一SiC基體是可以被使用。在本實施例中，一SiC基體是被使用作為該基體11。該緩衝層是以具有0.1 μm之厚度的AlN形成。該電子轉移層13是以具有2 μm之厚度的GaN形成。
該電子供應層14是以具有20 nm之厚度的AlGaN形成，其是被表示為AlXGa1-XN，其中X是0.1至0.3。該電子供應層14可以是i-AlGaN或n-AlGaN。當形成n-AlGaN時，Si被摻雜作為一雜質元件，以致於Si的密度是在1 x 1018cm-3至1 x 1020cm-3，例如，1 x 1019cm-3。Si的原料氣體是為，例如，SiH4。
該Mg摻雜GaN層215具有5 nm至150 nm的厚度，其是以摻雜有Mg作為雜質元件的GaN形成，以致於該雜質元件的密度是5 x 1018cm-3至5 x 1020cm-3。在本實施例中，該Mg摻雜GaN層215具有50 nm的厚度，而且是摻雜有Mg作為雜質元件以致於該雜質元件的密度是1 x 1019cm-3。
在藉由MOVPE形成該等氮化物半導體層之後，一加熱處理是在一氮大氣中於，例如，400℃至1000℃的溫度之下被執行。據此，該Mg摻雜GaN層215被激活。藉由如上所述在一氮大氣中執行一加熱處理，被包括在該Mg摻雜GaN層215內的氫成分被排出而該Mg摻雜GaN層215被激活，以致於該Mg摻雜GaN層215變成一p-型。
接著，如在第15B圖中所示，一元件分隔區域32是形成。明確地，光阻是施加到該Mg摻雜GaN層215的表面，而 曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有一開孔在該要形成有元件分隔區域32之區域內的光阻圖案(圖中未示)。隨後，藉由離子-植入Ar於該未形成有光阻圖案之區域內的該等氮化物半導體層中，要形成該元件分隔區域32於該基體11和該等氮化物半導體層的表面上是有可能的。隨後，該光阻圖案是以有機溶劑來移除。
接著，如在第15C圖中所示，在該Mg摻雜GaN層215的表面上，一介電光罩31是形成在該要形成有閘極電極21的區域內。明確地，在該Mg摻雜GaN層215的表面上，一像是SiN或SiO2般的介電薄膜是被形成，光阻是施加在該介電薄膜上，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一光阻圖案(圖中未示)在該要形成有閘極電極21的區域內。隨後，在該未形成有光阻圖案之區域內的介電薄膜是藉由使用氟執行濕蝕刻來被移除，藉此形成該以SiN或SiO2形成的介電光罩31。隨後，該光阻圖案是以有機溶劑來移除。
接著，如在第16A圖中所示，藉由執行像是RIE般的乾蝕刻，該Mg摻雜GaN層215之在該未形成有介電光罩31之區域內的部份是被移除，以致於在這區域內之該Mg摻雜GaN層215的厚度是縮減。這時，在該未形成有介電光罩31之區域內的該Mg摻雜GaN層215被蝕刻俾可具有一個大約是為在該形成有介電光罩31之區域內之該Mg摻雜GaN層215之厚度一半的厚度。
接著，如在第16B圖中所示，一加熱處理是在一H2或 NH3的大氣中於一相等於400℃或更高的溫度下被執行。據此，在該未形成有介電光罩31以致於該Mg摻雜GaN層215是露出的區域中，在NH3中的H2或H進入該Mg摻雜GaN層215並且擴散。如上所述，在該Mg摻雜GaN層215中，H在該未形成有介電光罩31的區域內擴散，而擴散的H(氫)是與Mg鍵結且變成Mg-H，而因此Mg不作用如一受體且電阻增加。因此，在該Mg摻雜GaN層215中，該未形成有介電光罩31之具有高電阻的高電阻區域215b以及該介電光罩31是被形成，而且該無H進入之維持在一激活狀態的p-GaN區域215a也是被形成。
如上所述，藉由在該Mg摻雜GaN層215中形成該高電阻區域215b，要在沒有降低直接在該高電阻區域215b下面的電子密度之下形成該2DEG 13a在該電子轉移層13內於該在電子轉移層13與電子供應層14之間的介面附近是有可能的。在該如上所述形成的2DEG 13a中，直接在該Mg摻雜GaN層215之p-GaN區域215a下面的電子是消失。
接著，如在第16C圖中所示，在移除該介電光罩31之後，在該等形成有源極電極22與汲極電極23之區域內的該Mg摻雜GaN層215被移除，以致於開孔33和34是形成。明確地，光阻是施加在該Mg摻雜GaN層215的表面上，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有開孔在該等要形成有開孔33和34之區域內的光阻圖案(圖中未示)。隨後，藉由執行像是RIE般的乾蝕刻，該Mg摻雜GaN層215是從未形成有光阻圖案的區域移除，以致於該等開孔33和34 是形成。在這時的乾蝕刻是可以藉由使用像是Cl2般的氯化氣體作為蝕刻氣體來被執行俾可完全移除位在該未形成有光阻圖案之區域內的該Mg摻雜GaN層215。此外，電子供應層14的部份表面也會被移除。隨後，該光阻圖案是以有機溶劑來移除。
接著，如在第17A圖中所示，該源極電極22和該汲極電極23是形成在該等開孔33和34內。明確地，光阻是施加在該具有開孔33和34的Mg摻雜GaN層215上，而曝光與顯影是以一曝光裝置來執行，藉此形成一具有開孔在該等要形成有源極電極22與汲極電極23之區域內的光阻圖案(圖中未示)。這光阻圖案是藉由使該光阻圖案之開孔的位置與該等開孔33和34相配合來形成。隨後，藉由真空沉積，一層疊金屬薄膜是以Ti/Al形成，而然後藉由把該層疊金屬薄膜浸泡在一有機溶劑內，形成在光阻圖案上的金屬薄膜是藉由與該光阻圖案一起剝離來被移除。據此，該源極電極22和該汲極電極23被形成，在其中，Ti/Al是層疊。在該以Ti/Al形成的層疊金屬層中，Ti具有一大約20 nm的厚度，而Al具有一大約200 nm的厚度。隨後，例如，一加熱處理是在一氮大氣中於大約550℃的溫度下被執行，而該源極電極22和該汲極電極23是藉由歐姆接觸來與該電子供應層14接觸。
接著，如在第17B圖中所示，該鈍化薄膜16是形成在該Mg摻雜GaN層215上。該鈍化薄膜16是藉由以CVD形成具有200 nm之厚度的SiN來形成。
接著，如在第17C圖中所示，該鈍化薄膜16是從該形成有閘極電極21的區域移除，而一開孔35是形成。該開孔35是形成在該要形成有閘極電極21的區域內。明確地，光阻是施加在該鈍化薄膜16的表面上，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有一開孔在該要形成有開孔35之區域內的光阻圖案(圖中未示)。隨後，藉由執行像是RIE般的乾蝕刻，或者藉由以緩衝氟化氫執行濕蝕刻，位於該未形成有光阻圖案之區域內的鈍化薄膜16被移除，以致於該開孔35是形成。隨後，該光阻圖案是以有機溶劑來移除。該被形成的開孔35最好是實質上與該p-GaN區域215a相配合，但可以是比該p-GaN區域215a大或小。
接著，如在第18圖中所示，該閘極電極21是形成。明確地，光阻是施加在該形成有開孔35之鈍化薄膜16的表面上，而曝光與顯影是藉由一曝光裝置來執行，藉此形成一具有一開孔在該要形成有閘極電極21之區域內的光阻圖案(圖中未示)。該光阻圖案是藉由使該光阻圖案之開孔的位置與該開孔35相配合來形成。隨後，藉由真空沉積，一層疊金屬薄膜是以Ni/Au形成，而然後藉由把該層疊金屬薄膜浸泡在一有機溶劑內，形成於光阻圖案上的金屬薄膜是藉由與該光阻圖案一起剝離來被移除。據此，該閘極電極21是以該由Ni/Au製成的層疊金屬薄膜形成。該閘極電極21是形成於該Mg摻雜GaN層215中的p-GaN區域215a上。由Ni/Au製成的層疊金屬薄膜是形成以致於Ni的厚度是大約30 nm而Au的厚度是大約400 nm。
如上所述，本實施例的半導體裝置被製成。在本實施例的半導體裝置中，於該Mg摻雜GaN層215中，該高電阻區域215b是比該p-GaN區域215a薄，而氫是在該高電阻區域215b中擴散。據此，氫僅僅擴散至該p-GaN區域215a，而因此要達成一高良率高一致性的半導體裝置是有可能的。
第五實施例
接著，一第五實施例的說明是被提供。本實施例是有關於一半導體裝置、一電源單元以及一高頻放大器。
本實施例的半導體裝置是藉由分離地封裝該半導體裝置來形成。該分離封裝半導體裝置是配合第19圖來作說明。第19圖示意地描繪該分離封裝半導體封裝體的內部，在其中，該等電極的佈置是與該第一至第四實施例的那些不同。
首先，依據第一至第四實施例製成的半導體裝置是藉由切割來被切開，而一是為一由GaN系統材料製成之HEMT的半導體晶片410是形成。該半導體晶片410是藉一像是錫般的固晶劑(diatouch agent)430來固定至一導線架420上。該半導體晶片410相當於第一至第四實施例的半導體裝置。
接著，該閘極電極411是藉導線431來連接到一閘極端子421，該源極電極412是藉導線432來連接到一源極端子422，而該汲極電極413是藉導線433來連接到一源極端子423。該等導線431,432和433是由像是Al般的金屬材料形成。此外，在本實施例中，該閘極電極411是為一閘極電極墊，其是連接到該第一至第四實施例之半導體裝置的閘極 電極21。此外，該源極電極412是為一源極電極墊，其是連接到該第一至第四實施例之半導體裝置的源極電極22。此外，該汲極電極413是為一汲極電極墊，其是連接到該第一至第四實施例之半導體裝置的汲極電極23。
接著，樹脂密封是藉由轉移鑄模方法以壓模樹脂(mold resin)440來執行。如上所述，一是為由GaN系統材料製成之HEMT的分離封裝半導體晶片是被製成。
接著，本實施例之電源單元和高頻放大器的說明是被提供。本實施例的電源單元與高頻放大器使用該第一至第四實施例之半導體裝置中之任一者。
首先，請參閱第20圖所示，本實施例之電源單元的說明是被提供。本實施例的電源單元460包括一高壓主要側電路461、一低壓次要側電路462和一設置在該高壓主要側電路461與該低壓次要側電路462之間的變壓器463。該高壓主要側電路461包括一交流(AC)源464、一個所謂的”橋式整流器電路(bridge rectifier circuit)”465、數個切換元件(在第20圖之範例中四個切換元件)466和一個切換元件467。該低壓次要側電路462包括數個切換元件(在第20圖之範例中三個切換元件)468。在第20圖的範例中，該第一至第四實施例的半導體裝置是被用作該高壓主要側電路461的該等切換元件466以及該切換元件467。該主要側電路461的該等切換元件466和該切換元件467最好是為常關半導體裝置。此外，在該低壓次要側電路462中所使用的切換元件468是為由矽製成的典型MISFET(金屬絕緣半導體場效電晶體)。
接著，請參閱第21圖所示，本實施例之高頻放大器的說明是被提供。本實施例的高頻放大器470可以應用到一行動電話之基地台的功率放大器。該高頻放大器470包括一數位預失真電路471、混合器472、一功率放大器473，和一定向耦合器474。該數位預失真電路471補償輸入訊號的非線性應力。該等混合器472把非線性應力被補償的該等輸入訊號與AC訊號混合。在第21圖的範例中，該功率放大器473包括第一至第四實施例的半導體裝置。該定向耦合器474監視輸入訊號和輸出訊號。在第21圖中所示的電路中，例如，該開關可以被切換以致於輸出訊號是藉由該等混合器472來與AC訊號混合並且被發送到該數位預失真電路471。
根據該等實施例的特徵，一種半導體裝置及一種製造半導體裝置的方法是被提供，藉著它，在沒有增加在一使用像是GaN般之氮化物半導體作為半導體材料之半導體裝置中的開啟-電阻之下，一常關狀態被達成。
該半導體裝置與製造半導體裝置的方法不受限為於此中所述的特定實施例，在沒有離開本發明的範圍之下，變化與修改是可以被完成。
11‧‧‧基體
12‧‧‧緩衝層
13‧‧‧電子轉移層
13a‧‧‧2DEG
14‧‧‧電子供應層
15‧‧‧Mg摻雜GaN層
15a‧‧‧p-GaN區域
15b‧‧‧高電阻區域
16‧‧‧鈍化薄膜
17‧‧‧絕緣薄膜
21‧‧‧閘極電極
22‧‧‧源極電極
23‧‧‧汲極電極
31‧‧‧介電光罩
32‧‧‧元件分隔區域
33‧‧‧開孔
34‧‧‧開孔
35‧‧‧開孔
215‧‧‧Mg摻雜GaN層
215a‧‧‧p-GaN區域
215b‧‧‧高電阻區域
410‧‧‧半導體晶片
411‧‧‧閘極電極
412‧‧‧源極電極
413‧‧‧汲極電極
420‧‧‧導線架
421‧‧‧閘極端子
422‧‧‧源極端子
423‧‧‧汲極端子
430‧‧‧固晶劑
431‧‧‧導線
432‧‧‧導線
433‧‧‧導線
440‧‧‧壓模樹脂
460‧‧‧電源單元
461‧‧‧高壓主要側電路
462‧‧‧低壓次要側電路
463‧‧‧變壓器
464‧‧‧AC源
465‧‧‧橋式整流器電路
466‧‧‧切換元件
467‧‧‧切換元件
468‧‧‧切換元件
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
911‧‧‧基體
912‧‧‧緩衝層
913‧‧‧電子轉移層
913a‧‧‧2DEG
913b‧‧‧區域
914‧‧‧電子供應層
915‧‧‧p-GaN層
915a‧‧‧p-GaN薄膜
915b‧‧‧p-GaN薄膜
921‧‧‧閘極電極
922‧‧‧源極電極
923‧‧‧汲極電極
第1圖描繪一使用GaN的習知HEMT；第2A至2C圖描繪一使用GaN之習知HEMT之製造方法的步驟(第一部份)；第3圖描繪該使用GaN之習知HEMT之製造方法的步驟(第二部份)； 第4A和4B圖描繪一使用GaN的習知HEMT；第5圖描繪一第一實施例的半導體裝置；第6A至6C圖描繪該第一實施例之半導體裝置之製造方法的步驟(第一部份)；第7A至7C圖描繪該第一實施例之半導體裝置之製造方法的步驟(第二部份)；第8A至8C圖描繪該第一實施例之半導體裝置之製造方法的步驟(第三部份)；第9圖描繪一第二實施例的半導體裝置；第10A至10C圖描繪該第二實施例之半導體裝置之製造方法的步驟；第11A至11C圖描繪一第三實施例之半導體裝置之製造方法的步驟(第一部份)；第12A至12C圖描繪該第三實施例之半導體裝置之製造方法的步驟(第二部份)；第13圖描繪該第三實施例之半導體裝置之製造方法的步驟；第14圖描繪一第四實施例之半導體裝置之製造方法的步驟；第15A至15C圖描繪一第四實施例之半導體裝置之製造方法的步驟(第一部份)；第16A至16C圖描繪該第四實施例之半導體裝置之製造方法的步驟(第二部份)；第17A至17C圖描繪該第四實施例之半導體裝置之製 造方法的步驟(第三部份)；第18圖描繪該第四實施例之半導體裝置之製造方法的步驟(第四部份)；第19圖描繪一第五實施例的分離封裝半導體裝置；第20圖描繪該第五實施例的電源單元；及第21圖描繪該第五實施例的高頻放大器。
11‧‧‧基體
12‧‧‧緩衝層
13‧‧‧電子轉移層
13a‧‧‧2DEG
14‧‧‧電子供應層
15‧‧‧Mg摻雜GaN層
15a‧‧‧p-GaN區域
15b‧‧‧高電阻區域
16‧‧‧鈍化薄膜
21‧‧‧閘極電極
22‧‧‧源極電極
23‧‧‧汲極電極
32‧‧‧元件分隔區域

Claims (20)

  1. 一種半導體裝置，包含：一形成於一基體上的第一半導體層；一形成於該第一半導體層上的第二半導體層；一形成於該第二半導體層上的第三半導體層；一形成於該第三半導體層上的閘極電極；及形成於該第二半導體層上的一源極電極與一汲極電極，其中該第三半導體層是以一摻雜有一p-型雜質元件(p-type impurity element)的半導體材料形成，且在該第三半導體層中，一p-型區域是形成直接在該閘極電極下面，而一比該p-型區域具有一較高之電阻的高電阻區域是形成在一除了該p-型區域之外的區域內。
  2. 如申請專利範圍第1項所述之半導體裝置，其中在該高電阻區域中，該p-型雜質元件是與氫結合。
  3. 如申請專利範圍第1或2項所述之半導體裝置，其中在該第三半導體層中，在該高電阻區域中之氫的密度是比在該p-型區域中之氫的密度高。
  4. 如申請專利範圍第1或2項所述之半導體裝置，其中該p-型雜質元件是Mg。
  5. 如申請專利範圍第1或2項所述之半導體裝置，其中在該第三半導體層中之Mg的密度是5 x 1018 cm-3至5 x 1020 cm-3。
  6. 如申請專利範圍第1或2項所述之半導體裝置，其中 一絕緣薄膜是形成在該第三半導體層與該閘極電極之間。
  7. 如申請專利範圍第1或2項所述之半導體裝置，其中在該高電阻區域內之第三半導體層的厚度是比在該p-型區域內之第三半導體層的厚度小。
  8. 如申請專利範圍第1或2項所述之半導體裝置，其中該第一半導體層、該第二半導體層，與該第三半導體層是以一氮化物半導體形成。
  9. 如申請專利範圍第1或2項所述之半導體裝置，其中在該第三半導體層內的半導體材料是為一包括GaN的材料。
  10. 如申請專利範圍第1或2項所述之半導體裝置，其中該第一半導體層是以一包括GaN的材料形成。
  11. 如申請專利範圍第1或2項所述之半導體裝置，其中該第二半導體層是以一包括AlGaN的材料形成。
  12. 一種電源單元，包含：如申請專利範圍第1或2項所述的半導體裝置。
  13. 一種放大器，包含：如申請專利範圍第1或2項所述的半導體裝置。
  14. 一種製造半導體裝置的方法，該方法包含：在一基體上相繼地形成一第一半導體層、一第二半導體層，和一包括一p-型雜質元件的第三半導體層；在形成該第三半導體層之後於一氮大氣中執行一加熱處理； 在該第三半導體層上之一要形成有閘極電極的區域內形成一介電光罩；在形成該介電光罩之後於一氫大氣或一氨大氣中執行一加熱處理；及把該介電光罩移除並且在該形成有介電光罩且介電光罩已移除的區域內形成該閘極電極。
  15. 如申請專利範圍第14項所述之方法，更包含：在該氫大氣或該氨大氣中執行該加熱處理之後於該第三半導體層上形成一絕緣薄膜；及經過該絕緣薄膜在該形成有介電光罩且介電光罩已移除的區域內形成該閘極電極。
  16. 如申請專利範圍第14或15項所述之方法，更包含：在該介電光罩的形成之後，把在一未形成有介電光罩之區域內之部份的該第三半導體層移除；及在該第三半導體層之部份的移除之後，於氫大氣或氨大氣中執行該加熱處理。
  17. 一種製造半導體裝置的方法，該方法包含：於一基體上相繼地形成一第一半導體層、一第二半導體層，和一包括一p-型雜質元件的第三半導體層；在形成該第三半導體層之後，在一氮大氣中執行一加熱處理；在該第三半導體層上形成一閘極電極；及在形成該閘極電極之後，在一氫大氣或一氨大氣中執行一加熱處理。
  18. 如申請專利範圍第14、15、和17項中之任一項所述的方法，其中該p-型雜質元件是Mg。
  19. 如申請專利範圍第14、15、和17項中之任一項所述的方法，其中該第一半導體層、該第二半導體層、和該第三半導體層是藉由MOVPE(金屬有機氣相磊晶)來形成。
  20. 如申請專利範圍第14、15、和17項中之任一項所述的方法，更包含：形成與該第二半導體層接觸的一源極電極和一汲極電極。
TW101134707A 2011-09-27 2012-09-21 半導體裝置 TWI500148B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011211560A JP2013074068A (ja) 2011-09-27 2011-09-27 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201314899A true TW201314899A (zh) 2013-04-01
TWI500148B TWI500148B (zh) 2015-09-11

Family

ID=47910278

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134707A TWI500148B (zh) 2011-09-27 2012-09-21 半導體裝置

Country Status (5)

Country Link
US (1) US20130075750A1 (zh)
JP (1) JP2013074068A (zh)
KR (1) KR101502662B1 (zh)
CN (1) CN103022119A (zh)
TW (1) TWI500148B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6110163B2 (ja) * 2013-03-06 2017-04-05 トランスフォーム・ジャパン株式会社 半導体装置とその製造方法
JP2015126034A (ja) * 2013-12-25 2015-07-06 サンケン電気株式会社 電界効果型半導体素子
JP6368197B2 (ja) * 2014-08-29 2018-08-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6527423B2 (ja) * 2015-08-11 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20170069723A1 (en) * 2015-09-08 2017-03-09 M/A-Com Technology Solutions Holdings, Inc. Iii-nitride semiconductor structures comprising multiple spatially patterned implanted species
CN105870013A (zh) * 2016-06-08 2016-08-17 苏州能屋电子科技有限公司 通过p型钝化实现增强型HEMT的方法及增强型HEMT
CN106981513A (zh) * 2017-04-24 2017-07-25 苏州能屋电子科技有限公司 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法
CN107393958A (zh) * 2017-04-25 2017-11-24 中国电子科技集团公司第五十五研究所 低导通电阻高阈值电压增强型GaN器件的制备方法
CN108155099A (zh) * 2017-12-22 2018-06-12 中国科学院苏州纳米技术与纳米仿生研究所 一种包含介质层的p型栅HEMT器件及其制作方法
CN108305834B (zh) * 2018-01-11 2021-02-19 北京华碳科技有限责任公司 一种增强型氮化镓场效应器件的制备方法
CN108365008B (zh) * 2018-01-11 2020-12-04 北京华碳科技有限责任公司 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
CN111886683B (zh) * 2018-03-22 2024-01-02 松下控股株式会社 氮化物半导体装置
CN108447907A (zh) * 2018-03-26 2018-08-24 英诺赛科（珠海）科技有限公司 晶体管及其制备方法
CN108565283A (zh) * 2018-04-13 2018-09-21 中国科学院苏州纳米技术与纳米仿生研究所 GaN基T型栅高频器件及其制备方法和应用
CN108962752A (zh) * 2018-09-04 2018-12-07 苏州能屋电子科技有限公司 p型栅增强型HEMT器件及其制作方法
CN109742142A (zh) * 2018-12-07 2019-05-10 北京大学深圳研究生院 一种GaN基HEMT器件及其制备方法
CN109817523B (zh) * 2018-12-27 2021-11-09 泉州三安半导体科技有限公司 电荷平衡结构、具有电荷平衡结构的功率器件及制作方法
CN111477547A (zh) * 2020-04-26 2020-07-31 广东省半导体产业技术研究院 一种增强型功率器件及其制作方法
WO2021243603A1 (zh) * 2020-06-03 2021-12-09 苏州晶湛半导体有限公司 半导体结构及其制作方法
WO2021258765A1 (zh) * 2020-06-24 2021-12-30 广东致能科技有限公司 一种半导体器件、制造方法及电子设备
US20220005944A1 (en) * 2020-07-02 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
CN111952176A (zh) * 2020-08-17 2020-11-17 深圳方正微电子有限公司 半导体结构、增强型高电子迁移率晶体管及其制备方法
CN112786687A (zh) * 2021-02-08 2021-05-11 厦门市三安集成电路有限公司 半导体外延结构及其制备方法、半导体器件
CN113113480A (zh) * 2021-03-24 2021-07-13 聚能晶源(青岛)半导体材料有限公司 具有p-GaN盖帽层的HEMT器件及制备方法
CN115472686A (zh) * 2021-06-29 2022-12-13 北京大学 一种低动态电阻增强型GaN器件
CN113838931A (zh) * 2021-08-23 2021-12-24 华灿光电（浙江）有限公司 高电子迁移率晶体管芯片及其制备方法
CN113782600B (zh) * 2021-08-27 2023-07-28 聚能晶源(青岛)半导体材料有限公司 增强型GaN基HEMT器件、器件外延及其制备方法
CN115602540B (zh) * 2022-11-28 2023-06-09 江苏能华微电子科技发展有限公司 一种增强型GaN功率器件的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11261053A (ja) * 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP4712459B2 (ja) * 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP4712683B2 (ja) * 2006-12-21 2011-06-29 パナソニック株式会社 トランジスタおよびその製造方法
JP2009206123A (ja) * 2008-02-26 2009-09-10 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
JP2009231395A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法
JP2009231396A (ja) * 2008-03-19 2009-10-08 Sumitomo Chemical Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20130033956A (ko) 2013-04-04
US20130075750A1 (en) 2013-03-28
CN103022119A (zh) 2013-04-03
TWI500148B (zh) 2015-09-11
JP2013074068A (ja) 2013-04-22
KR101502662B1 (ko) 2015-03-13

Similar Documents

Publication Publication Date Title
TWI500148B (zh) 半導體裝置
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR101394206B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR101357357B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI476914B (zh) 半導體裝置及半導體裝置之製造方法
TWI451500B (zh) 半導體裝置及半導體裝置的製造方法
TWI518900B (zh) 半導體裝置及半導體裝置的製造方法
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014183125A (ja) 半導体装置
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
TW201344902A (zh) 半導體裝置及其製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
JP6772579B2 (ja) 半導体装置及び半導体装置の製造方法
JP6953886B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US10312344B2 (en) Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021027151A (ja) 半導体装置、半導体装置の製造方法及び増幅器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees