TWI518900B - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TWI518900B
TWI518900B TW102124894A TW102124894A TWI518900B TW I518900 B TWI518900 B TW I518900B TW 102124894 A TW102124894 A TW 102124894A TW 102124894 A TW102124894 A TW 102124894A TW I518900 B TWI518900 B TW I518900B
Authority
TW
Taiwan
Prior art keywords
layer
doped
type
semiconductor device
electron
Prior art date
Application number
TW102124894A
Other languages
English (en)
Other versions
TW201413949A (zh
Inventor
山田敦史
Original Assignee
創世舫電子日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創世舫電子日本股份有限公司 filed Critical 創世舫電子日本股份有限公司
Publication of TW201413949A publication Critical patent/TW201413949A/zh
Application granted granted Critical
Publication of TWI518900B publication Critical patent/TWI518900B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

半導體裝置及半導體裝置的製造方法 發明領域
於此中所討論的實施例係有關於一種半導體裝置及一種半導體裝置的製造方法。
發明背景
GaN、AlN、InN，其是為氮化物半導體，或者由其之混合晶體製成的材料，是具有高飽和電子速度與寬帶隙(wide band gap)，而把這些材料應用到高崩潰電壓/高輸出電子裝置的研究是被作成。作為高崩潰電壓/高輸出電子裝置，關於場效電晶體(FET)，更特別地，高電子移動率電晶體(HEMT)的技術是被研究與發展。
作為一使用氮化物半導體的HEMT，是有電子轉渡層是以GaN形成而電子供應層是以AlGaN形成的一種範例。在一具有這結構的HEMT中，高密度2DEG(二維電子氣)是依據一由於在GaN與AlGaN之間之晶格常數差異而產生的變形(distortion)，即，所謂的壓電極化，來被產生。因此，一高-效率、高-輸出半導體裝置被獲得。
在一具有電子轉渡層是由GaN製成而電子供應層是由AlGaN製成之一種結構的HEMT中，高密度2DEG被產生，而因此是難以使該HEMT成為常關。為了解決這問題，一種藉由把該電子供應層之一個在該要形成有閘極電極之區域內之部份移除來形成一凹坑，並且使正好在該閘極電極下面之2DEG消失的方法是被揭露(見，例如，專利文件1)。再者，一種形成一p-GaN層在該閘極電極與該電子供應層之間，並且減少正好在閘極電極下面之2DEG之產生，以致於該HEMT成為常關的方法是被揭露(見，例如，專利文件2)。
專利文件1：日本早期公開專利公告第2009-76845號
專利文件2：日本早期公開專利公告第2007-19309號
然而，關於形成一凹坑的方法，當形成一凹坑時由蝕刻所引起的毀損是施行在該電子轉渡層附近，而因此導通電阻(on resistance)增加且漏電流增加，其導致在該HEMT之特性上的降級。
再者，當形成一p-GaN層在該電子供應層與該閘極電極之間時，通常，該p-GaN層是藉由形成一p-GaN薄膜於電子供應層的整個表面上，而然後藉由乾蝕刻把該p-GaN薄膜從不包括要形成有閘極電極之區域的區域移除來被形成。然而，GaN是為一種明顯難以執行乾蝕刻的材料。再者，要以在AlGaN與GaN之間之高選擇比率執行蝕刻是不可能的，而因此，是難以僅移除該p-GaN層。因此，在要移除p-GaN層的該區域中，是有p-GaN層之一部份餘留的情況，或者電子供應層之一部份是從該要移除p-GaN層之區域移除的情況。在這些情況中，導 通電阻變高，而因此該HEMT的特性被降級。再者，當在電子供應層之厚度上的變化是因在由乾蝕刻所執行之蝕刻上之變化而產生時，在該HEMT之特性上的變化產生，其導致在良率上的降低。
在該HEMT中，當縱使電子供應層的一部份被移除時，該等特性是顯著地降級。因此，為了防止該電子供應層被毀損，蝕刻是以該p-GaN層之一部份是餘留的情況被執行。然而，如果該p-GaN層之一部份是餘留在要移除掉p-GaN層的該區域內的話，除了上述之外的問題是產生。即，電洞是被產生於在它們那裡位於帶間之間隔在電子供應層與p-GaN層之間是不連續的部份中，而漏電流是被產生在源極與汲極之間。
發明概要
據此，本發明之一特徵之目的是為提供一種成為常關且在其中之漏電流是被減少的半導體裝置，以及一種半導體裝置的製造方法。
根據該等實施例之一特徵，一種半導體裝置包括形成於一基體上的一電子轉渡層；形成於該電子轉渡層上的一電子供應層；形成於該電子供應層上的一摻雜層，該摻雜層是以氮化物半導體所形成，在其中，待形成p-型的一雜質元件以及C是被摻雜；一形成於該摻雜層上的p-型層，該p-型層是以一氮化物半導體所形成，在其中，待形成p-型的該雜質元件是被摻雜；形成於該p-型層上的一閘極電極；及形成於該摻雜層或該電子供應層上的一源極電極與一汲極電極，其中，該p-型層 是形成於緊接在該閘極電極下面的一區域內，而且被摻雜在該摻雜層內之C的一密度是大於或等於1x1017 cm-3且小於或等於1x1019 cm-3。
11‧‧‧基體
12‧‧‧成核層
13‧‧‧緩衝器層
21‧‧‧電子轉渡層
21a‧‧‧2DEG
22‧‧‧間隙子層
23‧‧‧電子供應層
24‧‧‧摻雜層
25‧‧‧p-型層
25t‧‧‧p-型薄膜
31‧‧‧閘極電極
32‧‧‧源極電極
33‧‧‧汲極電極
51‧‧‧光阻圖案
410‧‧‧半導體晶片
420‧‧‧導架線
421‧‧‧閘極接腳
422‧‧‧源極接腳
423‧‧‧汲極接腳
430‧‧‧固晶劑
431‧‧‧導線
432‧‧‧導線
433‧‧‧導線
441‧‧‧閘極電極
442‧‧‧源極電極
443‧‧‧汲極電極
450‧‧‧PFC電路
451‧‧‧開關元件
452‧‧‧二極體
453‧‧‧扼流線圈
454‧‧‧電容器
455‧‧‧電容器
456‧‧‧二極體橋
460‧‧‧電源單元
461‧‧‧高電壓初級電路
462‧‧‧低電壓次級電路
463‧‧‧變壓器
464‧‧‧AC源
465‧‧‧橋接整流器電路
466‧‧‧切換元件
467‧‧‧切換元件
468‧‧‧切換元件
470‧‧‧高功率放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
圖1描繪一第一實施例之半導體裝置的結構；圖2A至2C描繪該第一實施例之一種製造半導體裝置之方法的步驟(1)；圖3A與3B描繪該第一實施例之製造半導體裝置之方法的步驟(2)；圖4示意地描繪一第二實施例的分離封裝半導體裝置；圖5是為該第二實施例之PFC電路的電路圖；圖6是為該第二實施例之電源單元的電路圖；及圖7描繪該第二實施例之高功率放大器的結構。
較佳實施例之詳細說明
本發明的較佳實施例將會配合該等附圖來作說明。在後面，相同的元件是由相同的標號標示而且不被進一步描述。
第一實施例
半導體裝置
一第一實施例之半導體裝置的描述是被提供。本實施例的半導體裝置是為一種具有在圖1中所示之結構的HEMT。
具體地，一成核層12、一緩衝器層13、一電子轉渡 層21、一間隙子層22、一電子供應層23、與一摻雜層24是以氮化物半導體材料形成在一由半導體製成的基體11上。再者，在該摻雜層24上，一p-型層25是形成在一個要形成有一閘極電極31的區域內，而該閘極電極31是形成在該p-型層25上。再者，在該摻雜層24上，一源極電極32與一汲極電極33是被形成。該源極電極32與該汲極電極33可以藉由把該摻雜層24從要形成有源極電極32與汲極電極33的該區域移除，並且形成與電子供應層23接觸的源極電極32與汲極電極33來被形成。
在本實施例中，一SiC基體被使用作為該基體11。然而，一Si(矽)基體、一藍寶石基體、或者一GaN基體是可以被使用。一導電基體、一半絕緣基體、與一絕緣基體中之任一者是可以被使用。該成核層12是以AlN形成，而該緩衝器層13是以AlGaN形成。該電子轉渡層21是以具有大約3 μm之厚度的i-GaN形成，而該間隙子層22是以具有大約5 nm之厚度的i-AlGaN形成。該電子供應層23是以具有大約30 nm之厚度的n-AlGaN形成，而Si是以大約5x1018 cm-3的密度摻雜作為n-型雜質元件。據此，2DEG 21a被產生在該電子轉渡層21內於該位在電子轉渡層21與間隙子層22之間的界面附近。
該摻雜層24是以具有大約5 nm之厚度的GaN形成，在其中，Mg是以大約4x1019 cm-3的密度摻雜作為p-型雜質元件而C是以大約1x1019 cm-3的密度摻雜。藉由摻雜C在GaN內以形成該摻雜層24，摻雜於該摻雜層24內之Mg之作用如一受體的功能被抵消，而因此電洞被防止被產生。通常，摻雜於GaN內之Mg的活化率(activation rate)是大約1%至2%。因此，假設Mg 的摻雜密度是1x1019 cm-3到4x1019 cm-3，被活化之Mg的密度是大約1x1017 cm-3到8x1017 cm-3。因此，藉由把C的摻雜密度設定到大約與這密度相同或者高於這密度，電洞是被防止被產生，而因此C的摻雜密度最好是大於或等於1x1017 cm-3且小於或等於1x1019 cm-3。該p-型層25是以具有大約50 nm之厚度的p-GaN形成，而Mg是以大約4x1019 cm-3的密度摻雜作為p-型雜質元件。再者，要使該p-型層25作用為p-型，一諸如Mg般之是為p-型的雜質元件最好是以大於或等於1x1018 cm-3的密度摻雜在該p-型層25內。
注意的是，該間隙子層22與該電子供應層23能夠以InAlN形成。例如，該間隙子層22能夠以i-In0.17Al0.83N形成，而該電子供應層23能夠以n-In0.17Al0.83N形成。再者，作為該p-型雜質元件，除了Mg之外，Be是可以被使用。
半導體裝置的製造方法
接著，請參閱圖2A至3B所示，本實施例之一種製造半導體裝置之方法的描述是被提供。
首先，如在圖2A中所示，在該基體11上，諸如成核層12、緩衝器層13、電子轉渡層21、間隙子層22、電子供應層23、摻雜層24、與p-型薄膜25t般的氮化物半導體層是被依序地層疊。在本實施例中，這些氮化物半導體層是以MOVPE(金屬有機氣相磊晶)藉外延生長來被形成。
當致使以上的氮化物半導體層以MOVPE外延地生長時，作為鎵(Ga)之原料氣體的三甲基鎵(TMG)、作為鋁(Al)之原料氣體的三甲基鋁(TMA)、與作為氮之原料氣體的氨(NH3) 是被使用。再者，矽烷(SiH4)是被使用作為被摻雜作為n-型雜質元件之Si的原料氣體，而環戊二烯基鎂(Cp2Mg)是被使用作為是為p-型雜質元件之Mg的原料氣體。藉由調整這些被供應在一腔室內之原料氣體的供應量，具有希望之成分比率的氮化物半導體層是被形成。這些原料氣體是藉由使用氫氣(H2)作為載氣來被供應在該MOVPE裝置的腔室內。注意的是，當形成這些氮化物半導體層時該基體溫度是大約1000℃。再者，在本申請案中，TMA與III族之TMA之原料氣體之分子之數目，對是為被供應在腔室內之V族之原料氣體之NH3之分子之數目的比率，是可以被描述為V族/III族的供應比率。
具體地，形成該成核層12的AlN是藉由供應TMA與NH3來被形成。形成該緩衝器層13的AlGaN是藉由供應TMA、TMG、與NH3來被形成。在這情況中，被供應在該腔室內之V族/III族的供應比率是大於或等於100，而在該腔室內部的壓力是小於或等於10 kPa。
形成該電子轉渡層21之具有大約3 μm之厚度的i-GaN是藉由供應TMG與NH3來形成。在這情況中，被供應在該腔室內之V族/III族的供應比率是大於或等於10000，而在該腔室內部的壓力是大於或等於30 kPa。
形成該間隙子層22之具有大約5 nm之厚度的i-Al0.3Ga0.7N是藉由供應TMA、TMG、與NH3來形成。在這情況中，被供應在該腔室內之V族/III族的供應比率是大於或等於100，而在該腔室內部的壓力是小於或等於10 kPa。
形成該電子供應層23之具有大約30 nm之厚度的 n-Al0.3Ga0.7N是藉由供應TMA、TMG、與NH3，以及藉由供應預定量的SiH4作為Si的原材料氣體來形成。據此，在該電子供應層23中，Si是以大約5x1018 cm-3的密度摻雜作為n-型雜質元件。在這情況中，被供應在該腔室內之V族/III族的供應比率是大於或等於100，而在該腔室內部的壓力是小於或等於10 kPa。
形成該摻雜層24之具有大約5 nm之厚度的GaN是藉由供應TMG與NH3，以及藉由供應預定量的Cp2Mg來形成。據此，在該摻雜層24中，Mg是以大約4x1019 cm-3的密度摻雜作為p-型雜質元件。在這情況中，被供應在該腔室內之V族/III族的供應比率是小於或等於1000，更具體地，大約1000，而在該腔室內部的壓力是小於或等於10 kPa。當該摻雜層24是在這些條件下形成時，被包括在TMG內的C被帶入至該摻雜層24內，而因此在該摻雜層24內，C是以大約1x1019 cm-3的密度摻雜。因此，在本實施例中，於該摻雜層24內，兩種類型的雜質元件被摻雜，即，是為p-型的Mg以及抵消p-型之功能的C。
那就是說，當以MOVPE藉由供應TMG與NH3來形成一GaN層時，如果在該腔室內部的壓力降低的話，被包括在TMG內之大量的C被帶入至該GaN層內。再者，當形成該GaN層，且V族/III族的供應比率降低時，被包括在TMG內之大量的C被帶入至該GaN層內。本實施例是以這研究結果為基礎。該摻雜層24是在腔室內部之壓力是比在以i-GaN形成電子轉渡層21之情況中的低的一種條件下，且也是在V族/III族之供應比率是比在以i-GaN形成電子轉渡層21之情況中的低的一種條件下形成。藉由在以上的條件下形成該GaN層，C是被摻雜在GaN 中至該摻雜層24內。據此，當形成該摻雜層24時，C是在沒有供應一用於摻雜C的雜質原料氣體下被摻雜在該摻雜層24內，而因此，C是有效地以低成本摻雜。注意的是，摻雜在摻雜層24內之C的密度藉由調整在該腔室內的壓力以及V族/III族的供應比率來被作成希望的密度。
因此，該摻雜層24是更希望在腔室內部之壓力是比在形成電子轉渡層21之情況中的壓力低的一條件下，以及在V族/III族之供應比率是比在形成電子轉渡層21之情況中之V族/III族的供應比率低的一條件下形成。再者，從製造的觀點看，該摻雜層24最好是藉由實質上與當形成電子供應層23時所使用之壓力相同的壓力來被形成。
形成該p-型薄膜25t之具有大約50 nm之厚度的p-GaN是藉由供應TMG與NH3，以及藉由供應預定量的Cp2Mg來形成。據此，在該p-型薄膜25t中，Mg是以大約4x1019 cm-3的密度摻雜作為p-型雜質元件。在這情況中，被供應在腔室內之V族/III族的供應比率是大於或等於大約10000，而在腔室內部的壓力是大於或等於30 kPa。因此，被包括在TMG內的任何的C是難以被帶入該p-型薄膜25t。
隨後，光阻是施加到該p-型薄膜25t上，而曝光與顯影是以曝光裝置執行，俾可形成一具有一開孔在該在它那裡要形成有一元件分隔區域之區域內的光阻圖案(圖中未示)。隨後，在該位於該在它那裡未形成有光阻圖案之區域內的氮化物半導體層中，一元件分隔區域(圖中未示)是藉由執行使用氯基氣體的乾蝕刻或離子植入來形成。隨後，該光阻圖案是利用一 有機溶劑來被移除。
接著，如在圖2B中所示，一光阻圖案51是形成在該p-型薄膜25t上位於該要在它那裡形成有該p-型層25的區域中。具體地，光阻是施加到該p-型薄膜25t的表面上，而曝光與顯影是以曝光裝置執行，俾可形成該光阻圖案51於該在它那裡是要形成有該p-型層25，即，於它那裡是要形成有該閘極電極31的區域中。
接著，如在圖2C中所示，該p-型薄膜25t是藉乾蝕刻來從該在它那裡是未形成有光阻圖案51的區域移去，因此該p-型層25是形成在該在它那裡是形成有光阻圖案51的區域中。
在這情況中，蝕刻是被執行直到該p-型薄膜25t是完全地從不包括該在它那裡是要形成有閘極電極31之區域的區域移除為止。據此，該摻雜層24的一部份是藉由乾蝕刻來移除，然而該乾蝕刻是在形成於摻雜層24下面之電子供應層23未被露出的一狀況下被停止。為了在電子供應層23是如上所述未被露出的一狀況下停止該乾蝕刻，該摻雜層24最好是被形成具有一個大於或等於5 nm以及小於或等於15 nm的厚度。在本實施例中，如上所述之乾蝕刻的範例是為RIE(反應離子蝕刻)。
如上所述，在本實施例中，要在沒有減少出現在未形成有p-型層25之區域正下方的2DEG 21a下使在形成有p-型層之區域正下方的2DEC 21a消失是有可能的。因此，一變成常關且具有低導通電阻的HEMT是被獲得。
如上所述，該摻雜層24最好具有一個大於或等於5 nm且小於或等於15 nm的厚度。如果該摻雜層24的厚度是小於5 nm的話，是有因蝕刻不均勻，在該p-型薄膜25t是完全從該在它那裡是未形成有光阻圖案51之區域移除之前，該摻雜層24被移除且該電子供應層23的一部份被移除的情況。再者，如果該摻雜層24是厚的話，形成該p-型層25的效果變弱，而該HEMT幾乎不變成常關，而因此該摻雜層24的厚度最好是小於或等於15 nm。再者，至於該摻雜層24，過蝕刻會依據需要來被執行。再者，在該在它那裡是未形成有光阻圖案51的區域中，縱使該摻雜層24的一部份是餘留，這不會影響該HEMT的特性。
隨後，該光阻圖案51是以一有機溶劑來移除，因此在圖2C中所示的結構是被獲得。
接著，如在圖3A中所示，該源極電極32與該汲極電極33是被形成在該摻雜層24上。具體地，光阻是被施加到該p-型層25與該摻雜層24上，而曝光與顯影是以曝光裝置執行，俾可形成一個具有一開孔在該在它那裡是要形成有源極電極32與汲極電極33之區域中的光阻圖案。隨後，一以Ta/Al形成的金屬層疊薄膜(薄膜厚度：Ta：200 nm，Al：200 nm)是藉真空蒸鍍來被形成。隨後，藉由把這浸泡在一有機溶劑內，形成在該光阻圖案上的金屬層疊薄膜是與該光阻圖案一起被剝離並移除。據此，以餘留的金屬層疊薄膜，該源極電極32與該汲極電極33是被形成。隨後，在氮大氣中，熱處理是在400℃至1000℃的溫度下執行，例如，在550℃，俾可致使該源極電極32與該汲極電極33與該摻雜層24成歐姆接觸。當歐姆接觸在沒有執行熱處理之下能夠被達成時，熱處理是不被執行。
該表示式Ta/Al表示一個具有兩個層的金屬層疊薄 膜的意思，在其中，Ta是為底層而Al是為頂層。再者，該源極電極32與該汲極電極33可以是在把該電子供應層23與該摻雜層24之一部份從該在它那裡是要形成有源極電極32與汲極電極33的區域移除之後被形成。
接著，如在圖3B中所示，閘極電極31是形成在該p-型層25上。具體地，光阻是施加到該p-型層25與該摻雜層24上，而曝光與顯影是以曝光裝置執行，俾可形成一具有一開孔在該在它那裡是要形成有閘極電極31之區域中的光阻圖案。隨後，一以Ni/Au形成的金屬層疊薄膜(厚度，Ni：30 nm，Au：400 nm)是藉由真空蒸氣沉積(vaccum vapor deposition)來形成。隨後，藉由把這浸泡在一有機溶劑內，形成於該光阻圖案上的金屬層疊薄膜是與該光阻圖案一起被剝離及移除。據此，以餘留的金屬層疊薄膜，該閘極電極31是被形成在該p-型層25上。隨後，熱處理會是依據需要來被執行。
該閘極電極31、該源極電極32、與該汲極電極33可以藉由組合以上所述之那些之外的金屬材料來被形成，而且可以具有以上所述之那些之外的結構，諸如一個包括一單一層的金屬薄膜般。再者，形成該閘極電極31、該源極電極32、與該汲極電極33的方法可以是藉由以上所述的之外的方法來被形成。
藉由以上的方法，本實施例的半導體裝置是被製成。
第二實施例
接著，一第二實施例的描述是被提供。本實施例是有關於一種半導體裝置、一種電源單元、以及一種高功率放大 器。
本實施例的半導體裝置是藉由分離封裝該第一實施例之半導體裝置來被形成。這分離封裝半導體裝置的描述是配合圖4來被提供。圖4示意地描繪該分離封裝半導體裝置的內部，而電極的位置是與該第一實施例的那些不同。
首先，依據第一實施例或第二實施例製造的半導體裝置是藉由切割製程來被切割，而一由一GaN系統材料製成之是為一HEMT的半導體晶片410是被形成。該半導體晶片410是以一諸如焊錫般的固晶劑(diatouch agent)430來被固定到一導線架420上。
接著，該閘極電極441是以一導線431連接至一閘極接腳421，該源極電極442是以一導線432連接至一源極接腳422、而該汲極電極443是以一導線433連接至一汲極接腳423。該等導線431、432、和433是由諸如Al般的金屬材料形成。此外，在本實施例中，該閘極電極441是為一閘極電極墊，其是連接到在第一實施例之半導體裝置的閘極電極51。相似地，該源極電極442是為一源極電極墊，其是連接到該源極電極32。再者，該汲極電極443是為一汲極電極墊，其是連接到該汲極電極33。
接著，樹脂密封是藉轉移模製法(transfer mold method)以一模製樹脂440執行。如上所述，一由GaN系統材料製成之是為一HEMT的分離-封裝半導體晶片是被製成。
PFC電路、電源單元、與高功率放大器
接著，本實施例的PFC(功率因子校正)電路、電源 單元、以及高功率放大器的描述是被提供。本實施例的PFC電路、電源單元、以及高功率放大器使用該第一實施例的半導體裝置。
PFC電路
接著，本實施例之PFC電路的描述是被提供。本實施例的PFC電路包括該第一實施例的半導體裝置。
請參閱圖5所示，本實施例之PFC電路的描述是被提供。本實施例的PFC電路450包括一開關元件(電晶體)451、一二極體452、一扼流線圈(choke coil)453、電容器454,455、二極體橋(diode bridge)456、與一AC(交流)源(圖中未示)。作為該開關元件451，是為該第一實施例之半導體裝置的HEMT是被使用。
在該PFC電路450中，該開關元件451的汲極電極是連接到該二極體452的陽極電極和該扼流線圈453之該等電極中之一者。再者，該開關元件451的源極電極是連接到該電容器454之該等電極中之一者以及該電容器455之該等電極中之一者。該電容器454的另一電極是連接到該扼流線圈453的另一電極。該電容器455的另一電極是連接到該二極體452的陰極電極，而該AC源(圖中未示)是經由該二極體橋456來連接在該電容器454的兩電極之間。在這PFC電路450中，一直流(DC)是從該電容器455的兩電極之間輸出。
電源單元
請參閱圖6所示，本實施例之電源單元的描述是被提供。本實施例的電源單元460包括一高電壓初級側電路461、一 低電壓次級側電路462、與一置於該高電理初級側電路461與該低電壓次級側電路462之間的變壓器463。該高電壓初級側電路461包括一交流(AC)源464，一所謂橋接整流器電路465、數個切換元件(在圖6的範例中為四個切換元件)466、及一切換元件467。該低電壓次級側電路462包括數個切換元件(在圖6的範例中為三個切換元件)468。在圖6的範例中，該第一實施例的半導體裝置被用作該等切換元件466與該切換元件467。該初級側電路461的切換元件466與467最好是為常關式半導體裝置。再者，在該低電壓次級側電路462中所使用的切換元件468是為由矽製成的典型MISFET(金屬絕緣體半導體場效電晶體)。
高功率放大器
接著，請參閱圖7所示，本實施例的高功率放大器的描述是被提供。本實施例的高功率放大器470可以被應用到行動電話之基地台的功率放大器。該高功率放大器470包括一數位預失真電路471、混合器472、一功率放大器473、與一定向耦合器(directional coupler)474。該數位預失真電路471補償輸入訊號的非線性應力(non-linear strains)。該等混合器472把該等它們之非線性應力已被補償的輸入訊號與AC訊號混合。該功率放大器473把該等業已與該等AC訊號混合一起的輸入訊號放大。在圖7的範例中，該功率放大器473包括該第一實施例的半導體裝置。該定向耦合器474監視輸入訊號與輸出訊號。在圖7的電路中，例如，該開關可以被切換以致於該等輸出訊號是藉由該等混合器472來與AC訊號混合並且被發送到該數位預失真電路471。
依據該等實施例之特徵的一種半導體裝置以及一種半導體裝置的製造方法，該半導體裝置變成常關且在該半導體裝置中的漏電流是被減少。
本發明不被限定為於此中所述的特定實施例，而在沒有離開本發明的範圍之下變化與修改是可以被完成。
11‧‧‧基體
12‧‧‧成核層
13‧‧‧緩衝器層
21‧‧‧電子轉渡層
21a‧‧‧2DEG
22‧‧‧間隙子層
23‧‧‧電子供應層
24‧‧‧摻雜層
25‧‧‧p-型層
31‧‧‧閘極電極
32‧‧‧源極電極
33‧‧‧汲極電極

Claims (20)

  1. 一種半導體裝置，包含：形成於一基體上的一電子轉渡層；形成於該電子轉渡層上的一電子供應層；形成於該電子供應層上的一摻雜層，該摻雜層是以一氮化物半導體所形成，其中，待變成p-型的一雜質元件以及C是被摻雜；形成於該摻雜層上的一p-型層，該p-型層是以一氮化物半導體所形成，其中，待變成p-型的該雜質元件是被摻雜；形成於該p-型層上的一閘極電極；及形成於該摻雜層或該電子供應層上的一源極電極與一汲極電極，其中該p-型層是形成於緊接在該閘極電極下面的一區域中，且摻雜在該摻雜層內之C的一密度是大於或等於1x1017 cm-3並小於或等於1x1019 cm-3。
  2. 如請求項1所述之半導體裝置，其中待變成p-型的該雜質元件是Mg或Be。
  3. 如請求項1或2所述之半導體裝置，其中在該摻雜層與該p-型層中，待變成p-型之該雜質元件的一密度在被摻雜之前是大於或等於1x1018 cm-3。
  4. 如請求項1或2所述之半導體裝置，其中 該p-型層是以包括GaN的一材料所形成。
  5. 如請求項1或2所述之半導體裝置，其中該摻雜層是以包括GaN的一材料所形成。
  6. 如請求項1或2所述之半導體裝置，其中該摻雜層具有大於或等於5 nm且小於或等於15 nm的一厚度。
  7. 如請求項1或2所述之半導體裝置，其中該電子轉渡層是以包括GaN的一材料所形成。
  8. 如請求項1或2所述之半導體裝置，其中該電子供應層是以包括AlGaN或InAlN的一材料所形成。
  9. 一種製造半導體裝置的方法，該方法包含下列步驟：以氮化物半導體形成依序地層疊於一基體上的一電子轉渡層、一電子供應層、一摻雜層、與一p-型薄膜；藉由乾蝕刻把該p-型薄膜從除了待形成一閘極電極之一區域的區域移除，並且於待形成該閘極電極的該區域中形成一p-型層；及於該p-型層上形成該閘極電極，其中在該p-型薄膜中，待變成p-型的一雜質元件是被摻雜，在該摻雜層中，待形成p-型的該雜質元件與C是被摻雜，且摻雜在該摻雜層中之C的一密度是大於或等於1x1017 cm-3且小於或等於1x1019 cm-3。
  10. 如請求項9所述之方法，其中該電子轉渡層、該電子供應層、該摻雜層、與該p-型薄膜是根據MOVPE(Metal-Organic Vapor Phase Epitaxy，有機金屬氣相磊晶)來形成。
  11. 如請求項10所述之方法，其中當形成該摻雜層時所施加的一壓力是低於形成該電子轉渡層時所施加的一壓力，且當形成該摻雜層時V族/III族的一供應比率是低於形成該電子轉渡層時V族/III族的一供應比率。
  12. 一種製造半導體裝置的方法，該方法包含下列步驟：根據MOVPE以氮化物半導體形成依序地層疊於一基體上的一電子轉渡層、一電子供應層、一摻雜層、與一p-型薄膜；藉由乾蝕刻把該p-型薄膜從除了待形成一閘極電極之一區域的區域移除並且於待形成該閘極電極的該區域中形成一p-型層；及於該p-型層上形成該閘極電極，其中在該p-型薄膜中，待形成p-型的一雜質元件是被摻雜，在該摻雜層中，待形成p-型的該雜質元件是被摻雜，其中形成該摻雜層時所施加的一壓力是低於形成該電子轉渡層時所施加的一壓力。
  13. 如請求項12所述之方法，其中形成該摻雜層時所施加的該壓力是與形成該電子供 應層時所施加的一壓力相同。
  14. 一種製造半導體裝置之方法，該方法包含下列步驟：根據MOVPE以氮化物半導體形成依序地層疊於一基體上的一電子轉渡層、一電子供應層、一摻雜層、與一p-型薄膜；藉由乾蝕刻把該p-型薄膜從除了待形成一閘極電極之一區域的區域移除，並且於待形成該閘極電極的該區域中形成一p-型層；及於該p-型層上形成該閘極電極，其中在該p-型薄膜中，待形成p-型的一雜質元件是被摻雜，在該摻雜層中，待形成p-型的該雜質元件是被摻雜，其中，當形成該摻雜層時V族/III族的一供應比率是低於當形成該電子轉渡層時V族/III族的一供應比率。
  15. 如請求項14所述之方法，其中形成該摻雜層時V族/III族的該供應比率是與形成該電子供應層時V族/III族的一供應比率相同。
  16. 如請求項14或15所述之方法，其中形成該摻雜層時所施加的一壓力是低於形成該電子轉渡層時所施加的一壓力。
  17. 如請求項9至15中之任何一項所述之方法，其中該p-型層是以包括GaN的一材料所形成，且該摻雜層是以包括GaN的一材料所形成。
  18. 如請求項9至15中之任何一項所述之方法，更包含下列 步驟：於該摻雜層或該電子供應層上形成一源極電極與一汲極電極。
  19. 一種電源單元，包含根據請求項1或2所述之半導體裝置。
  20. 一種放大器，包含根據請求項1或2所述之半導體裝置。
TW102124894A 2012-09-28 2013-07-11 半導體裝置及半導體裝置的製造方法 TWI518900B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012218246A JP2014072426A (ja) 2012-09-28 2012-09-28 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201413949A TW201413949A (zh) 2014-04-01
TWI518900B true TWI518900B (zh) 2016-01-21

Family

ID=50384330

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102124894A TWI518900B (zh) 2012-09-28 2013-07-11 半導體裝置及半導體裝置的製造方法

Country Status (5)

Country Link
US (2) US9035356B2 (zh)
JP (1) JP2014072426A (zh)
KR (1) KR101465889B1 (zh)
CN (1) CN103715241B (zh)
TW (1) TWI518900B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014072426A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
CN107680998A (zh) * 2017-10-24 2018-02-09 江苏华功半导体有限公司 一种GaN基p型栅HFET器件及其制备方法
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US20210257463A1 (en) * 2018-06-20 2021-08-19 Lawrence Livermore National Security, Llc Field assisted interfacial diffusion doping through heterostructure design
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
CN113826206A (zh) 2019-03-21 2021-12-21 创世舫科技有限公司 Iii-氮化物器件的集成设计
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN113224154B (zh) * 2020-02-06 2023-08-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
US20230299190A1 (en) 2020-08-05 2023-09-21 Transphorm Technology, Inc. Iii-nitride devices including a depleting layer
WO2023035104A1 (en) * 2021-09-07 2023-03-16 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208874A (ja) 1999-01-12 2000-07-28 Sony Corp 窒化物半導体と、窒化物半導体発光装置と、窒化物半導体の製造方法と、半導体発光装置の製造方法
JP4865189B2 (ja) 2002-02-21 2012-02-01 古河電気工業株式会社 ＧａＮ系電界効果トランジスタ
US7138648B2 (en) 2003-12-17 2006-11-21 Palo Alto Research Center Incorporated Ultraviolet group III-nitride-based quantum well laser diodes
JP4728582B2 (ja) * 2004-02-18 2011-07-20 古河電気工業株式会社 高電子移動度トランジスタ
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
JP4705482B2 (ja) * 2006-01-27 2011-06-22 パナソニック株式会社 トランジスタ
JP2008078526A (ja) * 2006-09-25 2008-04-03 New Japan Radio Co Ltd 窒化物半導体装置及びその製造方法
JP2009038175A (ja) * 2007-08-01 2009-02-19 Panasonic Corp 窒化物半導体トランジスタとその製造方法
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
US20100109018A1 (en) * 2008-10-31 2010-05-06 The Regents Of The University Of California Method of fabricating semi-insulating gallium nitride using an aluminum gallium nitride blocking layer
JP2010239034A (ja) * 2009-03-31 2010-10-21 Furukawa Electric Co Ltd:The 半導体装置の製造方法および半導体装置
JP5697012B2 (ja) * 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
JP2011108712A (ja) * 2009-11-13 2011-06-02 New Japan Radio Co Ltd 窒化物半導体装置
JP2011233751A (ja) * 2010-04-28 2011-11-17 Panasonic Corp 窒化物半導体トランジスタ
CN101867216B (zh) * 2010-05-12 2014-06-11 中兴通讯股份有限公司 一种移动终端充电装置及移动终端
JP5649112B2 (ja) * 2010-07-30 2015-01-07 パナソニック株式会社 電界効果トランジスタ
JP5672868B2 (ja) 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
CN103155124A (zh) 2010-11-19 2013-06-12 松下电器产业株式会社 氮化物半导体装置
JP2014072426A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20140091315A1 (en) 2014-04-03
KR20140042646A (ko) 2014-04-07
TW201413949A (zh) 2014-04-01
CN103715241B (zh) 2016-09-14
US20150179759A1 (en) 2015-06-25
JP2014072426A (ja) 2014-04-21
US9035356B2 (en) 2015-05-19
KR101465889B1 (ko) 2014-11-26
US9142638B2 (en) 2015-09-22
CN103715241A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
TWI518900B (zh) 半導體裝置及半導體裝置的製造方法
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
TWI598945B (zh) 製造半導體裝置之方法
KR101502662B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI518899B (zh) 半導體裝置
US8633494B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
TW201330258A (zh) 半導體裝置及製造其之方法
JP2014072429A (ja) 半導体装置
US10964805B2 (en) Compound semiconductor device
JP2015070064A (ja) 半導体装置及び半導体装置の製造方法
KR101473577B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPWO2016181441A1 (ja) 半導体装置及び半導体装置の製造方法
JP6106951B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017168862A (ja) 半導体装置