CN102754225A - 半导体基底、半导体装置及其制造方法 - Google Patents

半导体基底、半导体装置及其制造方法 Download PDF

Info

Publication number
CN102754225A
CN102754225A CN2011800090765A CN201180009076A CN102754225A CN 102754225 A CN102754225 A CN 102754225A CN 2011800090765 A CN2011800090765 A CN 2011800090765A CN 201180009076 A CN201180009076 A CN 201180009076A CN 102754225 A CN102754225 A CN 102754225A
Authority
CN
China
Prior art keywords
layer
gan layer
semiconductor
gan
based end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800090765A
Other languages
English (en)
Other versions
CN102754225B (zh
Inventor
酒井士郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Optodevice Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Optodevice Co Ltd filed Critical Seoul Optodevice Co Ltd
Publication of CN102754225A publication Critical patent/CN102754225A/zh
Application granted granted Critical
Publication of CN102754225B publication Critical patent/CN102754225B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes

Abstract

本发明的示例性实施例提供了一种制造半导体基底的方法，所述方法包括：在基底上形成第一半导体层；在所述第一半导体层上形成金属材料层；在所述第一半导体层和所述金属材料层上形成第二半导体层；使用溶液蚀刻所述基底，以去除所述金属材料层和所述第一半导体层的一部分；以及在位于去除所述金属材料层的位置下方的第一半导体层中形成腔。

Description

半导体基底、半导体装置及其制造方法
技术领域
本发明的示例性实施例涉及半导体基底、半导体装置及其制造方法。更具体地讲，本发明的示例性实施例涉及一种具有形成在基底上的GaN层的半导体基底、半导体装置及其制造方法。
背景技术
包括氮化镓（GaN）基半导体的发光二极管（LED）可以用于各种应用，例如用于信号装置、液晶面板的背光单元等。已知的是，LED的发光效率会受到位错密度和晶体缺陷的影响。虽然可以在异质基底（例如，蓝宝石等）上生长GaN基半导体晶体，但是会发生GaN层和基底之间的晶格失配和热膨胀差异，从而导致高位错密度或缺陷密度的增大。
因此，可以在同质基底（例如，GaN基底等）上生长GaN基半导体晶体。然而，GaN中的氮的高离解率会阻碍GaN熔体的形成，由此难以形成GaN基底。虽然可以使用机械抛光、激光分层等将GaN基底与用于生长GaN基底的GaN大块晶体（bulk crystal）分离，但是可能难以产生具有实用尺寸的GaN基底。具体地，激光分层会需要执行显著长的时间段，并且会导致GaN基底的成本的增加。
在S.Hasegawa、S.Nishida、T.Yamashita、H.Asahi的“Polycrystalline GaNfor light emitter and field electron emitter applications”（Thin Solid films 487(2005),pp 260-267）以及M.Haino等人的“Buried Tungsten Metal StructureFabricated by Epitaxial-Lateral-Overgrown GaN via Low-Pressure MetalorganicVapor Phase Epitaxy”（Jpn.J.Appl.Phys.,39(2000)L449）中描述了GaN晶体生长，出于所有的目的将该文通过引用全部包含于此，正如在此进行了充分地阐述一样。例如，利用等离子体辅助分子束外延分别在石英基底、钨（W）、钼（Mo）、钽（Ta）和铌（Nb）的高熔点金属基底以及硅（Si）基底上生长GaN晶体。
发明内容
技术问题
因为GaN基底的制造会很困难且成本高，所以通常通过在诸如蓝宝石等的异质基底上生长GaN层来制造诸如LED或激光二极管的半导体装置。然而，如上所述，高位错密度或增大的缺陷密度会劣化LED的发光效率。另外，与GaN基底相比，蓝宝石基底具有较低的热导率，这会使装置的散热性质劣化。因此，使用蓝宝石基底用于LED或激光二极管会限制其工作寿命。
技术方案
本发明的示例性实施例提供了一种以低成本在异质基底上制造平坦的且易于分离的GaN基底的方法。
本发明的示例性实施例还提供了可具有改善的性能或长的工作寿命的使用GaN基底制造的诸如LED或激光二极管的半导体装置。
本发明的附加特征将在下面的描述中进行说明，并部分地根据该描述将是明显的，或者可以由本发明的实施而明了。
本发明的示例性实施例提供了一种制造半导体基底的方法，所述方法包括：在基底上形成第一半导体层；在所述第一半导体层上形成金属材料层；在所述第一半导体层和所述金属材料层上形成第二半导体层；使用溶液蚀刻所述基底，以去除所述金属材料层和所述第一半导体层的一部分；在所述第二半导体层上形成第三半导体层；以及在位于去除金属层的位置下方的第一半导体层中形成腔。
本发明的另一示例性实施例提供了一种制造半导体基底的方法，所述方法包括：在基底上形成第一半导体层；在所述第一半导体层上形成金属材料层；在所述第一半导体层和所述金属材料层上形成第二半导体层；将所述基底浸渍在溶液中，以去除所述金属材料层和所述第一半导体层的一部分；在所述第二半导体层上形成第三半导体层；以及在位于去除金属层的位置下方的第一半导体层中形成腔。
附图说明
应当理解的是，上面的概括性描述和下面的详细描述是示例性的和解释说明性的，并旨在提供如权利要求所述的本发明的进一步解释。
本专利或申请文件包含至少一幅用颜色实现的附图。在请求和支付必要费用时，专利局应提供具有彩色附图的本专利或专利申请公布的副本。
包括附图以提供对本发明的进一步理解，附图并入到本说明书中，并构成本说明书的一部分，附图对本发明的实施例进行举例说明，并与描述一起用于解释本发明的原理。
图1是根据本发明的第一示例性实施例的制造半导体基底的方法的流程图，其中，（A）是形成第一GaN层的工艺的剖视图，（B）是形成Ta层的工艺的剖视图，（C）是形成第二GaN层和腔的工艺的剖视图，（D）是在形成第二GaN层之后的半导体基底的剖视图，（E）是蓝宝石基底已经与半导体基底分离的半导体基底的剖视图，（F）是完成的GaN基底的剖视图。
图2是根据第一示例性实施例的第一示例的半导体基底的扫描电子显微镜（SEM）显微照片。
图3是根据第一示例的半导体基底的能量色散x射线光谱仪光谱仪（EDX）光谱。
图4是根据第一示例的半导体基底的SEM显微照片和EDX图，其中，（A）是在图2中示出的放大区域的SEM显微照片，（B）是Ga的EDX图，（C）是Al的EDX图，（D）是O的EDX图。
图5是根据第一示例的半导体基底的SEM显微照片，其中，（A）是半导体基底的侧截面的SEM显微照片，（B）是半导体基底的表面的SEM显微照片。
图6是根据第一示例的半导体基底的EDX图，其中，（A）是Ga的EDX图，（B）是Ta的EDX图。
图7是根据第一对比示例的半导体基底的SEM显微照片，其中，（A）是以透视图示出的半导体基底的SEM显微照片，（B）是半导体基底的表面的SEM显微照片。
图8是根据第一对比示例的半导体基底的EDX光谱和EDX图，其中，（A）是图7中的（B）的基底的EDX光谱，（B）是图7中的（B）的Ga的EDX图，（C）是图7中的（B）的N的EDX图。
图9是根据第一对比示例的半导体基底的SEM显微照片和EDX光谱，其中，（A）是孔隙的侧截面的SEM显微照片，（B）是图9中的（A）的孔隙的EDX光谱。
图10是根据第一对比示例的半导体基底的EDX图，其中，（A）是图9中的（A）的Ga的EDX图，（B）是图9中的（A）的N的EDX图，（C）是图9中的（A）的Ta的EDX图。
图11是根据本发明第三示例性实施例的LED阵列的剖视图。
图12是根据第一示例性实施例的第二示例的半导体基底的侧截面的SEM显微照片。
图13是根据第一示例性实施例的第三示例的半导体基底的侧截面的SEM显微照片。
图14是根据第一示例性实施例的第四示例的半导体基底的侧截面的SEM显微照片。
图15中的（A）是示出由5nm厚的Ta层转变的Ta2O5膜的示例性实施例的视图，图15中的（B）是另外示出在100nm厚的Ta层的表面上形成的Ta2O5膜的示例性实施例的视图。
图16中的（A）是具有5nm厚的Ta掩模的基底的表面的SEM显微照片，图16中的（B）是具有10nm厚的Ta2O5掩模的基底的表面的SEM显微照片。
图17是根据本发明第二示例性实施例的制造半导体基底的方法的流程图，其中，（A）是形成第一GaN层的工艺的剖视图，（B）是形成Ta层的工艺的剖视图，（C）是形成第二GaN层和腔的工艺的剖视图，（D）是在形成第二GaN层之后的半导体基底的剖视图，（E）是与蓝宝石基底分离的半导体基底的剖视图，（F）是完成的GaN基底的剖视图。
图18中的（A）是根据第二示例性实施例的第一示例（即，第五示例）的半导体基底的侧截面的SEM显微照片，图18中的（B）是第一对比示例的半导体基底的侧截面的光学显微照片。
图19是根据第二示例性实施例的第二示例（即，第六示例）的半导体基底的SEM显微照片，其中，（A）是在第一条件下形成的半导体基底的侧截面的SEM显微照片，（B）是在第二条件下形成的半导体基底的表面的SEM显微照片。
图20是根据第二对比示例的使用钨（W）层形成的半导体基底的侧截面的光学显微照片。
图21是根据第二对比示例的使用铂（Pt）层形成的半导体基底的侧截面的光学显微照片。
图22是根据第二对比示例的使用镍（Ni）层形成的半导体基底的侧截面的SEM显微照片。
图23是根据第二对比示例的使用钼（Mo）层形成的半导体基底的侧截面的光学显微照片。
图24a是根据第三示例性实施例的制造半导体基底的方法的流程图，其中，（A）是形成第一GaN层的工艺的剖视图，（B）是形成Ta层的工艺的剖视图，（C）是形成第二GaN层和腔的工艺的剖视图，（D）是已经通过超声波清洗去除了Ta层的第二GaN层的剖视图，（E）是在形成第二GaN层之后的半导体基底的剖视图。
图24b是根据第三示例性实施例的制造半导体基底的方法的流程图，其中，（A）是形成第一GaN层的工艺的剖视图，（B）是形成Ta层的工艺的剖视图，（C）是形成第二GaN层和腔的工艺的剖视图，（D）是已经通过超声波清洗去除了Ta层的第二GaN层的剖视图，（E）是在形成第三GaN层之后的半导体基底的剖视图。
图25a是在图24a的方法之后的制造半导体基底的方法的流程图，其中，（A）是已经与蓝宝石基底分离的半导体基底的剖视图，（B）是完成的GaN基底的剖视图，（C）和（D）是通过将硅基底附于GaN基底的上表面并将GaN基底的下表面平坦化所形成的装置用半导体基底的剖视图。
图25b是在图24b的方法之后的制造半导体基底的方法的流程图，其中，（A）是已经与蓝宝石基底分离的半导体基底的剖视图，（B）是完成的GaN基底的剖视图，（C）和（D）是通过将硅基底附于GaN基底的上表面并将GaN基底的下表面平坦化所形成的装置用半导体基底的剖视图。
图26是根据第三示例性实施例的半导体基底的SEM显微照片，其中，（A）是其中具有第二GaN层的一部分的半导体基底的表面的SEM显微照片，（B）是半导体基底的侧截面的SEM显微照片。
图27是根据第三示例性实施例的半导体基底的光学显微照片和SEM显微照片，其中，（A）是已经去除了Ta层的半导体基底的表面的光学显微照片，（B）是其上形成有第二GaN层的半导体基底的侧截面的SEM显微照片。
图28是通过根据第三示例性实施例的方法形成的半导体基底的剖视图，其示出了GaN层的生长状态，其中，（A）是生长为具有彼此隔开相对小的距离的第一GaN层的GaN层的示意性剖视图，（B）是生长为具有彼此隔开相对大的距离的第一GaN层的GaN层的示意性剖视图。
图29是通过根据第三示例性实施例的方法形成的半导体基底的示意性剖视图，其中，（A）示出了当第一GaN层彼此分开相对小的距离且MOCVD设备的内部压强相对低时GaN层的TMG密度和生长状态，（B）示出了当第一GaN层彼此隔开相对大的距离且MOCVD设备的内部压强相对高时GaN层的TMG密度和生长状态，（C）示出了当第一GaN层彼此分开相对小的距离且MOCVD设备的内部压强相对高时GaN层的TMG密度和生长状态，（D）示出了当第一GaN层彼此隔开相对大的距离且MOCVD设备的内部压强相对低时GaN层的TMG密度和生长状态。
图30是根据第三示例性实施例的第二示例的在用KOH进行蚀刻前后的以透视图示出的半导体基底的表面的SEM显微照片。
图31是根据第三示例性实施例的第三示例的在用KOH进行蚀刻前后的半导体基底的表面的光学显微照片、半导体基底的剖视图以及以透视图示出的半导体基底的SEM显微照片。
图32是根据第三示例性实施例的第四示例的在用HF水溶液浸渍前后的以透视图示出的半导体基底的表面的SEM显微照片和光学显微照片。
图33是根据第三示例性实施例的第四示例的在形成第二GaN层之后的半导体基底的表面的SEM显微照片。
图34是根据第三示例性实施例的第五示例的在用NaOH蚀刻前后的以透视图示出的半导体基底的表面的光学显微照片。
图35是根据第三示例性实施例的第五示例的在形成第二GaN层之后的半导体基底的表面的SEM和光学显微照片、半导体基底的侧截面的SEM显微照片以及以透视图示出的半导体基底的SEM显微照片。
具体实施方式
在下文中参照附图更充分地描述本发明，附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式来实施，并且不应被解释为局限于在此阐述的示例性实施例。相反，提供这些示例性实施例使得本公开是彻底的，并且这些示例性实施例将向本领域技术人员充分地传达本发明的范围。在附图中，为了清晰起见，可能夸大了层和区域的尺寸和相对尺寸。附图中相同的标号表示相同的元件。
应该理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。
第一示例性实施例
图1是根据第一示例性实施例的制造半导体基底100的方法的流程图。在图1中，（A）是形成第一GaN层的工艺的剖视图，（B）是形成Ta层的工艺的剖视图，（C）是形成第二GaN层和腔的工艺的剖视图，（D）是在形成第二GaN层之后的半导体基底的剖视图，（E）是蓝宝石基底已经与半导体基底分离的半导体基底的剖视图，（F）是完成的GaN基底的剖视图。
参照图1中的（A），标号101指蓝宝石（Al2O3）基底。首先，在蓝宝石基底101上形成厚度为大约2μm的第一GaN层102。第一GaN层102的该厚度是作为示例提供的。
接下来，参照图1中的（B），通过电子束（EB）沉积和剥离在第一GaN层102上以条纹的形状形成厚度为大约50nm的Ta层（金属材料层）103，其中，条纹具有5μm的宽度并且彼此分开5μm的距离。
接下来，参照图1中的（C），通过金属有机化学气相沉积（MOCVD）在第一GaN层102和Ta层103上形成第二GaN层104。第一GaN层102和第二GaN层104可以包括诸如AlGaN、InGaN或AlInGaN的半导体材料。图1中的（C）示出了在第二GaN层104形成过程中的第二GaN层104。在当前示例性实施例中，GaN层中的N与Ta结合以形成TaN，TaN作为外来物质并且上升到N的浓度相对较高的气相。TaN在900℃或以上时变得不稳定，并且根据不稳定程度，孔103a变深，从而形成腔102a。这里，虽然第一GaN层102中的N变为TaN，但是Ga留在第一GaN层102中。因为该留在第一GaN层102中的Ga与在气相沉积期间沉积的Ga相同，所以该Ga用作原料。然而，也可以在Ta膜上生长GaN。如在Hasegawa等人的文章中所公开的，存在Ta层103的表面不仅变为Ta而且通过以空气进行处理而变为Ta2O5的可能性。
接下来，参照图1中的（D），一旦第二GaN层104的形成完成，便形成半导体基底100。在通过MOCVD形成第二GaN层104的同时，通过蚀刻来去除第一GaN层102的位于Ta层103下方的部分，并且腔102a的形成区域基本上延伸到蓝宝石基底101。此外，将基底的表面平坦化，以使第一GaN层102的生长与第二GaN层104的生长一起进行，图1中的（D）所示。
接下来，参照图1中的（E），将蓝宝石基底101与第一GaN层102分离。然后，参照图1中的（F），可以通过对去除了蓝宝石基底的第一GaN层102进行抛光来获得GaN基底100。通过将诸如Si或SiC的硅基基底附于GaN基底100的上表面并使其下表面平坦化，GaN基底100可以用作装置用半导体基底。可以例如通过经由激光剥离或抛光工艺分离为两个基底（其包括蓝宝石基底和诸如Si或SiC基底的装置用基底）来执行蓝宝石基底101的分离。应当理解的是，分离蓝宝石基底101的方法不限于具体的一种分离方法。
这样，当通过MOCVD形成包括GaN层的半导体基底100时，可以利用腔102a使第一GaN层102容易地与蓝宝石基底101分离，从而分离的GaN层可以用作GaN基底。因此，与传统的GaN基底相比，可以以更低的成本制造GaN基底。
接下来，在下文中将描述半导体基底100的制造方法的详细示例。
第一示例性实施例的第一示例
在第一示例性实施例的第一示例中，将描述利用MOCVD形成第二GaN层104的工艺。在此示例中，在以20μmol/分钟的流量供给作为原料气体的三甲基镓（TMG）的同时，以1045℃的温度执行晶体生长5小时。此外，在第一示例中，在第一GaN层102上以条纹形状形成50nm厚的Ta层103。
在图2中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。图2是半导体基底100的一部分的侧截面的SEM显微照片。如图2所示，腔102a形成在第一GaN层102的位于Ta层103下方的部分中。利用能量色散x射线光谱仪（EDX）对图2中包括腔102a的放大区域进行了分析，在图3中示出了分析结果。
在图3的EDX光谱中，观察到第一GaN层102的GaN以及蓝宝石基底101的Al和O，但是基本上没有观察到Ta。此外，在图4中的（B）、图4中的（C）和图4中的（D）的EDX图中，观察到第一GaN层102中的Ga以及蓝宝石基底101中的Al和O，但是没有观察到Ta。
在第一示例中，观察到：在第二GaN层104的形成过程中，在Ta层103中形成了孔103a。对形成在Ta层103中的孔103a的分析结果示出在图5和图6中，并且将在下文中进行更详细的描述。这里，通过停止使用MOCVD设备形成第二GaN层104的工艺，利用EDX获得图5和图6中示出的分析结果。
图5示出了半导体基底100的SEM显微照片，其中，（A）是半导体基底100的侧截面的SEM显微照片，（B）是半导体基底100的表面的SEM显微照片。图6是图5中的（B）的半导体基底100的EDX图，其中，（A）是Ga的EDX图，（B）是Ta的EDX图。
在图5中的（A）的半导体基底100的SEM显微照片中，观察到：第一GaN层102的位于Ta层103下方的部分被蚀刻，并且在第一GaN层102中形成了腔102a。在图5中的（B）的半导体基底100的SEM显微照片中，观察到：孔103a形成在Ta层103的表面上。图6中的（A）和图6中的（B）示出了对Ta层103的包括孔103a的表面上的Ga和Ta的EDX分析结果。从EDX图可以确定出，Ta层103保留，并且在留下的Ta层103上薄薄地生长了Ga和GaN。
这样，对于第一示例的半导体基底100，调节用于形成第二GaN层104的MOCVD条件，从而通过蚀刻利用Ta层使腔102a形成在第一GaN层102中。因此，当如第一示例性实施例中所示形成第二GaN层104时，通过在第一GaN层102的生长期间进行蚀刻能够在第一GaN层102中形成腔102a。即，当在第一GaN层102上部分地形成金属材料层时，能够在第一GaN层102中形成腔102a。
这里，用于第一示例的MOCVD条件作为示例来提供，因此可以被设定为允许第一GaN层的生长和腔102a的形成同时进行。由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第一示例中考虑到第一GaN层102的生长速率来调节MOCVD条件。
此外，在第一示例中，在生长第二GaN层104的工艺期间，在Ta层103中形成孔103a，但是，例如，可以使用预先形成有孔的掩模来形成Ta层103。Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的装置结构而改变。下面将描述利用半导体基底100形成的装置的示例。
此外，第一示例的半导体基底100可以再用作用于形成具有上述腔的GaN层的基底101。在第一示例中，分离GaN基底，然后可以通过反应性离子蚀刻（RIE）等使其上形成了新的GaN基底的蓝宝石基底101的表面平坦化。因此，可以进一步降低GaN基底的制造成本。
第一示例性实施例的第二示例
在第一示例性实施例的第二示例中，将描述在不同的MOCVD条件下形成第二GaN层104的工艺。在此示例中，在以20μmol/分钟的流量供给作为原料气体的TMG的同时，以1045℃的温度执行晶体生长5小时。此外，在第二示例中，在第一GaN层102上以条纹形状形成30nm厚的Ta层103。
在图12中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。图12是半导体基底100的一部分的侧截面的SEM显微照片。如图12所示，在第一GaN层102的位于Ta层103下方的部分中形成腔102a。此外，在第二示例中，观察到在第二GaN层104的形成期间在Ta层103中形成孔103a。
对于第二示例的半导体基底100，调节用于形成第二GaN层104的MOCVD条件，从而通过蚀刻利用Ta层103使腔102a形成在第一GaN层102中。因此，当如第二示例中所示形成第二GaN层104时，通过在第一GaN层102的生长期间进行蚀刻能够在第一GaN层102中形成腔102a。即，当在第一GaN层102上部分地形成金属材料层时，能够在第一GaN层102中形成腔102a。金属材料层可用于蚀刻第一GaN层102，如上面关于第一示例性实施例所讨论的。
在图12的剖视图中，通过蚀刻形成的腔102a未形成在位于每个Ta层103的整个下表面下方的第一GaN层102中，而是形成在每个Ta层103的相对端部下方。图12示出了从每个Ta层103的相对端部在第一GaN层102中执行蚀刻。
用于第二示例的MOCVD条件作为示例来提供，并可以被设定为允许第一GaN层的生长和腔102a的形成同时进行。由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第二示例中考虑到第一GaN层102的生长速率来调节MOCVD条件。
此外，在第二示例中，在生长第二GaN层104的工艺期间，在Ta层103中形成孔103a，但是，例如，可以使用预先形成有孔的掩模来形成Ta层103。Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的装置结构而改变。下面将描述利用半导体基底100形成的装置的示例。
此外，第二示例的半导体基底100可以再用作用于形成具有上述腔的GaN层的基底101。在第二示例中，可以分离GaN基底，然后可以通过RIE等使其上形成了新的GaN基底的蓝宝石基底101的表面平坦化。因此，可以进一步降低GaN基底的制造成本。
第一示例性实施例的第三示例
在第一示例性实施例的第三示例中，将描述利用MOCVD设备形成第二GaN层104的工艺。在此示例中，在以20μmol/分钟的流量供给作为原料气体的TMG的同时，以1045℃的温度执行晶体生长5小时。此外，在第三示例中，在第一GaN层102上以条纹形状形成50nm厚的Ta层103。
在图13中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。图13是半导体基底100的一部分的侧截面的SEM显微照片。如图13所示，腔102a形成在第一GaN层102的位于Ta层103下方的部分中。此外，在第三示例中，观察到在第二GaN层104的形成期间在Ta层103中形成孔103a。
对于第三示例的半导体基底100，调节用于形成第二GaN层104的MOCVD条件，从而通过蚀刻使腔102a形成在位于Ta层103下方的第一GaN层102中。因此，当如第一示例性实施例中所示形成第二GaN层104时，通过在第一GaN层102的生长期间进行蚀刻能够在第一GaN层102中形成腔102a。换言之，当在第一GaN层102上部分地形成金属材料层时，能够在第一GaN层102中形成腔102a。金属材料层可用于蚀刻第一GaN层102，如上面关于第一示例性实施例所讨论的。
用于第三示例的MOCVD条件作为示例来提供，并可以被设定为允许第一GaN层102的生长和腔102a的形成同时进行。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第三示例中考虑到第一GaN层102的生长速率来调节MOCVD条件。
此外，在第三示例中，在生长第二GaN层104的工艺期间，在Ta层103中形成孔103a，但是可以使用预先形成有孔的掩模来形成Ta层103。Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的装置结构而改变。下面将描述利用半导体基底100形成的装置的示例。
此外，第三示例的半导体基底100可以再用作用于形成具有上述腔的GaN层的基底101。在第三示例中，可以分离GaN基底，然后可以通过RIE等使其上形成了新的GaN基底的蓝宝石基底101的表面平坦化。因此，可以进一步降低GaN基底的制造成本。
第一示例性实施例的第四示例
在第一示例性实施例的第四示例中，将描述利用MOCVD设备形成第二GaN层104的工艺。在此示例中，在以20μmol/分钟的流量供给作为原料气体的TMG的同时，以1045℃的温度执行晶体生长5小时。此外，在第四示例中，在第一GaN层102上以条纹形状形成100nm厚的Ta层103。
在图14中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。图14是半导体基底100的一部分的侧截面的SEM显微照片。如图14所示，腔102a形成在第一GaN层102的位于Ta层103下方的部分中。此外，在第四示例中，观察到在第二GaN层104的形成期间在Ta层103中形成孔103a。
对于第四示例的半导体基底100，调节用于形成第二GaN层104的MOCVD条件，从而通过蚀刻利用Ta层103使腔102a形成在第一GaN层102中。因此，当如第一示例性实施例中所示形成第二GaN层104时，通过在第一GaN层102的生长期间进行蚀刻能够在第一GaN层102中形成腔102a。即，当在第一GaN层102上部分地形成金属材料层时，能够在第一GaN层102中形成腔102a。金属材料层可用于蚀刻第一GaN层102，如上面关于第一示例性实施例所讨论的。
用于第四示例的MOCVD条件作为示例来提供，因此可以被设定为允许第一GaN层102的生长和腔102a的形成同时进行。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第四示例中考虑到第一GaN层102的生长速率来调节MOCVD条件。
此外，在第四示例中，在生长第二GaN层104的工艺期间，在Ta层103中形成孔103a，但是，例如，可以使用预先形成有孔的掩模来形成Ta层103。Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的装置结构而改变。下面将描述利用半导体基底100形成的装置的示例。
此外，第四示例的半导体基底100可以再用作用于形成具有上述腔的GaN层的基底101。在第四示例中，可以分离GaN基底，然后可以通过RIE等使其上形成了新的GaN基底的蓝宝石基底101的表面平坦化。因此，可以进一步降低GaN基底的制造成本。
第一对比示例
在下文中将描述第一对比示例。在第一对比示例中，将描述在MOCVD设备的不同条件下形成半导体基底100的第二GaN层104的工艺。
在第一对比示例中，在以87μmol/分钟的流量供应作为原料气体的TMG的同时，以1045℃的温度执行晶体生长5小时。
在图7中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。在图7中，（A）是半导体基底100的一部分的侧截面的SEM显微照片，（B）是（A）中示出的半导体基底的表面的SEM显微照片。如在这些显微照片中示出的，颗粒材料沉淀在第二GaN层104的表面上，腔102a形成在第一GaN层102的位于Ta层103下方的部分中。下面的EDX分析表明：颗粒材料为Ga颗粒、N颗粒和Ta颗粒。
图8示出了对颗粒材料的表面的EDX分析的结果。在图8中，（A）是图7中的（B）中示出的颗粒材料的EDX光谱，（B）是通过对图7中的（B）的颗粒材料进行EDX分析获得的Ga的EDX图，（C）是通过对图7中的（B）的颗粒材料进行EDX分析获得的N的EDX图。在图8中的（A）的EDX光谱中，观察到Ga、N和痕量的Ta，从而如图8中的（B）和（C）的EDX图所示观察到Ga和N。
在图9和图10中示出了对颗粒材料的横截面的EDX分析的结果。在图9中，（A）是形成为图7中的（B）示出的颗粒材料的孔隙的侧截面的SEM显微照片，（B）是（A）中示出的孔隙的EDX光谱。在图10中，（A）是通过对图9中的（A）的孔隙的侧截面进行EDX分析获得的Ga的EDX图，（B）是通过对图9中的（A）的孔隙的侧截面进行EDX分析获得的N的EDX图，（C）是通过对图9中的（A）的孔隙的侧截面进行EDX分析获得的Ta的EDX图。
在图9中的（B）的光谱中，观察到第二GaN层104和颗粒材料中的Ga和N、Ta层103中的Ta以及蓝宝石基底101中的Al和O。此外，如图10中的（A）至（C）所示，在孔隙处观察到了Ga、N和Ta。
从这些结果可以确定出：沉淀在第二GaN层104的表面上的颗粒材料为Ga颗粒、N颗粒和Ta颗粒。
在Ta层中的Ta2O5区域的形成
在第一示例性实施例的第一示例、第二示例、第三示例和第四示例中，Ta层103的厚度分别变为30nm、50nm和100nm。可以确定的是，即使在以这种方式改变Ta层103的厚度时，通过蚀刻也在第一GaN层102中形成了腔102a。
图15示意性地示出了形成在Ta层103中的Ta2O5区域根据Ta层103的厚度而变化。图15中的（A）示出了从5nm厚的Ta层103转变的Ta2O5膜，图15中的（B）示出了从100nm厚的Ta层的表面转变的Ta2O5膜。在利用电子束（EB）沉积设备在第一GaN层102的上表面上沉积Ta层103之后，Ta层103在暴露于空气的同时被转移到MOCVD设备。在转移Ta层103的过程中，Ta层103通过与氧的反应而转变为Ta2O5。结果，当如图15中的（A）所示将Ta层103沉积到5nm的厚度时，整个Ta层103转变为Ta2O5；当如图15中的（B）所示将Ta层103沉积到100nm的厚度时，Ta层103的表面转变为Ta2O5。即，当Ta在室温接触空气时，可以形成Ta2O5。图15中的（A）示意性地示出了5nm厚的Ta层在GaN层上的横向生长的示例。此外，图16示出了10nm厚的Ta2O5膜在基底上的横向生长的示例。在这两个示例中，在没有蚀刻Ta层下方的GaN层的情况下进行了生长。换言之，当其上形成有5nm厚的Ta层的基底在暴露于空气的同时被转移到MOCVD设备时，在图15中的（A）中，在基底上形成了5nm厚的Ta2O5膜。Ta2O5膜是横向生长的非常好的掩模。另一方面，当如图15中的（B）所示沉积100nm厚的Ta层时，结果不同。当通过EB沉积来沉积Ta层时，原材料Ta置于空气中，因此在Ta层上形成薄的氧化物膜。随着Ta的进一步沉积，Ta最初转变为Ta2O5，但是到Ta2O5的转变逐渐地减慢而进行Ta的沉积。Ta2O5膜在GaN层上具有5nm或更小的厚度，并且包含由Ta组成的一部分。Ta2O5膜的上层由Ta组成。此外，因为其上具有Ta层的基底在暴露于空气的同时被转移到MOCVD设备，所以在Ta层的表面上形成薄的Ta2O5膜。结果，Ta层的表面被薄的Ta2O5膜覆盖。在该Ta层中，GaN层上的Ta2O5膜与Ta部分地混合。在图15中的（B）中示意性示出了该结果。虽然GaN层中的N和Ta层中的Ta结合形成TaN，但是由于Ga与在气相沉积期间沉积的Ga相同，所以Ga仍用作原料。
在第一示例性实施例的第一示例、第二示例、第三示例和第四示例中，通过Ta层103的氧化形成的Ta2O5区域相对于第一GaN层102横向生长，并且起到非常好的蚀刻掩模的作用。结果，在第二示例中，如图12所示，确定的是：Ta2O5区域不形成在30nm厚的Ta层103的相对端部处，腔102a的形成从第一GaN层102的位于Ta层103的相对端部下方的部分进行。在Ta层103形成为50nm的厚度的第三示例和Ta层103形成为100nm的厚度的第四示例中，由于Ta2O5区域形成在Ta层的表面上以相对于第一GaN层102起到蚀刻掩模的作用，所以与第二示例中一样地进行腔102a的形成。
因此，如在第一示例性实施例的第一示例、第二示例、第三示例和第四示例中，Ta层103的厚度可以在20nm~100nm的范围内，以允许起到蚀刻掩模作用的Ta2O5区域的形成。此外，在图16的示出了第一GaN层上的5nm厚Ta掩模的示例的（A）中，腔102a不形成在Ta掩模的下方。此外，在图16的示出了仅形成Ta2O5掩模的示例的（B）中，可以确定的是，可以在GaN层和InGaAlN层上形成Ta2O5掩模。因此，由于形成Ta2O5掩模与Ta层103的厚度无关，所以能够在Ta2O5掩模下方的第一GaN层102中进行腔102a的形成。
第二示例性实施例
在第一示例性实施例中，在第一GaN层102上以条纹的形状形成Ta层103，并且通过使Ta层103用作蚀刻掩模在第一GaN层102的位于Ta层103下方的部分中形成腔102a。在第二示例性实施例中，使用Ti和Cr作为用于蚀刻掩模的材料。
图17是根据第二示例性实施例的制造半导体基底300的方法的流程图。在图17中，（A）是形成第一GaN层的工艺的剖视图，（B）是形成Ti（或Cr）层的工艺的剖视图，（C）是形成第二GaN层和腔的工艺的剖视图，（D）是在形成第二GaN层之后的半导体基底的剖视图，（E）是已经与蓝宝石基底分离的半导体基底的剖视图，（F）是完成的GaN基底的剖视图。在如图17所示的第二示例性实施例的描述中，半导体基底的与第一示例性实施例的组件相同的组件将用与在图1中示出的标号相同的标号指示。
参照图17中的（A），标号101指蓝宝石（Al2O3）基底。首先，在蓝宝石基底101上将第一GaN层102形成为大约2μm的厚度。第一GaN层102的该厚度是作为示例提供的。
接下来，参照图17中的（B），通过电子束（EB）沉积和剥离在第一GaN层102上以条纹的形状形成厚度为大约50nm的Ti层（金属材料层）301，其中，条纹具有5μm的宽度并且彼此分开5μm的距离。Ti层301的形状、厚度、宽度和距离是作为示例来提供的。
接下来，参照图17中的（C），通过MOCVD在第一GaN层102和Ti层301上形成第二GaN层104。第一GaN层102和第二GaN层104可以包括诸如AlGaN、InGaN或AlInGaN的半导体材料。图17中的（C）示出了在第二GaN层104形成过程中的第二GaN层104。在当前示例性实施例中，第一GaN层102中的N与Ti结合以形成TiN，TiN作为外来物质并且上升到N的浓度相对高的气相。TiN在900℃或以上时变得不稳定，并且根据不稳定程度，孔103a变深，从而形成腔102a。这里，虽然第一GaN层102中的N变为TiN，但是Ga留在第一GaN层102中。因为留在第一GaN层102中的该Ga与在气相沉积期间沉积的Ga相同，所以该Ga用作原料。
接下来，参照图17中的（D），一旦第二GaN层104的形成完成，便形成半导体基底300。在通过MOCVD进行第二GaN层104的形成的同时，通过蚀刻来去除第一GaN层102的位于Ti层301下方的部分，并且腔102a的形成区域基本上延伸到蓝宝石基底101。此外，因为第一GaN层102的生长与第二GaN层104的生长一起进行，所以基底的表面被平坦化，如图17所示。因此，可以省略将该实施例的半导体基底300中的基底表面平坦化的工艺。
接下来，图17中的（E）和17中的（F）示出了分离蓝宝石基底101的工艺和将与蓝宝石基底101分离的第一GaN层102抛光的工艺，其与参照图1中的（E）和图1中的（F）描述的工艺相同。这里将省略对它们的详细描述。
这样，当通过MOCVD形成包括GaN层的半导体基底300时，可以利用腔102a使第一GaN层102容易地与蓝宝石基底101分离，并且分离的GaN层可以用作GaN基底300。因此，与传统的GaN基底相比，可以以更低的成本制造GaN基底300。在图17中示出的半导体基底300的制造方法也可以应用于使用Cr作为用于蚀刻掩模的材料的情况，这里将省略对其的描述。即，Cr层可以在第一GaN层102上以条纹形状形成为蚀刻掩模，从而利用MOCVD形成具有GaN层的半导体基底300，由此得到允许利用腔102a使第一GaN层102与蓝宝石基底101分离的半导体基底300。在下文中，在第二示例性实施例的第一示例（第五示例）中描述半导体基底300的制造方法的详细示例，其中，使用Cr作为用于蚀刻掩模的材料。
第五示例
接下来，在下文中将描述其上形成有Ti层301的半导体基底300的制造方法的详细示例。在第二示例性实施例的第一示例（即，第五示例）中，将描述使用MOCVD设备形成的第二GaN层104的工艺。在此示例中，在以80μmol/分钟的流量供给作为原料气体的TMG的同时，以1045℃的温度执行晶体生长50分钟。此外，在第五示例中，在第一GaN层102上以条纹形状形成50nm厚的Ti层301。
在图18的（A）中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底300。图18中的（A）是半导体基底300的一部分的侧截面的SEM显微照片。如图18中的（A）所看到的，腔102a形成在第一GaN层102的位于Ti层301下方的部分中。此外，在第五示例中，观察到在第二GaN层104的形成期间在Ti层301中形成孔301a（见图17中的（C）和图17中的（D））。
对于第五示例的半导体基底300，调节用于形成第二GaN层104的MOCVD条件，从而通过蚀刻利用Ti层301使腔102a形成在第一GaN层102中。因此，当如第二示例性实施例中所示形成第二GaN层104时，通过在第一GaN层102的生长期间进行蚀刻能够在第一GaN层102中形成腔102a。即，当在第一GaN层102上部分地形成作为金属材料层的Ti层301时，能够在第一GaN层102中形成腔102a。Ti金属材料层可用于蚀刻第一GaN层102，如上所述。
用于第五示例的MOCVD条件作为示例来提供，因此可以使用任何条件，只要这些条件被设定为允许第一GaN层的生长和腔102a的形成同时进行即可。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第五示例中考虑到第一GaN层102的生长速率来调节MOCVD条件。
此外，在第二示例性实施例中，在生长第二GaN层104的工艺期间，在Ti层301中形成孔103a，但是，例如，可以使用预先形成有孔的掩模来形成Ti层301。Ti层301的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底300上的装置结构而改变。下面将描述利用半导体基底300形成的装置的示例。
此外，第二示例性实施例的半导体基底300可以再用作用于形成具有上述腔的GaN层的基底101。在这种情况下，可以分离GaN基底，然后可以通过RIE等使其上形成了新的GaN基底的蓝宝石基底101的表面平坦化。因此，可以进一步降低GaN基底的制造成本。
第二对比示例
在下文中将描述与第五示例相关的第二对比示例。在第二对比示例中，将描述通过改变Ti层301的厚度在不同的MOCVD条件下来形成半导体基底300的第二GaN层104的工艺。
在第二对比示例中，在以20μmol/分钟的流量供给作为原料气体的TMG的同时，以1120℃的温度执行晶体生长5小时。图18中的（B）示出了在这些条件下在其上形成有第二GaN层104的半导体基底300。在图18中的（B）中，Ti层301的厚度为10nm。在这种情况下，腔102a未形成在位于Ti层301下方的第一GaN层102中。
因此，可以确定的是，当使用Ti作为用于蚀刻掩模的材料时，允许在第一GaN层102中形成腔102a的Ti层301的优选厚度为50nm或更大，并且TMG的优选流量X小于80μmol/分钟（即，X<80μmol/分钟）。
第六示例
在下文中将描述其上形成有Cr层的半导体基底300的制造方法的详细示例。在第二示例性实施例的第二示例（即，第六示例）的第一条件下，将描述使用MOCVD设备形成的第二GaN层104的工艺。在第一条件下，在以80μmol/分钟的流量供给作为原料气体的TMG的同时，以1060℃的温度执行晶体生长40分钟。此外，在第六示例的第一条件下，在第一GaN层102上以条纹形状形成23nm厚的Cr层。
在图19中的（A）中，示出了在第一条件下在其上形成有第二GaN层104的半导体基底300。图19中的（A）是半导体基底300的一部分的侧截面的SEM显微照片。如该图中所示，腔102a形成在第一GaN层102的位于Cr层下方的部分中。
在第六示例的第二条件下，在以80μmol/分钟的流量供给作为原料气体的TMG的同时，以1045℃的温度执行晶体生长40分钟。此外，在第六示例的第二条件下，在第一GaN层102上以条纹形状形成50nm厚的Cr层。
在图19中的（B）中，示出了在第二条件下在其上形成有第二GaN层104的半导体基底300。图19中的（B）是半导体基底300的一部分的侧截面的SEM显微照片。如图19中的（B）所示，腔102a形成在第一GaN层102的位于Cr层下方的部分中。
对于第六示例的半导体基底300，调节用于形成第二GaN层104的MOCVD条件，从而通过蚀刻利用Cr层使腔102a形成在第一GaN层102中。因此，当如第二示例性实施例中所示形成第二GaN层104时，通过在第一GaN层102的生长期间进行蚀刻能够在第一GaN层102中形成腔102a。换言之，当在第一GaN层102上部分地形成作为金属材料层的Cr层时，能够在第一GaN层102中形成腔102a。Cr金属材料层可用于蚀刻第一GaN层102，如上所述。
此外，用于第六示例的MOCVD条件作为示例来提供，因此可以使用任何条件，只要这样的条件被设定为允许第一GaN层的生长和腔102a的形成同时进行即可。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第六示例中考虑到第一GaN层102的生长速率来调节MOCVD条件。
第三对比示例
在下文中将描述第三对比示例。在第三对比示例中，通过形成除了分别在第五示例中第六示例中形成的Ti层和Cr层之外的金属材料层来形成半导体基底。
图20是使用钨（W）层作为金属材料层的半导体基底的侧截面的光学显微照片。对于该半导体基底，在第一GaN层上以条纹形状形成作为金属材料层的17nm厚的W层，在将作为原料气体的TMG以80μmol/分钟的流量供给到MOCVD设备中的同时，通过以1045℃的温度晶体生长40分钟来形成第二GaN层。在这种情况下，在第一GaN层的位于W层下方的部分中未形成腔。
图21是使用铂（Pt）层作为金属材料层的半导体基底的侧截面的光学显微照片。对于该半导体基底，在第一GaN层上以条纹形状形成作为金属材料层的8nm厚的Pt层，在将TMG以80μmol/分钟的流量供给到MOCVD设备中的同时，通过以1120℃的温度晶体生长40分钟来形成第二GaN层。在这种情况下，在第一GaN层的位于Pt层下方的部分中未形成腔。
图22是使用镍（Ni）层作为金属材料层的半导体基底的侧截面的SEM显微照片。对于该半导体基底，在第一GaN层上以条纹形状形成作为金属材料层的12nm厚的Ni层，在将TMG以80μmol/分钟的流量供给到MOCVD设备中的同时，通过以1045℃的温度晶体生长40分钟来形成第二GaN层。在这种情况下，在第一GaN层的位于Ni层下方的部分中未形成腔。
图23是使用钼（Mo）层作为金属材料层的半导体基底的侧截面的光学显微照片。对于该半导体基底，在第一GaN层上以条纹形状形成作为金属材料层的30nm厚的Mo层，在将TMG以80μmol/分钟的流量供给到MOCVD设备中的同时，通过以1045℃的温度晶体生长40分钟来形成第二GaN层。在这种情况下，在第一GaN层的位于Mo层下方的部分中未形成腔。
这样，当使用W层、Pt层、Ni层和Mo层作为金属材料层时，在第一GaN层102的位于金属层下方的部分中未形成腔，因此，未制造出利用腔能够使第一GaN层102与蓝宝石基底分离的半导体基底。
此外，在第一实施例的半导体基底100和第二实施例的半导体基体300中，Ta层103、Ti层301和Cr层在第一GaN层102上以条纹形状形成为金属材料层，但是用于金属材料层的下层的材料不限于GaN。即，可以使用与金属材料层反应的包括N的任何材料。例如，可以使用InGaAlN作为用于金属材料层的下层的材料。
第三示例性实施例
在第三示例性实施例中，当形成第二GaN层时，第二GaN层的一部分最初形成在第一GaN层和Ta层上，通过对半导体基底进行超声波清洗以去除Ta层来形成另外的第二GaN层。
图24a是根据第三示例性实施例的制造半导体基底400的方法的流程图。在图24a中，（A）是形成第一GaN层的工艺的剖视图，（B）是形成Ta层的工艺的剖视图，（C）是形成第二GaN层和腔的工艺的剖视图，（D）是已经通过超声波清洗去除了Ta层的第二GaN层的剖视图，（E）是在形成第二GaN层之后的半导体基底的剖视图，（E）是完成的GaN基底的剖视图。
参照图24a中的（A），标号401指蓝宝石（Al2O3）基底。首先，在蓝宝石基底401上形成厚度为大约2μm的第一GaN层402。第一GaN层402的该厚度是作为示例提供的。
接下来，参照图24a中的（B），通过电子束（EB）沉积和剥离在第一GaN层402上以条纹的形状形成厚度为大约5μm的Ta层（金属材料层）403，其中，条纹具有5μm的宽度并且彼此分开5μm的距离。Ta层401的形状、厚度、宽度和距离是作为一个示例来提供的。
参照图24a中的（C），在第一GaN层402和Ta层403上形成第二GaN层404的一部分。第一GaN层402和第二GaN层404可以包括诸如AlGaN、InGaN或AlInGaN的半导体材料。为了形成该第二GaN层404，将图24a中的（B）中的具有形成在第一GaN层402上的Ta层403的半导体基底400放置在MOCVD设备（未示出）中，并在以0.4mol/分钟的流量向MOCVD设备供给NH3气体的同时，在MOCVD设备中以500托的压强在1000℃加热20分钟。图26中的（A）是通过此工艺形成的具有第二GaN层404的一部分的半导体基底400的表面的SEM显微照片。图26中的（B）是该半导体基底的侧截面的SEM显微照片。在当前示例性实施例中，半导体基底400具有不规则的表面。在此工艺中，尽管未提供TMG作为原材料而是供给NH3气体，但生长出第二GaN层，如图26中的（B）所示。这背后的原因在于，在MOCVD设备中，第一GaN层402中的Ga分散在MOCVD设备中，并在1000℃或更高时与NH3气体反应，从而再次形成GaN，由此允许第二GaN层404的生长。此外，TaN在900℃或以上时变得不稳定，并且根据不稳定程度，孔变深，从而形成腔402a。这里，虽然第一GaN层402中的N形成TaN，但是Ga留在第一GaN层402中。因为该留在第一GaN层402中的Ga与在气相沉积期间沉积的Ga相同，所以该Ga用作原料。此外，当形成第二GaN层404的一部分时，与在第一示例性实施例中相同，可以使用TMG以代替NH3气体作为原料。例如，在MOCVD设备中以20μmol/分钟的流量供给TMG的同时，可以通过以1045℃的加热温度进行晶体生长来形成第二GaN层404的一部分。
接下来，参照图24a中的（D），从MOCVD设备中移走半导体基底400，其中，在半导体基底400上形成第二GaN层404的一部分，从而形成不规则的表面，如图24a中的（C）所示；然后，利用超声波清洗器（未示出）以45kHz用纯水将半导体基底400的表面清洗15分钟。通过这样的超声波清洗去除Ta层403。在这种情况下，因为Ta不溶于水，所以认为Ta在超声波清洗期间由于振动而被破坏。图27中的（A）是已经去除Ta层403的半导体基底400的表面的光学显微照片。如图27中的（A）所示，因为去除了Ta层403，所以蓝宝石基底401和第一GaN层402留在半导体基底400的表面上。在这种情况下，在去除Ta层403之后，孔404a是空的，从而在半导体基底的表面上看到第一GaN层，并使得半导体基底的表面更加不规则。此外，通过Ta层403的去除而变空的孔具有4μm的宽度（如图27中的（A）中的D所示）。尽管在当前示例性实施例中通过超声波清洗用纯水清洗半导体基底400，但是也可以通过在溶解Ta层403且不溶解第一GaN层402和第二GaN层404的溶液中进行超声波清洗来清洗半导体基底400。溶液可以是水、水与氢氯酸的混合物、水与硫酸的混合物、水与乙酸的混合物、水与氢氟酸的混合物、水与氢氧化钠的混合物、水与氢氧化钾的混合物（这里，水的量在0~90%的范围内）等。
接下来，参照图24a中的（E），使用MOCVD设备在具有不规则表面的半导体基底400的第一GaN层402上形成另外的第二GaN层404。在以160μmol/分钟的流量将作为原料气体的TMG供给到MOCVD设备的同时，在MOCVD设备中通过以500托的压强在1040℃加热1小时来将该另外的第二GaN层404形成为4.5μm的厚度。图26中的（B）是通过此工艺具有形成在半导体基底上的第二GaN层404的一部分的半导体基底的侧截面的SEM显微照片。如图26中的（B）所示，腔形成在第一GaN层402的位于已经去除Ta层403的区域下方的部分中，并且第二GaN层404的表面被平坦化。此外，在此工艺中，因为先前去除了Ta层，所以如在第一示例性实施例中描述的颗粒材料未沉淀在半导体基底的表面上。
此外，在图24a中的（C）中，因为第二GaN层404的一部分形成在第一GaN层402上，所以此部分不具有缺陷。结果，在图24a中的（E）中，第二GaN层的一部分和形成在其上的另外的第二GaN层404之间未形成层间边界。在可选的示例中，在图24a中的（C）中形成的第二GaN层404的一部分可以定义为第二GaN层，在图24a中的（E）中形成的另外的第二GaN层404可以定义为第三GaN层405。图24b示出了此示例。
在图24b中，在（A）至（E）中示出的相应的工艺与图24a中的（A）至（E）相同，这里将省略对它们的描述。图24b中的（E）示出了第二GaN层与在图24a中的（E）中示出的第二GaN层的结构差异。在图24b中的（E）中，将在图24b中的（C）的工艺中形成的GaN层示为第二GaN层404，并将在图24b中的（E）的工艺中形成的GaN层示为第三GaN层405（第三半导体层）。在图24b中的（E）中，用虚线指示第二GaN层404和第三GaN层405之间的边界。这样，在超声波清洗之前和之后形成在第一GaN层402上的GaN层通过基本相同的晶体生长方法形成，并具有相同的结构。然而，因为它们利用不同的工艺生长，所以在清洗工艺之前和之前形成在第一GaN层402上的GaN层可以分别称作第二GaN层404和第三GaN层405。
此外，在形成第二GaN层404（或第三GaN层405）的过程中，在去除Ta层403之后形成的孔404a的宽度和MOCVD设备的内部压强影响第一GaN层402中的腔的形成。在下文中将参照图28和图29对此进行描述。在图28和图29中，孔404a的宽度由第一GaN层402之间的距离“d”指示。图28中的（A）是生长为具有彼此分开相对较小的距离“d”的第一GaN层420的GaN层的示意性剖视图，图28中的（B）是生长为具有彼此分开相对较宽的距离“d”的第一GaN层420的GaN层的剖视图。图29中的（A）是示出当第一GaN层402彼此分开相对小的距离“d”且MOCVD设备的内部压强“P”相对低时TMG蒸气密度和GaN层的生长状态的剖视图。图29中的（B）是示出当第一GaN层402彼此分开相对大的距离“d”且MOCVD设备的内部压强“P”相对高时TMG蒸气密度和GaN层的生长状态的剖视图。图29中的（C）是示出当第一GaN层402彼此分开相对小的距离“d”且MOCVD设备的内部压强“P”相对高时TMG蒸气密度和GaN层的生长状态的剖视图。图29中的（D）是示出当第一GaN层402彼此分开相对大的距离“d”且MOCVD设备的内部压强“P”相对低时TMG蒸气密度和GaN层的生长状态的剖视图。
首先，将描述图28中的（A）和图28中的（B）。在图28中的（A）和图28中的（B）中，当第一GaN层402的厚度为4μm时，图28中的（A）中的第一GaN层之间的距离“d”小于4μm（d<4μm），图28中的（B）中的第一GaN层之间的距离“d”大于10μm（d>10μm）。第一GaN层402之间的此距离依赖于Ta层403的宽度。例如，当在形成Ta层403的工艺中将Ta层403的宽度设为4μm时，由于在通过超声波清洗去除Ta层403之后在第一GaN层402中变空的孔404a使得第一GaN层402之间的距离变得小于4μm，如图28中的（A）所示。例如，当在形成Ta层403的工艺中将Ta层403的宽度设为10μm时，由于在通过超声波清洗去除Ta层403之后在第一GaN层402中变空的孔404a使得第一GaN层402之间的距离变得大于10μm，如图28中的（B）所示。
此外，在形成图24a中的（E）（或图24b中的（E））的第二GaN层（或第三GaN层405）的工艺中，由于MOCVD设备的内部压强和第一GaN层402之间的距离“d”使得在图28中的（A）中示出的再生长的GaN层的生长工艺与在图28中的（B）中示出的再生长的GaN层的生长工艺不同。在在图28中的（A）和图28中的（B）中示出的再生长的GaN层的两种生长工艺中，例如，当将MOCVD设备的内部压强设为500托时，GaN层未附着到图28中的（A）中的蓝宝石基底，而是附着到图28中的（B）中的蓝宝石基底。另一方面，当将MOCVD设备的内部压强设为小于500托的压强（例如，10托至100托）时，在图28中的（A）和图28中的（B）的两种情况下，GaN层未附着到蓝宝石基底。即，当将MOCVD设备设为具有较低的内部压强时，即使第一GaN层之间的距离较大，GaN层也未附着到蓝宝石基底。当将MOCVD设备设为具有较高的内部压强时，即使第一GaN层之间的距离较小，GaN层仍附着到蓝宝石基底。
接下来，将参照图29描述再生长的GaN层的生长状态与MOCVD设备的内部压强和第一GaN层之间的距离“d”之间的关系。在图29中的（A）至图29中的（D）中，术语“TMG蒸气密度”是指处于蒸气状态的TMG的密度（m-3），其中，供给TMG来使再生长的GaN层生长。术语“TMG蒸气密度”根据MOCVD设备的内部压强而改变。当在MOCVD设备中将压强设为相对低的压强（例如，10托至100托）时，TMG蒸气密度（m-3）降低，从而增加了TMG的平均自由程和TMG在GaN层中的迁移长度（扩散长度）。另一方面，当在MOCVD设备中将压强设为相对高的压强（例如，200托至760托）时，TMG蒸气密度（m-3）增大，从而减小了TMG的平均自由程和TMG在GaN层中的迁移长度（扩散长度）。因此，当在MOCVD设备中以低压强执行生长时，扩散长度增大。这里，术语“扩散长度”是指TMG作为基底中的元素的运动长度，并且元素自由地迁移，直到找到其定位的化学稳定位。当在扩散长度中存在蓝宝石和GaN时，GaN是TMG的稳定位。与生长压强高的情况相比，生长速率在宽的基底区域中是相等的。当将第一GaN层之间的距离“d”设为相同的值时，通过将MOCVD设备的内部压强设为低值来减少结合到蓝宝石基底的GaN的量。此外，在图29中的（A）和图29中的（B）中示出的箭头指示GaN的生长方向，并显示出再生长的GaN层相对于第一GaN层402的表面（顶表面和倾斜表面）垂直地生长。
在图29的（A）中，将第一GaN层402之间的距离“d”设为相对小的值（d<4μm），并将MOCVD设备的内部压强“P ”设为相对低的值（例如，10托至100托）。在这种情况下，TMG蒸气密度（m-3）降低，从而增大了TMG在GaN层中的迁移长度（扩散长度），由此延迟了GaN层的生长。因此，GaN层未结合到在图29中的（A）中示出的蓝宝石基底。在图29中的（B）中，将第一GaN层402之间的距离“d”设为相对大的值（d>10μm），并将MOCVD设备的内部压强“P”设为相对高的值（例如，200托至600托）。在这种情况下，TMG蒸气密度（m-3）增大，从而缩短了TMG在GaN层中的迁移长度（扩散长度）。因此，GaN层结合到在图29中的（B）中示出的蓝宝石基底。
在图29中的（A）的条件下（即，第一GaN层之间的距离“d”相对小且MOCVD设备的内部压强“P”相对低），因为GaN可能难以结合到蓝宝石基底，所以在去除Ta层403之后形成的孔404a未填充有由再生长的GaN层的生长而得到的再生长的GaN层，从而形成在第一GaN层402中的腔402a保留下来。此外，在图29中的（B）的条件下（即，第一GaN层之间的距离“d”相对大且MOCVD设备的内部压强“P”相对高），因为GaN可能结合到蓝宝石基底，所以在去除Ta层403之后形成的孔404a因再生长的GaN层的生长而填充有再生长的GaN层，从而形成在第一GaN层402中的腔402a没有保留下了。
在图29中的（C）中，将第一GaN层402之间的距离“d”设为相对小的值（d<4μm），并将MOCVD设备的内部压强“P”设为相对高的值（例如，200托至600托）。在这种情况下，TMG蒸气密度（m-3）增大，从而缩短了TMG在GaN层中的迁移长度（扩散长度），由此促进了GaN层的生长。因此，GaN层结合到在图29中的（B）中示出的蓝宝石基底。即，当将MOCVD设备的内部压强设为相对高的值时，第一GaN层402之间的小的距离“d”可能使GaN难以结合到蓝宝石基底。在图29的（D）中，将第一GaN层402之间的距离“d”设为相对大的值（d>10μm），并将MOCVD设备的内部压强“P”设为相对低的值（例如，10托至100托）。在这种情况下，TMG蒸气密度（m-3）降低，从而增大了TMG在GaN层中的迁移长度（扩散长度），由此延迟了GaN层的生长。因此，GaN层未结合到在图29中的（A）中示出的蓝宝石基底。
在图29中的（C）的条件下（即，第一GaN层之间的距离“d”相对小且MOCVD设备的内部压强“P”相对高），因为GaN可能容易地结合到蓝宝石基底，所以在去除Ta层403之后形成的孔404a因再生长的GaN层的生长而填充有再生长的GaN层。然而，因为结合到蓝宝石基底的GaN的量小于第一GaN层之间的距离“d”相对大的情况下的结合到蓝宝石基底的GaN的量，所以形成在第一GaN层402中的腔402a未完全填充有GaN。此外，在图29中的（D）的条件下（即，第一GaN层之间的距离“d”相对大且MOCVD设备的内部压强“P”相对低），因为GaN可能难以结合到蓝宝石基底。所以在去除Ta层403之后形成的孔404a未填充有因再生长GaN层的生长而得到的再生长的GaN层，从而形成在第一GaN层402中的腔402a保留下来。
这样，可以确定的是，根据GaN的生长条件，即，MOCVD设备的内部压强和第一GaN层402之间的距离“d”，腔402可以保留在第一GaN层403中或不保留在第一GaN层403中，如图29中的（A）、图29中的（B）、图29中的（C）和图29中的（D）所示。因此，可以通过调节第二GaN层404（或第三GaN层405）的生长条件以设定第一GaN层402之间的适当距离“d”和MOCVD设备的适当内部压强来使腔402a保留在第一GaN层402中。
接下来，参照图25a中的（A），分离蓝宝石基底401。然后，参照图25a中的（B），可以通过对已经去除了蓝宝石基底的第一GaN层402进行抛光来获得GaN基底400。此外，如图25a中的（C）和图25a中的（D）所示，通过将硅基基底500（例如，Si或SiC基底）附于GaN基底400的上侧并将GaN基底400的下表面平坦化，GaN基底400可以用作装置用半导体基底。可以使用形成在第一GaN层102中的腔402a来执行蓝宝石基底401的分离。此外，可以通过例如激光剥离或抛光工艺来执行蓝宝石基底401的分离。这使得分离成两个基底，这两个基底包括蓝宝石基底401和附于外延生长侧（即，第二GaN层404）的Si或SiC基底500。应当理解的是，分离蓝宝石基底401的方法不限于第三示例性实施例中的具体方法。此外，在图25b中，（A）示出了将在图24b中的（E）中示出的蓝宝石基底401与半导体基底400分离的工艺，（B）示出了将已经与蓝宝石基底分离的第一GaN层402进行抛光的工艺。在图25b中的（A）和图25b中的（B）中，第二GaN层404和第三GaN层405之间的边界用虚线指示。此外，如图25b中的（C）和图25b中的（D）所示，通过将硅基基底500（例如，Si或SiC基底）附于GaN基底400的上侧并将GaN基底400的下表面平坦化，GaN基底400可以用作装置用半导体基底。
这样，在根据第三示例性实施例的半导体基底400中，当形成第二GaN层404（或第三GaN层405）时，在通过将NH3气体供给到MOCVD设备来保持MOCVD设备的内部压强恒定的同时，通过将半导体基底400进行退火来首先形成第二GaN层404（或第二GaN层404）的一部分。然后，从MOCVD设备中移走半导体基底400，从而通过超声波清洗来去除Ta层403，然后将半导体基底400再送回到MOCVD设备。然后，在通过向MOCVD设备内的半导体基底供给TMG来调节MOCVD设备的内部压强的同时，形成另外的第二GaN层404（或第三GaN层405），由此使腔402a通过经由去除Ta层403所形成的孔形成在第一GaN层402中。因此，当在第三示例性实施例中形成第二GaN层404（或第三GaN层405）时，可以使用在通过超声波清洗去除Ta层之后形成的孔来在第一GaN层402中形成腔402a。换言之，可以通过允许在第一GaN层402上的部分处形成孔的金属材料层来在第一GaN层402中形成腔402a，如上所述。此外，在第三示例性实施例的半导体基底400中，因为在形成第二GaN层404之前通过超声波清洗去除了Ta层403，所以可以形成具有平坦表面的第二GaN层404，而颗粒材料没有沉淀在第二GaN层404的表面上。
第三示例性实施例的MOCVD条件作为示例来提供，因此可以设定为允许第二GaN层404（或第三GaN层405）和腔402a同时形成。因为在第二GaN层404（或第三GaN层405）的生长期间，第一GaN层402中的腔402a的形成依赖于Ta层403的宽度和MOCVD设备的内部压强，所以在第三示例性实施例中调节Ta层403的宽度和MOCVD设备的内部压强。
此外，在第三示例性实施例中，Ta层403的形状不限于上述条纹形状，并可以根据将形成在半导体基底400上的装置结构而改变。下面将描述使用半导体基底400形成的装置的示例。
此外，第三示例性实施例的半导体基底400可以再用作用于形成具有上述腔的GaN层的基底401。在这种情况下，可以分离GaN基底，然后可以通过RIE等使其上形成了新的GaN基底的蓝宝石基底401的表面平坦化。因此，可以进一步降低GaN基底的制造成本。
在如图27中示出的第三示例性实施例中，使用纯水用于超声波清洗，以从半导体基底去除Ta层。在不使第一GaN层和第二GaN层溶解的其它溶液的测试中，使用NaOH、KOH和HF将Ta层从半导体基底去除。
第一实验示例
在第一实验示例中，使用KOH执行去除Ta层的实验。在将容纳KOH的Ni坩埚放置在MOCVD设备（未示出）中并加热到300℃之后，随后将在图24a中的（B）中示出的具有形成在第一GaN层402上的Ta层403的半导体基底400放置在MOCVD设备中，保持3分钟，并进行蚀刻。图30是蚀刻前后的透视图中的半导体基底400的表面的SEM显微照片。在图30中，（A）是蚀刻前的透视图中的半导体基底400的表面的SEM显微照片，（B）是蚀刻后的透视图中的半导体基底400的表面的SEM显微照片。在图30中的（A）中，在蚀刻前，Ta颗粒留在半导体基底400的表面上。在图30的（B）中，在图30中的（A）中示出的Ta颗粒通过蚀刻从半导体基底的表面去除，从而使得半导体基底的表面不规则。因此，可以确定的是，通过用KOH进行蚀刻从半导体基底400的表面去除了Ta颗粒。
第二实验示例
在第二实验示例中，使用KOH执行去除Ta掩模的实验。在将容纳KOH的Ni坩埚放置在MOCVD设备（未示出）中并加热到200℃之后，随后将在图24a中的（B）中示出的具有形成在第一GaN层402上的Ta层403的半导体基底400放置在MOCVD设备中，保持5分钟，并进行蚀刻。图31是蚀刻前后的半导体基底400的表面的SEM显微照片。在图31中，（A）是蚀刻前的半导体基底400的表面的光学显微照片，（B）是沿（A）中的A-A’线截取的侧截面，（C）是蚀刻后的半导体基底400的表面的SEM显微照片，（D）是蚀刻后的透视图中的半导体基底400的表面的SEM显微照片。在图31中的（A）和图31中的（B）中，腔402a形成在第一GaN层402的位于Ta掩模403下方的部分中。在图31中的（C）和图31中的（D）中，在图31中的（A）中示出的第一GaN层402的一部分和Ta掩模403通过蚀刻被去除，从而半导体基底的表面由于剩余的第一GaN层402和腔402a而变得不规则。此外，蓝宝石基底401在底部的与腔402a对应的部分处被暴露。因此，可以确定的是，通过用KOH进行蚀刻从半导体基底的表面去除了Ta掩模403。在这种情况下，可以确定的是，当Ta掩模403之间的距离为2μm或更小时，形成腔402，并且半导体基底的表面通过Ta掩模403的去除而变得不规则。
第三实验示例
在第三实验示例中，使用HF执行去除Ta掩模的实验。将在图24a中的（B）中示出了具有形成在第一GaN层402上的Ta层403的半导体基底400浸渍在50%HF溶液中，保持24小时，并用水清洗。图32是清洗前后的半导体基底400的表面的SEM显微照片。在图32中，（A）是清洗前的半导体基底400的表面的光学显微照片，（B）是清洗前的透视图中的半导体基底400的表面的SEM显微照片，（C）是清洗前的半导体基底400的表面的SEM显微照片，（D）是清洗后的半导体基底400的表面的光学显微照片，（E）是清洗后的透视图中的半导体基底400的表面的SEM显微照片，（F）是清洗后的半导体基底400的表面的SEM显微照片。在图32中的（B）中，腔402a形成在第一GaN层402的位于Ta掩模403下方的部分中。在图32中的（D）、图32中的（E）和图32中的（F）中，通过清洗去除了在图32中的（A）、图32中的（B）和图32中的（C）中示出的第一GaN层402的一部分和Ta掩模403，从而半导体基底的表面由于剩余的第一GaN层402和腔402a而变得不规则。此外，蓝宝石基底401在底部的与腔402a对应的部分处被暴露。因此，可以确定的是，通过用HF进行蚀刻从半导体基底的表面去除了Ta掩模403。
在使用HF溶液去除Ta掩模403之后，生长了第二GaN层404。在这种情况下，在以80μmol/分钟的流量供给作为原料气体的TMG和以5SLM供给NH3气体的同时，通过以1010℃加热90分钟来执行第二GaN层404的生长。图33示出了第二GaN层404。在图33中，（A）是半导体基底400的表面的SEM显微照片，（B）是透视图中的半导体基底400的表面的SEM显微照片。如图33中的（A）和图33中的（B）所示，可以确定的是，在形成第二GaN层404之后，在通过去除Ta掩模403所形成的凹陷部分中形成腔。
第四实验示例
在第四实验示例中，使用NaOH执行去除Ta掩模的实验。在将容纳NaOH的Ni坩埚在MOCVD设备（未示出）中加热到300℃之后，将在图24a中的（B）中示出的具有形成在第一GaN层402上的Ta层403的半导体基底400蚀刻10分钟。在蚀刻后，用水清洗半导体基底400。图34是蚀刻前后的半导体基底400的表面的SEM显微照片。在图34中，（A）是蚀刻前的半导体基底400的表面的光学显微照片，（B）是（A）的放大光学显微照片，（C）是蚀刻后的半导体基底400的表面的光学显微照片，（D）是（C）的放大光学显微照片。在图35中的（C）中，通过蚀刻去除在图34中的（A）和图34中的（B）中示出的第一GaN层402的一部分和Ta掩模403，从而半导体基底的表面由于剩余的第一GaN层402和腔402a而变得不规则。因此，可以确定的是，通过用NaOH进行蚀刻从半导体基底的表面去除了Ta掩模403。
在使用NaOH溶液去除Ta掩模403之后，生长了第二GaN层404。在这种情况下，在以40μmol/分钟的流量供给作为原料气体的TMG和以5SLM供给NH3气体的同时，通过以1010℃加热90分钟来执行第二GaN层404的生长。图33示出了第二GaN层404。在图35中，（A）是半导体基底400的表面的SEM显微照片，（B）是（A）中的半导体基底400的侧截面的SEM显微照片，（C）是透视图中的半导体基底400的表面的SEM显微照片。如图35中的（B）所示，可以确定的是，在形成第二GaN层404之后，在通过去除Ta掩模403所形成的凹陷部分中形成小的腔。此外，第二GaN层404的表面变得平坦，如图35中的（C）所示。
这样，可以确定的是，通过在第一示例中用KOH进行蚀刻从半导体基底400的表面去除了Ta颗粒。此外，可以确定的是，通过在第二示例中用KOH进行蚀刻，通过在第三示例中浸渍在HF溶液中，或者通过在第四示例中用NaOH进行蚀刻，从半导体基底400的表面去除了Ta掩模，并且在形成第二GaN层之后因Ta掩模的去除而形成的凹陷部分中形成了腔。
第四示例性实施例
作为半导体装置的示例，将参照图11描述第一示例性实施例的形成在半导体基底100、第二示例性实施例的半导体基底300或第三示例性实施例的半导体基底400上的发光二极管（LED）阵列。
图11是根据第四示例性实施例的LED阵列的剖视图。在图11中，半导体基底100作为示例。
参照图11，多个LED 200在半导体基底100上彼此隔开。每个LED 200包括由第一导电型化合物半导体层构成的下半导体层201、活性层202以及由第二导电型化合物半导体层构成的上半导体层203。活性层202可以具有包括势垒层的单量子阱结构或多量子阱结构，并且可以由根据期望的发射光谱而选择的材料和组分形成。例如，活性层202可以由GaN基化合物半导体形成。上半导体层203和下半导体层201可以是具有比活性层202的带隙大的带隙的GaN基化合物半导体。
在当前示例性实施例中，半导体基底100上的下半导体层201形成在第二GaN层104上。因此，通过利用半导体基底100制造LED 200能够降低制造成本。
上半导体层203位于下半导体层201的一部分上方，活性层202设置在上半导体层203和下半导体层201之间。此外，上电极层204可以形成在上半导体层203上。上电极层204可以是由例如氧化铟锡（ITO）、Ni/Au等形成的透明电极层。
此外，上电极焊盘205形成在上电极层204上，下电极207形成在下半导体层201的暴露区域上。
这样，在单个半导体基底100上形成LED 200之后，通过切割半导体基底100的位于LED 200之间的部分将LED 200分为单独的LED 200。在该示例性实施例的LED中，上电极205和下电极焊盘207横向地布置，但是LED可以被制成具有垂直布置的电极。具体地说，可以通过利用半导体基底100的腔102a来分离蓝宝石基底101、通过RIE等使第一GaN层102的分离表面平坦化并且形成下电极焊盘来制造垂直型LED。
这样，通过利用半导体基底100或300制造多个LED 200能够降低LED的制造成本。此外，当在第二GaN层104上形成LED 200时，通过形成化合物半导体使得第二GaN层104和下半导体层201具有不同的折射率，能够构造具有提高的发光效率和高亮度的LED阵列。此外，当利用已经与蓝宝石基底101分离的GaN基底100或300形成激光二极管时，能够实现激光二极管的改善的散热性以及长寿命，这是由于激光二极管形成在表现出比蓝宝石基底101的热导率好的热导率的GaN层104上。
在第四示例性实施例中，LED 200被示出为形成在半导体基底100或300的第二GaN层上。在可选的实施例中，可以利用与蓝宝石基底101分离的GaN基底以相同的方式形成LED 200。另外，可以通过将作为指示材料的硅基基底（例如，Si或SiC）附于与蓝宝石基底101分离的GaN基底的表面并通过RIE等将GaN基底的分离表面进行抛光来形成半导体装置（例如，FET等）。在这种情况下，可以制造高电流装置。
这样，因为诸如LED或激光二极管的半导体装置形成在半导体基底100或300上，所以可以容易地以低成本制造半导体装置，而无需使用昂贵的GaN基底。
此外，在上面描述的第一至第三示例性实施例中，形成Ta层、Ti层或Cr层以作为金属材料层。在可选的实施例中，还可以使用多种金属的合金、金属与半导体的合金等作为金属材料层，只要合金允许通过蚀刻在第一GaN层中形成腔即可。
这样，根据本发明的示例性实施例，该方法还能够以低成本在异质基底上制造平坦的且易于分离的GaN基底。
此外，根据本发明的示例性实施例，利用GaN基底制造的诸如LED或激光二极管的半导体装置可以具有改善的性能或长的工作寿命。
本领域技术人员应该清楚的是，在不脱离本发明的精神或范围的情况下，可以在本发明中做出各种修改和变化。因此，本发明意图覆盖本发明的所述修改和变化，只要这些修改和变化落在权利要求书及其等同物的范围内即可。

Claims (13)

1.一种制造半导体基底的方法，所述方法包括：
在基底上形成第一半导体层；
在所述第一半导体层上形成金属材料层；
在所述第一半导体层和所述金属材料层上形成第二半导体层；
使用溶液蚀刻所述基底，以去除所述金属材料层和所述第一半导体层的一部分；
在所述第二半导体层上形成第三半导体层；以及
在位于去除金属层的位置下方的第一半导体层中形成腔。
2.根据权利要求1所述的方法，其中，使用包括KOH的溶液去除所述金属材料层和所述第一半导体层的所述一部分。
3.根据权利要求1所述的方法，其中，使用包括NaOH的溶液去除所述金属材料层和所述第一半导体层的所述一部分。
4.根据权利要求1所述的方法，其中，所述溶液溶解或破坏所述金属材料层而不溶解或破坏所述第一半导体层和所述第二半导体层。
5.根据权利要求1所述的方法，其中，在去除所述金属材料层和所述第一半导体层的所述一部分之后，所述基底包括不规则的表面。
6.根据权利要求5所述的方法，其中，所述不规则的表面包括所述第一半导体层的未蚀刻部分和所述腔。
7.根据权利要求1所述的方法，其中，所述第三半导体层的表面被形成为基本上平坦的。
8.一种制造半导体基底的方法，所述方法包括：
在基底上形成第一半导体层；
在所述第一半导体层上形成金属材料层；
在所述第一半导体层和所述金属材料层上形成第二半导体层；
将所述基底浸渍在溶液中，以去除所述金属材料层和所述第一半导体层的一部分；
在所述第二半导体层上形成第三半导体层；以及
在位于去除金属层的位置下方的第一半导体层中形成腔。
9.根据权利要求8所述的方法，其中，使用包括HF的溶液去除所述金属材料层和所述第一半导体层的所述一部分。
10.根据权利要求8所述的方法，其中，所述溶液溶解或破坏所述金属材料层而不溶解或破坏所述第一半导体层和所述第二半导体层。
11.根据权利要求8所述的方法，其中，在去除所述金属材料层和所述第一半导体层的所述一部分之后，所述基底包括不规则的表面。
12.根据权利要求11所述的方法，其中，所述不规则的表面包括所述第一半导体层的未蚀刻部分和所述腔。
13.根据权利要求8所述的方法，其中，所述第三半导体层的表面被形成为基本上平坦的。
CN201180009076.5A 2010-02-10 2011-02-09 半导体基底、半导体装置及其制造方法 Expired - Fee Related CN102754225B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010027650 2010-02-10
JP2010-027650 2010-02-10
JP2010-263008 2010-11-25
JP2010263008A JP5647497B2 (ja) 2010-02-10 2010-11-25 半導体基板、その製造方法、半導体デバイス及びその製造方法
PCT/KR2011/000871 WO2011099772A2 (en) 2010-02-10 2011-02-09 Semiconductor substrate, semiconductor device, and manufacturing methods thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2013100362898A Division CN103151433A (zh) 2010-02-10 2011-02-09 半导体基底、半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN102754225A true CN102754225A (zh) 2012-10-24
CN102754225B CN102754225B (zh) 2015-12-16

Family

ID=44368297

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2013100362898A Pending CN103151433A (zh) 2010-02-10 2011-02-09 半导体基底、半导体装置及其制造方法
CN201180009076.5A Expired - Fee Related CN102754225B (zh) 2010-02-10 2011-02-09 半导体基底、半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2013100362898A Pending CN103151433A (zh) 2010-02-10 2011-02-09 半导体基底、半导体装置及其制造方法

Country Status (5)

Country Link
EP (1) EP2534705B1 (zh)
JP (1) JP5647497B2 (zh)
KR (1) KR20110093635A (zh)
CN (2) CN103151433A (zh)
WO (1) WO2011099772A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
KR102188494B1 (ko) 2014-07-21 2020-12-09 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294475B1 (en) * 1998-06-23 2001-09-25 Trustees Of Boston University Crystallographic wet chemical etching of III-nitride material
CN1378237A (zh) * 2001-03-27 2002-11-06 日本电气株式会社 Ⅲ族氮化物制造的半导体衬底及其制造工艺
US20040206967A1 (en) * 2003-04-15 2004-10-21 Hitachi Cable, Ltd. Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
CN101180710A (zh) * 2005-05-19 2008-05-14 住友化学株式会社 第3-5族氮化物半导体多层衬底，用于制备第3-5族氮化物半导体自立衬底的方法和半导体元件
CN101253660A (zh) * 2005-09-01 2008-08-27 奥斯兰姆奥普托半导体有限责任公司 用于横向分离半导体晶片的方法以及光电子器件
US20080296586A1 (en) * 2007-01-22 2008-12-04 Daniel Francis Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof
CN101477943A (zh) * 2008-01-04 2009-07-08 晶元光电股份有限公司 分离两种材料系统的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3823775B2 (ja) * 2001-08-07 2006-09-20 日亜化学工業株式会社 窒化物半導体基板の製造方法
DE60331490D1 (de) * 2002-05-15 2010-04-08 Panasonic Corp Lichtemittierendes Halbleiterelement
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP2005057220A (ja) * 2003-08-07 2005-03-03 Sony Corp 半導体光素子及びその製造方法
JP2005085851A (ja) * 2003-09-05 2005-03-31 Hitachi Cable Ltd 窒化物系化合物半導体発光素子の製造方法
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR100797180B1 (ko) * 2005-06-25 2008-01-23 (주)에피플러스 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
KR20070009854A (ko) * 2005-07-14 2007-01-19 에피밸리 주식회사 화합물 반도체 발광소자
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294475B1 (en) * 1998-06-23 2001-09-25 Trustees Of Boston University Crystallographic wet chemical etching of III-nitride material
CN1378237A (zh) * 2001-03-27 2002-11-06 日本电气株式会社 Ⅲ族氮化物制造的半导体衬底及其制造工艺
US20040206967A1 (en) * 2003-04-15 2004-10-21 Hitachi Cable, Ltd. Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
CN101180710A (zh) * 2005-05-19 2008-05-14 住友化学株式会社 第3-5族氮化物半导体多层衬底，用于制备第3-5族氮化物半导体自立衬底的方法和半导体元件
CN101253660A (zh) * 2005-09-01 2008-08-27 奥斯兰姆奥普托半导体有限责任公司 用于横向分离半导体晶片的方法以及光电子器件
US20080296586A1 (en) * 2007-01-22 2008-12-04 Daniel Francis Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof
CN101477943A (zh) * 2008-01-04 2009-07-08 晶元光电股份有限公司 分离两种材料系统的方法

Also Published As

Publication number Publication date
WO2011099772A2 (en) 2011-08-18
EP2534705B1 (en) 2020-09-02
EP2534705A4 (en) 2014-03-12
WO2011099772A3 (en) 2011-11-24
CN103151433A (zh) 2013-06-12
CN102754225B (zh) 2015-12-16
JP2011187926A (ja) 2011-09-22
EP2534705A2 (en) 2012-12-19
JP5647497B2 (ja) 2014-12-24
KR20110093635A (ko) 2011-08-18

Similar Documents

Publication Publication Date Title
CN102804414B (zh) 半导体基底、半导体装置及其制造方法
JP3946427B2 (ja) エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
CN104993023B (zh) 一种利用化学腐蚀的方法剥离生长衬底的方法
US8026119B2 (en) Method of fabricating semiconductor substrate and method of fabricating light emitting device
EP2316139B1 (en) Light emitting device and method of manufacturing the same
US20110124139A1 (en) Method for manufacturing free-standing substrate and free-standing light-emitting device
CN102593293A (zh) 模板、其制造方法以及制造半导体发光器件的方法
WO2004001920A1 (ja) GaN系半導体素子
TW201029051A (en) Semiconductor device, light emitting device and method for manufacturing the same
US9202685B2 (en) Method of manufacturing a compound semiconductor substrate in a flattened growth substrate
CN102754225B (zh) 半导体基底、半导体装置及其制造方法
KR20100132910A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
JP5570838B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
KR101112118B1 (ko) 자립형 ｉｉｉ족 질화물 기판의 제조방법
JP2008222478A (ja) 配向層の形成方法、結晶製造方法、基板、半導体素子、およびｉｉｉ族窒化物半導体の製造方法
KR20120057600A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: South Korea Gyeonggi Do Anshan City

Applicant after: SEOUL VIOSYS Co.,Ltd.

Address before: South Korea Gyeonggi Do Anshan City

Applicant before: SEOUL OPTO DEVICE Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SEOUL OPTO DEVICE CO., LTD. TO: SEOUL WEIAOSHI CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151216

CF01 Termination of patent right due to non-payment of annual fee