CN101180710A - 第3-5族氮化物半导体多层衬底，用于制备第3-5族氮化物半导体自立衬底的方法和半导体元件 - Google Patents
第3-5族氮化物半导体多层衬底，用于制备第3-5族氮化物半导体自立衬底的方法和半导体元件 Download PDFInfo
- Publication number
- CN101180710A CN101180710A CNA2006800173682A CN200680017368A CN101180710A CN 101180710 A CN101180710 A CN 101180710A CN A2006800173682 A CNA2006800173682 A CN A2006800173682A CN 200680017368 A CN200680017368 A CN 200680017368A CN 101180710 A CN101180710 A CN 101180710A
- Authority
- CN
- China
- Prior art keywords
- group
- nitride semiconductor
- iii nitride
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明提供一种第3－5族氮化物半导体多层衬底(1)和用于制备这种衬底的方法。在底部衬底(11)上形成半导体层(12)，并且在所述半导体层(12)上形成掩模(13)。然后，在通过选择性生长形成第3－5族氮化物半导体结晶层(14)之后，将第3－5族氮化物半导体结晶层(14)和所述底部衬底(11)相互分离。所述半导体层(12)的结晶性低于第3－5族氮化物半导体结晶层(14)的结晶性。
Description
技术领域
本发明涉及一种第3-5族氮化物半导体的多层衬底，一种用于制备第3-5族氮化物半导体的自立衬底的方法和一种半导体器件。
背景技术
第3-5族氮化物半导体用于制备半导体器件，所述半导体器件用于各种显示器。例如，作为用于发光器件如紫外线或蓝光发光二极管或激光二极管的材料或用于高输出或高频率电子器件的材料，由其中x+y+z＝1、0≤x≤1、0≤y≤1和0≤z≤1的通式InxGayAlzN表示的化合物半导体是已知的。所述化合物半导体将简称为“第3-5族氮化物半导体”。
附带地，尽管在蓝宝石等衬底上形成包含第3-5族氮化物半导体的发光器件的方法是熟知的，但是当使用由与第3-5族氮化物半导体不同的材料，即蓝宝石等制成的衬底时，衬底和第3-5族氮化物半导体的晶格常数或热膨胀系数彼此不同，因此存在这样的问题，即在第3-5族氮化物半导体外延生长之后产生高密度的位错，或者在衬底上产生翘曲，并且在最坏的情况下，它导致破裂。由于这种原因，提出了一种双异质结构第3-5族氮化物半导体，其在第3-5族氮化物半导体的自立衬底上具有n型第3-5族氮化物半导体层、作为活性层的第3-5族氮化物半导体层和p型第3-5族氮化物半导体层。据公开，这种半导体生长在具有低位错密度的第3-5族氮化物半导体的自立衬底上，因此它的结晶性是优异的，并且提供一种其中发射性能的劣化得到控制的发光器件(例如，JP-A-2000-223743)。然而，此时，不能在工业上并且廉价地提供由第3-5族氮化物半导体制成的大块衬底。
因此，提出了一种获得高结晶性的衬底的方法，所述方法包括下列步骤：在蓝宝石衬底上一次性生长第3-5族氮化物半导体，随后通过使用SiO2掩模在第3-5族氮化物半导体上选择性生长(例如，JP-A-2002-170778)。
此外，提出了一种获得与蓝宝石等的底部衬底分离的第3-5族氮化物半导体的方法，所述方法包括在底部衬底上生长第3-5族氮化物半导体的步骤。例如，JP-A-2001-53056公开了一种将底部衬底和GaN层相互分离的方法，所述方法包括下列步骤：在底部衬底上一次性生长GaN层；在GaN层上形成SiO2条纹；以及在其上再生长另外的GaN层；之后将另外的GaN层部分蚀刻至SiO2条纹以形成沟道结构；在沟道结构上进一步形成GaN层以使GaN层的表面平面化，随后将蚀刻液引入到沟道结构中以蚀刻SiO2条纹。
然而，为了根据在JP-A-2002-170778中公开的方法在蓝宝石衬底上形成高结晶性的第3-5族氮化物半导体的GaN层，需要下列步骤，即步骤：实施所谓两步骤生长法，所述两步骤生长法包括在蓝宝石衬底上形成低温缓冲层以及在1000℃以上的高温下将GaN层形成于其上；从半导体晶体生长设备上一次性卸载第3-5族氮化物半导体多层衬底；在第3-5族氮化物半导体层上形成SiO2条纹掩模；将其再装入半导体晶体生长设备中，随后在1000℃以上的高温下形成第3-5族氮化物半导体。因此，在JP-A-2002-170778中公开的方法必须将需要若干小时的1000℃以上的高温的晶体生长进行两次。
另一方面，为了根据在JP-A-2001-53056中公开的方法获得第3-5族氮化物半导体衬底，需要下列步骤，即步骤：通过使用需要诸如抗蚀剂曝光的步骤的光刻法加工沟道结构；以及进一步将在1000℃以上的高温下若干小时的GaN晶体生长进行超过三次。
因此，JP-A-2002-170778和JP-A-2001-53056中的每一个具有的问题在于它需要生产成本高的长加工时间。因此，不能廉价地生产高性能的第3-5族氮化物半导体发光器件。
发明内容
本发明的目的是提供一种第3-5族氮化物半导体多层衬底、一种制备第3-5族氮化物半导体自立衬底的方法和一种半导体器件，从而可以解决现有技术中的上述问题。
为了解决上述问题，本发明人将他们自己投身于研究一种制备第3-5族氮化物半导体多层衬底(将简称为“第3-5族氮化物半导体多层衬底”)的方法，第3-5族氮化物半导体多层衬底包含层压在用于生长第3-5族氮化物半导体的衬底(以下将称为“底部衬底”)上的高质量的第3-5族氮化物半导体。结果，发现首先在底部衬底上形成低结晶层，然后在低结晶层上形成无机材料的薄膜，随后在其上形成第3-5族氮化物半导体，由此容易提供一种高质量的第3-5族氮化物半导体层以及容易将第3-5族氮化物半导体层从底部衬底上层离，从而完成了本发明。
根据一个方面，本发明提供一种第3-5族氮化物半导体多层衬底，其包含：底部衬底；用以涂覆所述底部衬底的半导体层；用以涂覆所述半导体层的上表面的一部分的掩模；和用以涂覆所述半导体层的上表面的暴露表面和所述掩模的第3-5族氮化物半导体结晶层，所述暴露表面没有被所述掩模涂覆，其中所述半导体层的结晶性低于第3-5族氮化物半导体结晶层。
优选在所述半导体层内部包含孔隙。
优选掩模处于条纹或点的形状，或者未掩蔽的部分处于点的形状。
优选掩模包含选自下列材料中的至少一种材料：SiO2、TiO2、ZrO2、CrO2、W、Re、Mo、Cr、Co、Si、Au、Zr、Ta、Ti、Nb、Ni、Pt、V、Hf、Pd、BN、W-氮化物、Re-氮化物、Mo-氮化物、Cr-氮化物、Si-氮化物、Zr-氮化物、Ta-氮化物、Ti-氮化物、Nb-氮化物、V-氮化物、Hf-氮化物和Fe-氮化物。
优选半导体层是具有下列通式的材料的缓冲层：InxGayAlzN，其中0≤x≤1，0≤y≤1，0≤z≤1并且x+y+z＝1；并且所述缓冲层是在400℃至700℃的温度下生长的。
根据另一个方面，本发明提供一种制备第3-5族氮化物半导体自立衬底的方法，所述方法包括下列步骤：在底部衬底上形成半导体层；在所述半导体层的上表面的一部分上形成掩模；通过选择性生长形成第3-5族氮化物半导体结晶层以用第3-5族氮化物半导体结晶层涂覆所述半导体层的上表面的暴露表面和所述掩模，所述暴露表面没有被所述掩模涂覆；和将第3-5族氮化物半导体结晶层和所述底部衬底相互分离，其中所述半导体层的结晶性低于第3-5族氮化物半导体结晶层。
优选分离步骤包括通过施加应力从第3-5族氮化物半导体结晶层上机械层离底部衬底的步骤。
优选在分离步骤之后还包括将掩模和半导体层中的至少一个化学蚀刻的步骤。
优选分离步骤包括通过降低气氛温度从第3-5族氮化物半导体结晶层上层离底部衬底的步骤。
根据另一个方面，本发明提供根据上述方法中的任何一种制备的第3-5族氮化物半导体自立衬底。
根据另一个方面，本发明提供包含上述第3-5族氮化物半导体多层衬底中的任何一个的半导体器件。
根据另一个方面，本发明提供包含上述第3-5族氮化物半导体自立衬底的半导体器件。
根据本发明，可以在无需复杂的处理的情况下，容易地提供高质量的第3-5族氮化物半导体多层衬底、第3-5族氮化物半导体自立衬底和高性能半导体器件。
实施本发明的方式
以下将参考附图详细描述本发明的实施方案的一个实例。
图1是表示根据本发明的一个实施方案的第3-5族氮化物半导体的多层衬底的横截面图。第3-5族氮化物半导体多层衬底(1)具有下列结构，其中将包含如蓝宝石的材料的底部衬底(11)；半导体层(12)；掩模(13)；和第3-5族氮化物半导体结晶层(14)以这种顺序层压。提供掩模(13)用于将第3-5族氮化物半导体结晶层(14)选择性生长在底部衬底(11)上，由此可以在底部衬底(11)上形成结晶性优异的第3-5族氮化物半导体。措词“选择性生长”表示在衬底的一部分上形成掩模，并且在衬底的没有用掩模涂覆的暴露表面上选择性生长晶体。
在本实施方案中，掩模(13)可以是条纹状掩模，其中多个条纹体在预定的方向上以适当的间隔相互平行延伸，掩模(13)的形状不限于此。例如，可以使用点状掩模或具有其中未掩蔽部分是点状的形状的掩模。另外，作为用于掩模(13)的材料，优选第3-5族氮化物半导体在其上不能生长或难以生长的材料。以下将描述具体材料。
为了提高使用安置在底部衬底(11)上的掩模(13)通过选择性生长而形成的第3-5族氮化物半导体结晶层(14)的结晶性，以及将第3-5族氮化物半导体结晶层(14)从如图1中所示的第3-5族氮化物半导体多层衬底(1)上分离以获得包含第3-5族氮化物半导体晶体(4)作为主要组分的第3-5族氮化物半导体自立衬底，安置半导体层(12)。形成半导体层(12)使其处于结晶性低于第3-5族氮化物半导体结晶层(14)的水平。在此，安置半导体层(12)作为缓冲层。
由于半导体层(12)的低结晶性，在半导体层(12)内部形成许多孔隙(12A)，所述孔隙(12A)是在形成第3-5族氮化物半导体结晶层(14)的步骤中通过加热产生的。这些孔隙(12A)趋向于在夹在掩模(13)和底部衬底(11)之间的区域中频繁产生。
半导体层(12)的组成可以与第3-5族氮化物半导体结晶层(14)的组成基本上相同。措词“基本上相同”表示层(12、14)在掺杂剂的种类和浓度方面彼此不同。
为此安置的半导体层(12)(可以称为“低结晶性半导体层(12)”)的材料优选具有通式：InxGayAlzN，其中0≤x≤1、0≤y≤1、0≤z≤1并且x+y+z＝1使得半导体层(12)可以充分实现其需要的功能。此外，生长温度优选在400℃至700℃的范围内。即，优选形成低结晶性半导体层(12)作为低温缓冲层。
这种孔隙(12A)降低了低结晶性半导体层(12)的机械强度，因此设计一些好方法以对低结晶性半导体层(12)提供小的应变力，由此容易将底部衬底(11)和第3-5族氮化物半导体结晶层(14)分离，从而可以容易地提供主要包含第3-5族氮化物半导体结晶层(14)的第3-5族氮化物半导体自立衬底。
在第3-5族氮化物半导体结晶层(14)的表面(14A)上进一步形成由第3-5族氮化物半导体制成的半导体层(15)，所述半导体层(15)具有构造公知的发光器件的功能，由此第3-5族氮化物半导体多层衬底(1)形成用于第3-5族氮化物半导体发光器件的衬底。这种具有发光器件功能的半导体层(15)可以具有所谓双异质结构的结构，其中发射层被p型层和n型层夹在中间。
图2是根据本发明的一个实施方案的半导体发光器件的横截面图。这种半导体发光器件可以由如图1中所示的第3-5族氮化物半导体多层衬底(1)制成。将底部衬底(11)从如图1中所示的第3-5族氮化物半导体多层衬底(1)上分离并且除去。在必要时，将半导体层(12)和掩模(13)以化学方法或物理方法除去。在第3-5族氮化物半导体结晶层(14)的表面上形成电极(16)，并且在半导体层(15)的表面上形成电极(17)。另外，在图2中第3-5族氮化物半导体结晶层(14)具有n型电导率。
现在参考图3，将说明制备如图1中所示的第3-5族氮化物半导体多层衬底的方法和根据本发明的一个实施方案制备第3-5族氮化物半导体自立衬底的方法。
作为外延生长第3-5族氮化物半导体结晶层(14)的方法并且作为外延生长半导体层(12)的方法，可以列举各种公知方法。例如，可以独立地使用氢化物气相外延法(HVPE方法)、分子束外延(MBE方法)或者有机金属气相外延法(MOVPE方法)，或者可以将这些生长方法中的任何一种适当地用于在单个多层衬底上的多层半导体层的各层。下列描述说明了其中使用MOVPE方法和HVPE方法的情况，但是用于在本发明中使用的第3-5族氮化物半导体的外延生长方法不限于此。
首先，如图3(a)中所示，制备底部衬底(11)。优选底部衬底(11)在生长条件下稳定以获得高质量的第3-5族氮化物半导体。具体而言，可以使用蓝宝石、SiC、Si等作为底部衬底(11)。特别是，与SiC或Si相比，蓝宝石出现因在化合物半导体的晶体生长后的应力而导致破裂的频率较少，因此蓝宝石可以适当地用于本发明。
现在，如图3(b)中所示，在底部衬底(11)上生长低结晶性半导体层(12)。在此，低结晶性半导体层(12)是由第3-5族氮化物半导体制成的缓冲层。低结晶性半导体层(12)优选为由具有下式的材料制成的低温缓冲层：InxGayAlzN，其中0≤x≤1、0≤y≤1、0≤z≤1并且x+y+z＝1。在这种情况下，当低结晶性半导体层(12)的膜厚度过薄时，在其中在高温下形成第3-5族氮化物半导体结晶层(14)的步骤之后的步骤中，作为用于晶体生长的核的晶体蒸发，从而将降低第3-5族氮化物半导体结晶层(14)的晶体质量。另一方面，当低结晶性半导体层(12)的膜厚度过厚时，作为用于晶体生长的核的晶体增加，从而将降低第3-5族氮化物半导体结晶层(14)的晶体质量。因此，低结晶性半导体层(12)的膜厚度优选等于或大于1nm且等于或小于200nm，更优选等于或大于10nm且等于或小于100nm，并且还更优选等于或大于10nm且等于或小于50nm。为了对低结晶性半导体层(12)赋予低的可结晶性，低结晶性半导体层(12)的生长温度在优选400℃至700℃并且更优选450℃至600℃的范围内。
在形成低结晶性半导体层(12)之后，在低结晶性半导体层(12)上形成掩模(13)(参见图3(c))。作为用于掩模(13)的材料，优选第3-5族氮化物半导体在其上不能生长或者难以生长的材料。例如，优选该材料是选自下列材料中的至少一种材料：SiO2、TiO2、ZrO2、CrO2、W、Re、Mo、Cr、Co、Si、Au、Zr、Ta、Ti、Nb、Ni、Pt、V、Hf、Pd、BN、W-氮化物、Re-氮化物、Mo-氮化物、Cr-氮化物、Si-氮化物、Zr-氮化物、Ta-氮化物、Ti-氮化物、Nb-氮化物、V-氮化物、Hf-氮化物和Fe-氮化物。当使用金属如W和Ti作为掩模时，使在掩模和掩模上的第3-5族氮化物半导体晶体之间的界面暴露于使用氢气或铵的蚀刻作用下，从而可以在界面内形成孔隙，由此可以将得到的半导体晶体容易层离。
掩模(13)的形状可以处于任何适合的形状如条纹状、点状或其中未掩蔽部分为点状的形状或处于相互组合的形状。当使用金属如W或Ti作为掩模时，可以使用H2或NH3蚀刻所述材料使得低结晶性半导体层(12)部分暴露，并且可以用掩模涂覆衬底的整个表面。
当使用条纹状掩模时，条纹宽度优选等于或大于0.1μm且等于或小于50μm，更优选等于或大于1μm且等于或小于30μm，还优选等于或大于1μm且等于或小于20μm，并且还更优选等于或大于1μm且等于或小于10μm。当条纹宽度过宽时，难以用晶体包埋未掩蔽部分，而在过窄时，难以得到高质量的晶体。另外，在所述条纹之间的间隔优选等于或大于0.1μm且等于或小于50μm，更优选等于或大于1μm且等于或小于20μm，还优选等于或大于1μm且等于或小于10μm。
当底部衬底(11)由C(0001)-表面蓝宝石制成时，掩模(13)的条纹的方向可以与<1-100>方向或<11-20>方向平行，或者可以与其略呈倾斜。当方向倾斜时，优选倾斜角度为0.095°以上且小于9.6°。
当使用点状掩模时，点状掩模的形状可以是多边形如圆、三角形、四边形或六边形中的任何一种或者可以是这些多边形的组合。在这些情况下，掩模的直径(当其形状为多边形时，直径对应于面积与多边形的面积相同的圆的直径)优选等于或大于0.1μm且等于或小于50μm，更优选等于或大于1μm且等于或小于30μm，还优选等于或大于1μm且等于或小于20μm，并且还更优选等于或大于1μm且等于或小于10μm。当掩模直径过大时，难以用晶体包埋未掩蔽部分，而在掩模直径过小时，难以得到高质量的晶体。此外，掩模间隔优选等于或大于0.1μm且等于或小于50μm，更优选等于或大于1μm且等于或小于20μm，还优选等于或大于1μm且等于或小于10μm。
当使用点状掩模并且底部衬底(11)是C(0001)-表面蓝宝石时，点的边的方向可以与<1-100>方向或<11-20>方向平行，或者可以与其略呈倾斜。当方向倾斜时，优选倾斜角度为0.095°以上且小于9.6°。
当未掩蔽部分具有点状的形状时，未掩蔽部分的点形状可以是多边形如圆、三角形、四边形或六边形中的任何一种或者可以是这些多边形的组合。未掩蔽部分的直径(当其形状为多边形时，直径对应于面积与多边形的面积相同的圆的直径)优选等于或大于0.1μm且等于或小于50μm，更优选等于或大于1μm且等于或小于30μm，还优选等于或大于1μm且等于或小于20μm，并且还更优选等于或大于1μm且等于或小于10μm。当掩模直径过大时，难以用晶体包埋未掩蔽部分，而在掩模直径过小时，难以得到高质量的晶体。此外，掩模间隔优选等于或大于0.1μm且等于或小于50μm，更优选等于或大于1μm且等于或小于20μm，还优选等于或大于1μm且等于或小于10μm。
可以通过在半导体制造领域中熟知的光刻形成掩模。将没有被掩模(13)涂覆的表面和低结晶性半导体层(12)曝光以形成在其上生长第3-5族氮化物半导体晶体的生长区域(Q)(参见图3(c))。
接着，在生长区域(Q)上外延生长第3-5族氮化物半导体。首先，在其上没有涂覆掩模(13)的表面上生长第3-5族氮化物半导体，并且在形成小面结构(14A)的同时，使低结晶性半导体层(12)曝光(参见图3(d))。然后用表面平面化的第3-5族氮化物半导体包埋这种小面结构(14A)，并且在第3-5族氮化物半导体上生长晶体，由此形成第3-5族氮化物半导体结晶层(14)(参见图3(e))。
将更具体地说明如图3(d)和(e)中所示的步骤。低结晶性半导体层(12)由具有下式的层形成：InxGayAlzN，其中0≤x≤1，0≤y≤1，0≤z≤1并且x+y+z＝1。当低结晶性半导体层(12)包含AlN时，它难以分解，因此优选低结晶性半导体层(12)是GaN和/或InGaN。当在低温下生长半导体层(12)时，得到的半导体层(12)的结晶性低。因此，使用氢气或铵蚀刻在掩模(13)下的半导体层(12)，从而形成结晶气氛或生长气氛，因此，在低结晶性半导体层(12)内部处于掩模(13)和底部衬底(11)之间的区域中形成孔隙(12A)。在x射线晶体结构分析中，可以通过例如峰高和半峰全宽评估半导体层(12)的结晶性。
当将掩模(13)设置在低结晶性半导体层(12)上，之后根据用于第3-5族氮化物半导体的外延生长法，将原料气等供应到低结晶性半导体层(12)上时，第3-5族氮化物半导体从生长区域(Q)生长(参见图3(d))，并且在低结晶性半导体层(12)上生长第3-5族氮化物半导体以包埋设置的掩模(13)。第3-5族氮化物半导体进一步生长使得几乎全部掩模(13)包埋于第3-5族氮化物半导体中。然后，在将掩模(13)包埋于第3-5族氮化物半导体中之后，在其上进一步外延生长第3-5族氮化物半导体，由此形成具有需要的膜厚度的第3-5族氮化物半导体结晶层(14)(参见图3(e))。
因此，优选包括下列步骤的制备第3-5族氮化物半导体结晶层(14)的方法：在其上设置掩模(13)的低结晶性半导体层(12)上形成小面结构的同时，生长第3-5族氮化物半导体，然后生长其中包埋小面结构并且其表面平面化的氮化物半导体以形成第3-5族氮化物半导体结晶层(14)。原因如下：
当将掩模(13)设置在低结晶性半导体层(12)上，然后进行如在生长区域(Q)上形成小面结构的这种生长，之后生长第3-5族氮化物半导体以通过促进侧向生长包埋小面结构，并且将晶体平面化(参见图3(e))时，因为到达小面的位错在横向上弯曲，可以将掩模(13)包埋并且包含于第3-5族氮化物半导体结晶层(14)中。在这种情况下，可以急剧减少晶体缺陷。而且，当进行如包埋小面结构的这种生长时，可以在第3-5族氮化物半导体结晶层(14)内部位于掩模(13)上的区域产生孔隙部分。因为到达小面的位错在横向上弯曲，并且位错可能终止于孔隙部分，所以可以提供高质量的晶体。
接着，将说明将第3-5族氮化物半导体结晶层(14)和底部衬底(11)分离的分离步骤(参见图3(f))。
可以在分离底部衬底(11)的步骤之前提供将第3-5族氮化物半导体结晶层(14)粘接到支持衬底(没有显示)上的步骤。在这种情况下，作为支持衬底，可以使用公知的薄膜，例如金属薄膜和树脂膜，如聚合物膜。可以根据公知方法，通过使用低温合金层压金属衬底。而且，当使用树脂膜作为支持衬底时，可以使用热固性树脂或光固化树脂。
当在涂覆底部衬底(11)的低结晶性半导体层(12)上和在掩模(13)上生长第3-5族氮化物半导体结晶层(14)时，没有被掩模(13)涂覆的低结晶性半导体层(12)的一部分在生长第3-5族氮化物半导体结晶层(14)时被蚀刻。因此，底部衬底(11)和第3-5族氮化物半导体结晶层(14)是相互弱连接的。由于这种原因，当第3-5族氮化物半导体结晶层(14)的厚度充分增加时，内应力和外应力变得容易并且集中地作用于在底部衬底(11)和第3-5族氮化物半导体结晶层(14)之间的区域，从而导致这种弱连接。结果，特别是，这些应力以剪切应力等的形式作用于该区域。当这种应力增加时，在底部衬底(11)和第3-5族氮化物半导体结晶层(14)之间的连接部分断裂，两者彼此分离。因此，在底部衬底(11)和第3-5族氮化物半导体结晶层(14)之间的断裂具体发生在下列区域中：在底部衬底(11)和低结晶性半导体层(12)之间的边界区域、在低结晶性半导体层(12)和掩模(13)之间的边界区域、在低结晶性半导体层(12)和第3-5族氮化物半导体结晶层(14)之间的边界区域，或在掩模(13)和第3-5族氮化物半导体结晶层(14)之间的边界区域，或这些边界区域中的多个边界区域。
作为将第3-5族氮化物半导体结晶层(14)和底部衬底(11)分离的另一种方法，可以列举通过施加应力将其机械分离的方法。应力可以是内应力或外应力。具体而言，可以列举将内应力和/或外应力施加到在底部衬底(11)和第3-5族氮化物半导体结晶层(14)之间的区域的方法。将内应力和/或外应力施加到该区域上，从而可以将底部衬底(11)和第3-5族氮化物半导体结晶层(14)容易分离(或层离)。
作为包括使用内应力的方法，可以列举基于在第3-5族氮化物半导体结晶层(14)和底部衬底(11)之间的热膨胀系数的差别，通过使用应力自发地层离底部衬底(11)的方法。具体而言，该方法可以使用下列步骤：将它们从第3-5族氮化物半导体结晶层(14)的生长温度冷却至室温；通过使用低温介质如液氮将它们从室温冷却；或者将它们从室温再热，随后通过使用低温介质如液氮将它们冷却。
作为包括使用外应力的方法，可以列举包括下列步骤的方法：将第3-5族氮化物半导体结晶层(14)和底部衬底(11)中的一个固定以及将机械冲击施用到另一个上。
根据上述方法，可以得到主要包含独立于底部衬底(11)的第3-5族氮化物半导体结晶层(14)的第3-5族氮化物半导体晶体，从而得到第3-5族氮化物半导体自立衬底。
与底部衬底(11)分离的第3-5族氮化物半导体结晶层(14)的下侧表面包含掩模(13)，因此可以通过化学加工处理如蚀刻或物理加工处理如研磨或抛光除去掩模(13)以进行利用。例如，可以用酸除去氧化物如SiO2。在这种情况下，可以预先对底部衬底(11)安置沟道或通孔使得蚀刻液如酸可以容易地到达掩模(13)材料。在形成第3-5族氮化物半导体结晶层(14)之后，可以从第3-5族氮化物半导体结晶层(14)的表面上安置通孔或沟道。而且，可以使辐射线如激光在底部衬底(11)和低结晶性半导体层(12)之间的界面中被吸收，部分分解低结晶性半导体层(12)以促进低结晶性半导体层(12)和底部衬底(11)之间的层离。
作为外延生长第3-5族氮化物半导体结晶层(14)的方法，可以列举MOVPE方法、HVPE方法、MBE方法等。当使用MOVPE方法生长低结晶性半导体层(12)或第3-5族氮化物半导体结晶层(14)时，可以使用下列化合物作为原料。
作为第3族原料，可以列举例如，由通式R1R2R3Ga(其中R1、R2、R3中的每一个独立地与其它相同或与其它不同，并且表示低级烷基)表示的三烷基镓，如三甲基镓[(CH3)3Ga，以下可以被描述为“TMG”]或三乙基镓[(C2H5)3Ga，以下可以被描述为“TEG”]；由通式R1R2R3Al(其中R1、R2、R3中的每一个独立地与其它相同或与其它不同，并且表示低级烷基)表示的三烷基铝，如三甲基铝[(CH3)3Al，以下可以被描述为“TMA”]，三乙基铝[(C2H5)3Al，以下可以被描述为“TEA”]或三异丁基铝[(i-C4H9)3Al]；三甲基胺铝烷[(CH3)3N:AlH3]；由通式R1R2R3In(其中R1、R2、R3中的每一个独立地与其它相同或与其它不同，并且表示低级烷基)表示的三烷基铟，如三甲基铟[(CH3)3In，以下可以被描述为“TMI”]或三乙基铟[(C2H5)3In]；通过用一个或两个卤原子分别取代三烷基铟中的一个或两个烷基制备的原料，如氯化二乙基铟[(C2H5)2InCl]；由通式InX(其中X是卤原子)表示的卤化铟，如氯化铟；等等。这些原料可以单独或以其混合物的形式使用。在这些第3族原料中，镓源优选为TMG，铝源优选为TMA，并且铟源优选为TMI。
作为第5族原料，可以列举例如氨、肼、甲肼、1，1-二甲肼、1，2-二甲肼、叔丁胺、乙二胺等。这些原料可以单独或以它们的任何组合的混合物形式使用。因为在这些原料之中，氨和肼在它们的分子中不包含碳原子，所以半导体被碳污染小。因此优选氨和肼。出于高纯度产品的易于获得性的观点，更优选氨。
在MOVPE方法中，作为在生长过程中的气氛气体和作为用于有机金属原料的载气，诸如氮气、氢气、氩气和氦气的气体可以单独或以它们的混合物的形式使用。其中，优选氢气和氦气。
将上述原料气引入到反应器中，随后生长氮化物半导体。所述反应器包含用于将原料气从原料供应系统供应到反应器的原料供应管线以及在反应器内部用于加热衬底的基座。基座具有通常可以通过旋转器旋转的结构以均匀地生长氮化物半导体层。将加热基座的加热装置，如红外线灯安置在基座内。通过这种加热，使通过原料供应管线供应到反应器中的原料气通过该加热在生长衬底上热解，使得需要的化合物可以在衬底上气相生长。将供应到反应器中的原料气的未反应原料气通过排气管线从反应器排出，随后输送到废气处理设备中。
而且，当根据HVPE方法生长氮化物半导体层时，可以使用下列化合物作为原料。
作为第3族原料，可以列举通过使镓金属与氯化氢气体反应制备的氯化镓气体、通过使铟金属与氯化氢气体反应制备的氯化铟气体等。作为第5族原料，可以列举氨。作为载气，诸如氮气、氢气或氦气的气体可以单独或以它们的混合物的形式使用。其中，优选氢气和氦气。将上述原料气引入到反应器中，随后生长氮化物半导体。
此外，当根据MBE方法生长氮化物半导体层时，可以使用下列化合物作为原料。
作为第3族原料，可以列举金属如镓、铝或铟。作为第5族原料，可以列举诸如氮气或氨的气体。作为载气，诸如氮气、氢气、氩气或氦气的气体可以单独或以它们的混合物的形式使用。其中，优选氢气和氦气。将上述原料气引入到反应器中，随后生长氮化物半导体。
在完成图3(e)中所示的步骤之后，可以在第3-5族氮化物半导体结晶层(14)上形成另一种第3-5族氮化物半导体层。在这种情况下，在第3-5族氮化物半导体结晶层(14)上进一步设置掩模，并且进一步形成小面结构，然后将小面结构包埋，随后将第3-5族氮化物半导体层平面化。即使这种情况下，到达小面的位错在侧向上弯曲，从而可以将掩模包埋并且包含于氮化物半导体层内部。于是晶体缺陷急剧减少。第3-5族氮化物半导体层可以未掺杂或掺杂有杂质。
可以根据MOVPE方法或HVPE方法生长这种第3-5族氮化物半导体。当通过应力层离第3-5族氮化物半导体层时，第3-5族氮化物半导体层的总膜厚度等于或大于3μm并且等于或小于500μm，优选等于或大于10μm且等于或小于400μm，更优选等于或大于10μm且等于或小于65μm，还优选等于或大于10μm且等于或小于45μm。当膜厚度增加时，位错密度趋向于降低。然而，当层压的厚度增加时，生产成本变得高很多，因此不优选过大的厚度。可以将第3-5族氮化物半导体多层衬底在冷却后从反应器中卸载，并且与底部衬底分离，之后再装入到反应器中以形成n型接触层、发射层和p型层。
另外，可以在第3-5族氮化物半导体多层衬底上连续形成n型接触层、发射层和p型层，其中以预定的厚度形成第3-5族氮化物半导体。之后，将外延衬底从反应器上卸载，并且除去衬底，通过公知方法在得到的氮化物半导体衬底上形成电极以形成发光器件。
为了不增加发光器件的操作电压，n型接触层的n型载流子密度优选等于或大于1×1018cm-3并且等于或小于1×1019cm-3。当在850℃至1100℃的生长温度下生长具有其中0≤x≤1、0≤y≤1、0≤z≤1并且x+y+z＝1的通式InxGayAlzN的晶体时，通过包括将n型掺杂剂气体或有机金属原料以适当的量混合到InGaAlN原料中的公知方法，可以容易得到这种n型接触层。作为n型掺杂剂气体，优选硅烷、乙硅烷、锗烷、四甲基锗等。
另外，当In或Al的摩尔分数高时，特别是在低温下，晶体质量降低，并且载流子密度增加。因此，In含量优选等于或小于5％，并且更优选等于或小于1％，而Al含量优选等于或小于5％，并且更优选等于或小于1％。n型接触层最优选包含GaN。
可以将由其中a+b+c＝1、0≤a≤1、0≤b≤1、0≤c≤1的通式InaGabAlcN表示的材料的第3-5族氮化物半导体层安置在n型接触层和发光层之间。第3-5族氮化物半导体可以具有多层结构，其中每一层在组成和载流子密度方面与其它层不同。
在n型接触层上形成发光层。发光层具有多量子阱结构，所述多量子阱结构包含具有其中a+b+c＝1、0≤a≤1、0≤b≤1、0≤c≤1的通式InaGabAlcN的材料的阻挡层，和具有其中a+b+c＝1、0≤a≤1、0≤b≤1、0≤c≤1的通式InaGabAlcN的材料的阱层。阱层可以具有多层或者可以具有至少一层。
可以将具有其中a+b+c＝1、0≤a≤1、0≤b≤1、0≤c≤1的通式InaGabAlcN的材料的层安置在发光层和上述p型接触层之间。该层优选为AlGaN层。AlGaN层可以是p型或n型。当它为n型时，载流子密度优选等于或小于1×10-18cm-3，更优选等于或小于1×10-17cm-3，并且还优选等于或小于1×10-16cm-3。为了降低AlGaN层的n型载流子密度，掺杂Ma。附带地，可以将由其中0≤d≤1、0≤e≤1、0≤f≤1、d+e+f＝1的通式IndGaeAlfN表示的材料的层，该层的空间电荷密度低于AlGaN层的空间电荷密度，安置在p型接触层和AlGaN层之间。
在AlGaN层上形成p型接触层。为了不增加发光器件的操作电压，p型接触层的p型载流子密度优选等于或大于5×1015cm-3，并且更优选在1×1016cm-3至5×1019cm-3的范围内。当具有其中a+b+c＝1、0≤a≤1、0≤b≤1、0≤c≤1的通式InaGabAlcN的晶体在800℃至1100℃的生长温度下生长时，通过包括将掺杂原料气以适当量混合到InGaAlN原料中以生长晶体，随后热处理的公知方法，可以容易地安置这种p型接触层。
另外，当Al的摩尔分数高时，p型接触层的接触电阻趋向于增加。因此，Al含量通常等于或小于5％，并且优选等于或小于1％。
p型接触层更优选包含GaAlN或GaN，并且最优选包含GaN。
当使用MOVPE方法生长上述每一层时，可以适当地选择使用下列原料。
作为第3族镓原料，可以列举由通式R1R2R3Ga(其中R1、R2、R3中的每一个独立地与其它相同或与其它不同，并且为低级烷基)表示的三烷基镓，如三甲基镓(TMG)或三乙基镓(TEG)。
作为铝原料，可以列举由通式R1R2R3Al(其中R1、R2、R3中的每一个独立地与其它相同或与其它不同，并且为低级烷基)表示的三烷基铝，如三甲基铝(TMA)或三乙基铝(TEA)或三异丁基铝。
作为铟原料，可以列举由通式R1R2R3In(其中R1、R2、R3中的每一个独立地与其它相同或与其它不同，并且表示低级烷基)表示的三烷基铟，如三甲基铟(TMI)或三乙基铟；通过用一至三个卤原子分别取代三烷基铟中的一至三个烷基制备的原料，如氯化二乙基铟；由通式InX(其中X是卤原子)表示的卤化铟，如氯化铟；等等。
作为第5族原料，可以列举例如氨、肼、甲肼、1，1-二甲肼、1，2-二甲肼、叔丁胺、乙二胺等。这些原料可以单独或以它们的任何组合的混合物形式使用。因为在这些原料之中，氨和肼在它们的分子中不包含碳原子，所以半导体被碳污染小。因此优选氨和肼。
作为p型掺杂剂，可以列举例如Mg、Zn、Cd、Ca和Be。其中，优选使用Mg和Ca。作为用作p型掺杂剂的Mg原料，可以使用例如双(环戊二烯基)镁[(C5H5)2Mg]、双(甲基环戊二烯基)镁[(C5H4CH3)2Mg]、双(乙基环戊二烯基)镁[(C5H4C2H5)2Mg]等。作为Ca原料，可以使用双(环戊二烯基)钙[(C5H5)2Ca]或其衍生物，例如双(甲基环戊二烯基)钙[(C5H4CH3)2Ca]、双(乙基环戊二烯基)钙[(C5H4C2H5)2Ca]或双(全氟环戊二烯基)钙[(C5F5)2Ca]；(二-1-萘基)钙或其衍生物；或乙炔化钙或其衍生物，例如，双(4，4-二氟-3-丁烯-1-炔基)钙或双(苯基乙炔基)钙。这些原料可以单独或以它们的两种或更多种的混合物的形式使用。
附带地，尽管上述实施方案说明了使用MOVPE方法的情况，但是本发明不限于这种方法，而可以使用生长第3-5族氮化物半导体晶体的任何其它公知方法，如氢化物气相外延(HVPE)法或分子束外延(MBE)法。
本发明的制备方法的特征在于在低结晶性半导体层如低温缓冲物上形成掩模。在低结晶层上形成掩模，第3-5族氮化物半导体在侧向上生长，并且生长使得掩模被包埋，由此可以得到低位错和高质量的第3-5族氮化物半导体晶体。
另外，在生长氮化物半导体的过程中，用气氛中的氢气或氨蚀刻低结晶性半导体层，使得低结晶性半导体层和氮化物半导体的界面的接合强度降低，从而第3-5族氮化物半导体变得容易从衬底上层离，由此可以通过由于热或机械应力引起的应变，将第3-5族氮化物半导体从衬底上层离。
备选地，辐射线如激光在底部衬底和第3-5族氮化物半导体或掩模的界面中被吸收，由此将底部衬底和氮化物半导体相互层离。结果，可以提供高质量的第3-5族氮化物半导体衬底。另外，当将底部衬底和氮化物衬底分离时，可以以化学方法除去掩模材料或低结晶层。
可以照原样使用上述第3-5族氮化物半导体自立衬底和其中用自立衬底形成具有发射功能的层的氮化物半导体衬底。然而，为了提高热辐射性能和/或刚性，可以将这些衬底适当地安置于支持构件上以进行利用。此外，可以在后续步骤中除去支持构件。
例如，如图9中所示，可以通过粘合或其它合适方法将第3-5族氮化物半导体自立衬底(19)安置于具有需要的厚度的金属支持衬底(18)上。备选地，可以将包含第3-5族氮化物半导体自立衬底(19)的氮化物半导体衬底安置于支持衬底(18)上。备选地，如图10中所示，可以通过粘合或其它适合的方法将氮化物半导体衬底(21)施用于半导体发光器件组件(20)的凹部中。
当以这种方法将本发明的氮化物半导体衬底直接施用于具有高的比导热率的半导体发光器件组件上时，可以将亮度-电流线的线性度保持到高的电流密度。
实施例
以下，将基于实施例进一步具体说明本发明，但是本发明不意在限于此。
(实施例1)
如下所述，制备图1所示的第3-5族氮化物半导体多层衬底(1)。使用其C-表面已经被镜面抛光的蓝宝石作为底部衬底(11)。将MOVPE方法用于外延生长。将载气、氨和TMG在1atm下供应到生长室中，同时将基座的温度保持在485℃，并且使用氢气作为载气，随后生长厚度约为60nm的GaN缓冲层(低结晶性半导体层(12))。
一旦将底部衬底(11)从生长室中卸载，就通过光刻技术形成膜厚度为80nm的SiO2条纹(在此，条纹宽度为5μm；条纹间隔为5μm；并且所述条纹与蓝宝石衬底的<1-100>方向平行)作为掩模(13)。然后，将其上形成低结晶性半导体层(12)的底部衬底(11)重置于生长室中，所述低结晶性半导体层(12)具有在其上形成的掩模(13)。
接着，如下所述，形成第3-5族氮化物半导体结晶层(14)。首先，将反应器内部的压力设定为500Torr，并且将基座的温度设定为1120℃，之后，将载气、氨和TMG在90分钟内分别以4.0slm、4.0slm和35sccm供应到反应器中以形成未掺杂的GaN层。此外，在将反应器内部的压力保持为500Torr的情况下，将基座温度设定为1080℃，之后将载气、氨和TMG在360分钟内分别以4.0slm、4.0slm和50sccm供应到反应器中以形成未掺杂的GaN层。最后，使未掺杂的GaN层生长至35μm的厚度以形成第3-5族氮化物半导体结晶层(14)。
之后，将反应器温度降低至室温，并且将得到的产品从反应器中卸载，由此在蓝宝石衬底(即生长衬底(11))和第3-5族氮化物半导体结晶层(14)的界面导致层离，从而获得与蓝宝石衬底分离的氮化物半导体自立衬底(GaN单晶)。当入射的X射线与SiO2条纹平行时，在X射线接受侧的水平狭缝宽度为62.5μm的条件下，由X射线衍射计算的(0004)的半峰全宽为165arcsec，而当入射的X射线与SiO2条纹垂直时，它为189arcsec。从而可以获得高结晶性GaN自立衬底。
(实施例2)
根据与在实施例1中相同的方法，使CaN层在蓝宝石衬底上生长至35μm的厚度以形成第3-5族氮化物半导体晶体(14)，不同之处在于将SiO2条纹设定为7μm的条纹宽度、3μm的条纹间隔以及所述条纹与蓝宝石衬底的<1-100>方向平行。
之后，将反应器温度降低至室温，并且将得到的产品从反应器中卸载，由此在蓝宝石衬底和第3-5族氮化物半导体晶体(14)的界面导致层离，从而获得与蓝宝石衬底分离的氮化物半导体衬底(GaN单晶)。当入射的X射线与SiO2条纹平行时，得到的GaN层由X射线衍射计算的(0004)的半峰全宽为156arcsec，而当入射的X射线与SiO2条纹垂直时，它为120arcsec。从而可以获得高结晶性GaN自立衬底。
(实施例3)
根据与在实施例1中相同的方法，使GaN层在蓝宝石衬底上生长至35μm的厚度以形成第3-5族氮化物半导体晶体(14)，不同之处在于将SiO2条纹设定为3μm的条纹宽度、7μm的条纹间隔以及所述条纹与蓝宝石衬底的<1-100>方向平行。
之后，将反应器温度降低至室温，并且将得到的产品从反应器中卸载。当入射的X射线与SiO2条纹平行时，得到的GaN层由X射线衍射计算的(0004)的半峰全宽为184arcsec，而当入射的X射线与SiO2条纹垂直时，它为120arcsec。从而可以获得高结晶性GaN自立衬底。
(比较例1)
根据与实施例1中的方法相同的方法，使GaN层生长至35μm的厚度以形成第3-5族氮化物半导体晶体(14)，不同之处在于不形成SiO2条纹。没有观察到GaN层从蓝宝石衬底上的层离。然后，得到的GaN层的由X射线衍射计算的(0004)的半峰全宽为360arcsec，与X射线的入射方向无关。
(实施例4)
在364nm的激发峰波长和GaN晶体表面阴极发光(简称为“CL”)的情况下，观察在实施例1至3和比较例1中获得的各个样品中的非发光部分。将非发光部分称为“黑点”，所述“黑点”被认为对应位错。因此由非发光部分的数量计算位错密度。结果概述如下：
| 条纹宽度/间隔 | 位错密度 | |
| 实施例1 | 5μm/5μm | 5至8×107cm-2 |
| 实施例2 | 7μm/3μm | 5至8×107cm-2 |
| 实施例3 | 3μm/7μm | 4×108cm-2 |
| 比较例 | 无 | ＞1×109cm-2 |
(实施例5)
以与实施例1类似的方法使GaN层在蓝宝石衬底上生长至35μm。然后，为了对GaN层赋予电子传输性能，用硅烷掺杂GaN层以形成Si掺杂的GaN层。根据下列方法，在这种层上形成用于蓝光LED的发光层。首先，将反应器温度降低至780℃，并且使用氮气作为载气，从而通过将所述方法重复5次生长GaN(InGaN、GaN)，之后使具有0.05％Al的Mg掺杂的AlGaN层生长至25μm的厚度。然后，将反应器温度增加至1040℃，并且将载气、氨、TMG和Cp2Mg的混合气体引入到反应器中，随后用30分钟的生长时间形成厚度为150nm的Mg-掺杂的GaN层。之后，将反应器温度降低至室温，并且将产品从反应器中卸载，由此在生长衬底和Mg掺杂的GaN层的界面导致层离，从而获得与生长衬底分离的氮化物半导体衬底。
将如上所述制备的第3-5族化合物半导体衬底从反应器中卸载，并且在800℃的温度下、在氮气中退火20分钟，由此使Mg掺杂的GaN层转变成低电阻p型层。在每一个得到的样品上，以普通的方法形成电极以形成发光二极管(LED)。使用Ni-Au合金作为p型电极，并且使用Al作为n型电极。
当将电压施加到得到的发光器件上并且检测晶片形状的发光器件的发光性能时，它显示出明亮和蓝色的发光。
(参考实施例1)
关于生长缓冲层步骤、形成条纹步骤、未掺杂的GaN层在1020℃的温度生长75分钟的步骤，根据与在实施例1中的方法相同的方法，形成未掺杂的GaN层。在将产品冷却之后，通过扫描电子显微镜(SEM)观察其横截面。如图4中所示，在掩模下面的低温缓冲层中形成了许多孔隙。另外，如图5的″鸟眼″SEM图像中所示，在侧表面中形成具有[11-22]小面表面的GaN层。
(参考实施例2)
在参考实施例1中的GaN晶体生长之后，根据与实施例1中的方法相同的方法形成未掺杂的GaN层，直至以与实施例1中的方法类似的方法使未掺杂的GaN层在1120℃的温度生长90分钟。在将产品冷却之后，观察GaN晶体的″鸟眼″SEM图像。如图6中所示，在GaN晶体的整个表面上获得平坦的膜。
(参考实施例3)
根据与参考实施例2中的方法相同的方法形成未掺杂的GaN层，不同在于将生长温度设定为1100℃。在将产品冷却之后，观察GaN晶体的″鸟眼″SEM图像。如图7中所示，GaN晶体的表面没有被包埋。
(参考实施例4)
根据与参考实施例2中的方法相同的方法形成未掺杂的GaN层，不同在于将生长温度设定为1140℃。在将产品冷却之后，观察GaN晶体的″鸟眼″SEM图像。如图8中所示，在GaN晶体的整个表面上获得平坦的膜。
(比较例2)
根据两步生长在作为底部衬底的蓝宝石衬底上以2μm层压GaN层，然后在GaN层的表面上形成SiO2条纹(具有5μm的条纹宽度、5μm的条纹间隔，以及所述条纹与蓝宝石衬底的<1-100>方向平行)，随后在反应器中使GaN晶体最终生长至35μm以形成第3-5族氮化物半导体结晶层。在冷却之后，将产品从反应器中卸载。然而，不能将GaN层从蓝宝石衬底上层离。
附图简述
图1是根据本发明的一个实施方案的衬底的侧视图；
图2是由图1中所示的衬底获得的半导体发光器件的侧视图；
图3是本发明的另一个实施方案的工艺示意图；
图4是参考实施例1的横截面SEM图；
图5是参考实施例1的″鸟眼″SEM图；
图6是参考实施例2的″鸟眼″SEM图；
图7是参考实施例3的″鸟眼″SEM图；
图8是参考实施例4的″鸟眼″SEM图；
图9是根据本发明的另一个实施方案的衬底的横截面图；和
图10是根据本发明的另一个实施方案的衬底的横截面图。
Claims (12)
1.一种第3-5族氮化物半导体多层衬底，其包含：
底部衬底；
用以涂覆所述底部衬底的半导体层；
用以涂覆所述半导体层的上表面的一部分的掩模；和
用以涂覆所述半导体层的上表面的暴露表面和所述掩模的第3-5族氮化物半导体结晶层，所述暴露表面没有被所述掩模涂覆，
其中所述半导体层的结晶性低于第3-5族氮化物半导体结晶层的结晶性。
2.根据权利要求1的第3-5族氮化物半导体多层衬底，其中在所述半导体层内部包含孔隙。
3.根据权利要求1或2的第3-5族氮化物半导体多层衬底，其中所述掩模处于条纹或点的形状或者所述未掩蔽部分处于点的形状。
4.根据权利要求1至3中任一项的第3-5族氮化物半导体多层衬底，其中所述掩模包含选自下列材料中的至少一种材料：SiO2、TiO2、ZrO2、CrO2、W、Re、Mo、Cr、Co、Si、Au、Zr、Ta、Ti、Nb、Ni、Pt、V、Hf、Pd、BN、W-氮化物、Re-氮化物、Mo-氮化物、Cr-氮化物、Si-氮化物、Zr-氮化物、Ta-氮化物、Ti-氮化物、Nb-氮化物、V-氮化物、Hf-氮化物和Fe-氮化物。
5.根据权利要求1至4中任一项的第3-5族氮化物半导体多层衬底，其中所述半导体层是具有通式InxGayAlzN的材料的缓冲层，其中0≤x≤1，0≤y≤1，0≤z≤1且x+y+z＝1，所述缓冲层是在400℃至700℃的温度下生长的。
6.一种制备第3-5族氮化物半导体自立衬底的方法，所述方法包括下列步骤：
在底部衬底上形成半导体层；
在所述半导体层的上表面的一部分上形成掩模；
通过选择性生长形成第3-5族氮化物半导体结晶层以用第3-5族氮化物半导体结晶层涂覆所述半导体层的上表面的暴露表面和所述掩模，所述暴露表面没有被所述掩模涂覆；和
将所述第3-5族氮化物半导体结晶层和所述底部衬底相互分离，
其中所述半导体层的结晶性低于第3-5族氮化物半导体结晶层的结晶性。
7.根据权利要求6的制备第3-5族氮化物半导体自立衬底的方法，其中所述分离步骤包括通过施加应力从第3-5族氮化物半导体结晶层上机械地层离所述底部衬底的步骤。
8.根据权利要求6的制备第3-5族氮化物半导体自立衬底的方法，其中在所述分离步骤之后，还包括将所述掩模和所述半导体层中的至少一个化学蚀刻的步骤。
9.根据权利要求6的制备第3-5族氮化物半导体自立衬底的方法，其中所述分离步骤包括通过降低气氛温度从第3-5族氮化物半导体结晶层上层离所述底部衬底的步骤。
10.一种根据权利要求6至9中任一项制备的第3-5族氮化物半导体自立衬底。
11.一种半导体器件，其包含根据权利要求1至5中任一项的第3-5族氮化物半导体多层衬底。
12.一种半导体器件，其包含根据权利要求10的第3-5族氮化物半导体自立衬底。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005146346 | 2005-05-19 | ||
| JP146346/2005 | 2005-05-19 | ||
| JP256022/2005 | 2005-09-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101180710A true CN101180710A (zh) | 2008-05-14 |
| CN100547734C CN100547734C (zh) | 2009-10-07 |
Family
ID=39406072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006800173682A Expired - Fee Related CN100547734C (zh) | 2005-05-19 | 2006-05-02 | 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100547734C (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764185A (zh) * | 2008-12-24 | 2010-06-30 | 斯坦雷电气株式会社 | 半导体器件以及半导体器件制造方法 |
| CN102754225A (zh) * | 2010-02-10 | 2012-10-24 | 首尔Opto仪器股份有限公司 | 半导体基底、半导体装置及其制造方法 |
| US9006084B2 (en) | 2009-06-10 | 2015-04-14 | Seoul Viosys Co., Ltd. | Method of preparing semiconductor layer including cavities |
| CN104658890A (zh) * | 2009-08-26 | 2015-05-27 | 首尔伟傲世有限公司 | 制造半导体基底的方法和制造发光装置的方法 |
| US9425347B2 (en) | 2009-06-10 | 2016-08-23 | Seoul Viosys Co., Ltd. | Semiconductor substrate, semiconductor device, and manufacturing methods thereof |
| CN107275187A (zh) * | 2017-06-26 | 2017-10-20 | 镓特半导体科技（上海）有限公司 | 自支撑氮化镓层及其制备方法、退火方法 |
| WO2019047121A1 (zh) * | 2017-09-07 | 2019-03-14 | 苏州晶湛半导体有限公司 | 衬底及其制备方法 |
-
2006
- 2006-05-02 CN CNB2006800173682A patent/CN100547734C/zh not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101764185A (zh) * | 2008-12-24 | 2010-06-30 | 斯坦雷电气株式会社 | 半导体器件以及半导体器件制造方法 |
| CN101764185B (zh) * | 2008-12-24 | 2013-12-11 | 斯坦雷电气株式会社 | 半导体器件以及半导体器件制造方法 |
| US9202685B2 (en) | 2009-06-10 | 2015-12-01 | Seoul Viosys Co., Ltd. | Method of manufacturing a compound semiconductor substrate in a flattened growth substrate |
| US10128403B2 (en) | 2009-06-10 | 2018-11-13 | Seoul Viosys Co., Ltd. | Semiconductor substrate, semiconductor device, and manufacturing methods thereof |
| US9006084B2 (en) | 2009-06-10 | 2015-04-14 | Seoul Viosys Co., Ltd. | Method of preparing semiconductor layer including cavities |
| US9773940B2 (en) | 2009-06-10 | 2017-09-26 | Seoul Viosys Co., Ltd. | Semiconductor substrate, semiconductor device, and manufacturing methods thereof |
| US9425347B2 (en) | 2009-06-10 | 2016-08-23 | Seoul Viosys Co., Ltd. | Semiconductor substrate, semiconductor device, and manufacturing methods thereof |
| CN104795313B (zh) * | 2009-08-26 | 2017-12-08 | 首尔伟傲世有限公司 | 制造半导体基底的方法和制造发光装置的方法 |
| CN104795313A (zh) * | 2009-08-26 | 2015-07-22 | 首尔伟傲世有限公司 | 制造半导体基底的方法和制造发光装置的方法 |
| CN104658890A (zh) * | 2009-08-26 | 2015-05-27 | 首尔伟傲世有限公司 | 制造半导体基底的方法和制造发光装置的方法 |
| CN104658890B (zh) * | 2009-08-26 | 2018-01-05 | 首尔伟傲世有限公司 | 制造半导体基底的方法和制造发光装置的方法 |
| CN102754225B (zh) * | 2010-02-10 | 2015-12-16 | 首尔伟傲世有限公司 | 半导体基底、半导体装置及其制造方法 |
| CN103151433A (zh) * | 2010-02-10 | 2013-06-12 | 首尔Opto仪器股份有限公司 | 半导体基底、半导体装置及其制造方法 |
| CN102754225A (zh) * | 2010-02-10 | 2012-10-24 | 首尔Opto仪器股份有限公司 | 半导体基底、半导体装置及其制造方法 |
| CN107275187A (zh) * | 2017-06-26 | 2017-10-20 | 镓特半导体科技（上海）有限公司 | 自支撑氮化镓层及其制备方法、退火方法 |
| WO2019047121A1 (zh) * | 2017-09-07 | 2019-03-14 | 苏州晶湛半导体有限公司 | 衬底及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100547734C (zh) | 2009-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5023318B2 (ja) | ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子 | |
| US8882910B2 (en) | AlGaN substrate and production method thereof | |
| CN101180420B (zh) | GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件 | |
| EP1977028B1 (en) | Process for growth of low dislocation density gan | |
| JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
| US7811902B2 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
| TW504754B (en) | Group III-V compound semiconductor and method of producing the same | |
| KR100674829B1 (ko) | 질화물계 반도체 장치 및 그 제조 방법 | |
| KR20010031642A (ko) | ＧａＮ단결정기판 및 그 제조방법 | |
| CN100547734C (zh) | 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件 | |
| US20110003420A1 (en) | Fabrication method of gallium nitride-based compound semiconductor | |
| GB2485418A (en) | GaN on Si device substrate with GaN layer including sub-10nm SiNx interlayers that promote crystal growth with reduced threading dislocations | |
| US7951694B2 (en) | Semiconductor structure and method of manufacture of same | |
| US7361522B2 (en) | Growing lower defect semiconductor crystals on highly lattice-mismatched substrates | |
| JP2007001855A (ja) | ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子 | |
| JP2011051849A (ja) | 窒化物半導体自立基板とその製造方法 | |
| JP2006273716A (ja) | ＧａＮ単結晶基板の製造方法 | |
| KR101386007B1 (ko) | 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체 | |
| JP5814131B2 (ja) | 構造体、及び半導体基板の製造方法 | |
| EP1841902B1 (de) | VERFAHREN ZUR HERSTELLUNG VON C-PLANE ORIENTIERTEN GaN- ODER AlxGa1-xN-SUBSTRATEN | |
| JP3743013B2 (ja) | エピタキシャルウェハの製造方法 | |
| KR101094409B1 (ko) | 질화갈륨 단결정 후막의 제조 방법 | |
| JPH09293678A (ja) | ＩｎＧａＮ層を有する半導体ウエハ及びその製造方法並びにそれを具備する発光素子 | |
| TWI306633B (zh) | ||
| JP4193379B2 (ja) | ３−５族化合物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091007 Termination date: 20140502 |