JP2008222478A - 配向層の形成方法、結晶製造方法、基板、半導体素子、およびiii族窒化物半導体の製造方法 - Google Patents
配向層の形成方法、結晶製造方法、基板、半導体素子、およびiii族窒化物半導体の製造方法 Download PDFInfo
- Publication number
- JP2008222478A JP2008222478A JP2007061471A JP2007061471A JP2008222478A JP 2008222478 A JP2008222478 A JP 2008222478A JP 2007061471 A JP2007061471 A JP 2007061471A JP 2007061471 A JP2007061471 A JP 2007061471A JP 2008222478 A JP2008222478 A JP 2008222478A
- Authority
- JP
- Japan
- Prior art keywords
- alignment layer
- substrate
- layer
- group iii
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【課題】クラックを生じさせることなく良質な結晶を歩留まりよく製造する方法を提供する。
【解決手段】単結晶基板1上に第1の薄膜2を製膜して第1の薄膜2表面を摩擦することにより摩擦配向層3を形成し、さらに摩擦配向層3の上に第2の薄膜を堆積することにより堆積配向層4を形成し、その上に結晶を成長させる。単結晶基板1はSi基板とし、その面方位は(111)とする。また、摩擦配向層3の厚さは1〜20mmとし、その形成工程において、第1の薄膜2をダイアモンド、サファイアまたはSiCで摩擦する。
【選択図】図4
【解決手段】単結晶基板1上に第1の薄膜2を製膜して第1の薄膜2表面を摩擦することにより摩擦配向層3を形成し、さらに摩擦配向層3の上に第2の薄膜を堆積することにより堆積配向層4を形成し、その上に結晶を成長させる。単結晶基板1はSi基板とし、その面方位は(111)とする。また、摩擦配向層3の厚さは1〜20mmとし、その形成工程において、第1の薄膜2をダイアモンド、サファイアまたはSiCで摩擦する。
【選択図】図4
Description
本発明は、配向層の形成方法とそれを利用した結晶(特にIII族窒化物半導体)の製造方法に関する。また本発明は、これらの製造方法を利用して製造される結晶、基板、半導体素子にも関する。
GaNに代表されるIII族窒化物半導体は大きな禁制帯幅、高い絶縁破壊電界、大きな飽和電子速度、高い電子移動度を有することから、高耐圧・高周波電子デバイス用や短波長発光デバイス用の材料として注目を集めている。III族窒化物半導体は一般にAlxGayIn1-x-yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表され、これまで主としてサファイア基板上に結晶成長することにより形成されていた。
しかしながら、サファイア基板とIII族窒化物半導体膜とは格子整合しないため、III族窒化物半導体膜には多くの結晶欠陥が含まれる。その結果、III族窒化物半導体を用いたデバイスの特性が悪いという課題を生じていた。また、サファイア基板は電気を通さない基板、いわゆる絶縁基板であるため、サファイア基板上に形成されたIII族窒化物半導体膜を半導体レーザやトランジスタに用いる場合には、全ての電極をIII族窒化物半導体膜上に形成する必要がある。このため、製造プロセスが複雑になってIII族窒化物半導体よりなるデバイスの製造歩留まりを低下させていた。
そこで、III族窒化物半導体を用いたデバイスの製造歩留まりの向上と、高性能化とを図るためには、良質で大面積のIII族窒化物半導体基板を得ることが強く望まれている。このような背景から、III族窒化物半導体を異種基板(サファイア基板等)上に成長した後、異種基板を除去する方法が期待されている。しかし、サファイア基板は化学的にエッチング除去することが困難で、自立したIII族窒化物半導体を取り出すために多くの提案がなされている。
例えば、サファイア基板上にハイドライド気相成長法(HVPE法)で数百μmほどのGaNを成長し、強いレーザビームを照射することによってサファイア基板とGaN膜を分離する方法が代表的な例として挙げられる(非特許文献1参照)。しかしながら、レーザ照射による分離方法では、分離の再現性はきわめて悪いうえ、たとえ分離できたとしてもIII族窒化物半導体膜にクラック等が入ることがほとんどである。クラックの原因はレーザ照射による熱衝撃もあるが、サファイア基板上のIII族窒化物半導体には基板との大きな格子定数や熱膨張係数のずれによって大きな歪が残留している事情があり、サファイア基板上に厚いIII族窒化物半導体を形成してこれを分離する方法で自立したIII族窒化物半導体を取り出すことは本質的な課題を抱えている。
また、III族窒化物半導体を容易に基板から分離できる技術として、酸やアルカリ等の化学薬品に容易に溶けるGaAsを基板として用いることも提案されている(特許文献1参照)。しかしながら、この方法は昇温中あるいは結晶成長中にGaAs基板表面から脱離したAsがIII族窒化物半導体に混入してしまい品質を低下させるという問題や、GaAsを構成する毒性の強いAsが必要になって環境負荷低減にとって好ましくない事情があるという問題がある。加えてGaAs基板を用いる方法では、一段と要求が高まっている基板の大型化やコスト低減への見通しも暗い。
基板の大型化やコスト低減の期待から注目されている基板は、言うまでもなくSiである。しかし、Si基板はIII族窒化物半導体に較べて熱膨張係数が小さいために、結晶成長後の冷却過程においてIII族窒化物半導体が引っ張り応力を受けて、クラックが入ってしまうという本質的な課題を有する(非特許文献2参照)。III族窒化物成長用基板として、通常、サファイア基板が用いられるが、この場合はサファイア基板はIII族窒化物半導体よりも熱膨張係数が大きいため、冷却過程ではIII族窒化物半導体は圧縮応力を受ける。引っ張り応力に較べ、圧縮応力の方が材料の破断がはるかに起こりにくいことは一般的に知られたことである。このことが理由と思われるが、Si基板上に厚膜のIII族窒化物半導体を成長したうえで、III族窒化物半導体を分離することについて報告はなされていない。
また、Si基板を用いる場合には、それを残してIII族窒化物半導体による可視発光ダイオードを製作すると発光は基板で吸収を受け、外部効率が上がらないという問題もある。この解決策として、下地基板上にエピタキシャル表面に金属膜を形成した基板を貼り付け、レーザ照射等により下地基板を剥がすという方法があるが、プロセスが煩雑であり、大口径化に不向きであるという問題がある。
特開2000−012900号公報
Michael K. Kelly et al., Japanese Journal of Applied Physics Vol.38 p.L217-L219, 1999
応用物理 第72巻 第3号(2003)pp273−283
そこで本発明者らは、このような従来技術の課題を解決するために、クラックを生じさせることなく良質な結晶を歩留まりよく製造することを本発明の目的として設定した。特に、そのような良質な結晶を成長させるための薄膜とその製造方法を提供することを目的として設定した。さらに、成長させた結晶を用いて信頼性の高い半導体素子を提供することも目的として設定した。
本発明者らは鋭意検討を重ねた結果、単結晶基板上に摩擦配向層と堆積配向層を順次形成したうえで結晶成長することにより従来技術の課題を解決しうることを見出した。すなわち、課題を解決する手段として、以下の本発明を提供するに至った。
[1] 単結晶基板上に第1の薄膜を製膜して該第1の薄膜表面を摩擦することにより摩擦配向層を形成する工程、および、該摩擦配向層の上に第2の薄膜を堆積することにより堆積配向層を形成する工程を含むことを特徴とする配向層の形成方法。
[2] 前記単結晶基板がSi基板であることを特徴とする[1]に記載の配向層の形成方法。
[3] 前記単結晶基板の表面の面方位が(111)であることを特徴とする[1]または[2]に記載の配向層の形成方法。
[4] 前記摩擦配向層の形成工程において、厚さが1〜20nmである摩擦配向層を形成することを特徴とする[1]〜[3]のいずれか一項に記載の配向層の形成方法。
[5] 前記摩擦配向層の形成工程において、前記第1の薄膜をダイアモンド、サファイアまたはSiCで摩擦することを特徴とする[1]〜[4]のいずれか一項に記載の配向層の形成方法。
[6] 前記第1の薄膜を部分的に摩擦し、摩擦した領域上に前記第2の薄膜を堆積することを特徴とする[1]〜[5]のいずれか一項に記載の配向層の形成方法。
[7] 前記第1の薄膜、前記第2の薄膜、またはその両方がソフトメタルからなることを特徴とする[1]〜[6]のいずれか一項に記載の配向層の形成方法。
[8] 前記第1の薄膜が、Ag、Pd、In、Pt、Au、Al、PbおよびSnからなる群より選択される1以上の元素を主成分とすることを特徴とする[1]〜[7]のいずれか一項に記載の配向層の形成方法。
[9] 前記第2の薄膜が、Ag、Pd、In、Pt、Au、Al、PbおよびSnからなる群より選択される1以上の元素を主成分とすることを特徴とする[1]〜[8]のいずれか一項に記載の配向層の形成方法。
[10] 前記摩擦配向層または前記堆積配向層の上に耐熱層を形成することを特徴とする[1]〜[9]のいずれか一項に記載の配向層の形成方法。
[11] 前記耐熱層の素材が、Pt、Ti、W、Sc、Cr、Cu、Ni、Re、Rh、Ru、Ta、Mo、Zr、Hfからなる群より選択される1以上の元素を90原子(atomic)%より多く含むことを特徴とする[10]に記載の配向層の形成方法。
[2] 前記単結晶基板がSi基板であることを特徴とする[1]に記載の配向層の形成方法。
[3] 前記単結晶基板の表面の面方位が(111)であることを特徴とする[1]または[2]に記載の配向層の形成方法。
[4] 前記摩擦配向層の形成工程において、厚さが1〜20nmである摩擦配向層を形成することを特徴とする[1]〜[3]のいずれか一項に記載の配向層の形成方法。
[5] 前記摩擦配向層の形成工程において、前記第1の薄膜をダイアモンド、サファイアまたはSiCで摩擦することを特徴とする[1]〜[4]のいずれか一項に記載の配向層の形成方法。
[6] 前記第1の薄膜を部分的に摩擦し、摩擦した領域上に前記第2の薄膜を堆積することを特徴とする[1]〜[5]のいずれか一項に記載の配向層の形成方法。
[7] 前記第1の薄膜、前記第2の薄膜、またはその両方がソフトメタルからなることを特徴とする[1]〜[6]のいずれか一項に記載の配向層の形成方法。
[8] 前記第1の薄膜が、Ag、Pd、In、Pt、Au、Al、PbおよびSnからなる群より選択される1以上の元素を主成分とすることを特徴とする[1]〜[7]のいずれか一項に記載の配向層の形成方法。
[9] 前記第2の薄膜が、Ag、Pd、In、Pt、Au、Al、PbおよびSnからなる群より選択される1以上の元素を主成分とすることを特徴とする[1]〜[8]のいずれか一項に記載の配向層の形成方法。
[10] 前記摩擦配向層または前記堆積配向層の上に耐熱層を形成することを特徴とする[1]〜[9]のいずれか一項に記載の配向層の形成方法。
[11] 前記耐熱層の素材が、Pt、Ti、W、Sc、Cr、Cu、Ni、Re、Rh、Ru、Ta、Mo、Zr、Hfからなる群より選択される1以上の元素を90原子(atomic)%より多く含むことを特徴とする[10]に記載の配向層の形成方法。
[12] [1]〜[11]のいずれか一項に記載の形成方法により形成される配向層を有する単結晶基板。
[13] 前記摩擦配向層と前記堆積配向層の間、または前記堆積配向層の上に耐熱層を有することを特徴とする[12]に記載の単結晶基板。
[14] [12]に記載の単結晶基板の配向層の上に半導体エピタキシャル結晶を成長させる工程を含むことを特徴とする結晶製造方法。
[15] [13]に記載の単結晶基板の堆積配向層の上に形成された耐熱層の上に半導体エピタキシャル結晶を成長させる工程を含むことを特徴とする結晶製造方法。
[16] 前記半導体エピタキシャル結晶の成長初期に、前記耐熱層の融点未満の温度で半導体エピタキシャル結晶を成長させることを特徴とする[15]に記載の結晶製造方法。
[17] 前記半導体エピタキシャル結晶の成長初期に、前記堆積配向層の融点未満の温度で半導体エピタキシャル結晶を成長させることを特徴とする[14]〜[16]のいずれか一項に記載の結晶製造方法。
[18] 前記半導体エピタキシャル結晶がIII族窒化物半導体であることを特徴とする[14]〜[17]のいずれか一項に記載の結晶製造方法。
[19] 前記III族窒化物半導体がIII族元素としてB、Ga、AlおよびInからなる群より選択される1以上の元素を有することを特徴とする[18]に記載の結晶製造方法。
[20] 半導体エピタキシャル結晶を単結晶基板から剥離する工程を有することを特徴とする[14]〜[19]のいずれか一項に記載の結晶製造方法。
[13] 前記摩擦配向層と前記堆積配向層の間、または前記堆積配向層の上に耐熱層を有することを特徴とする[12]に記載の単結晶基板。
[14] [12]に記載の単結晶基板の配向層の上に半導体エピタキシャル結晶を成長させる工程を含むことを特徴とする結晶製造方法。
[15] [13]に記載の単結晶基板の堆積配向層の上に形成された耐熱層の上に半導体エピタキシャル結晶を成長させる工程を含むことを特徴とする結晶製造方法。
[16] 前記半導体エピタキシャル結晶の成長初期に、前記耐熱層の融点未満の温度で半導体エピタキシャル結晶を成長させることを特徴とする[15]に記載の結晶製造方法。
[17] 前記半導体エピタキシャル結晶の成長初期に、前記堆積配向層の融点未満の温度で半導体エピタキシャル結晶を成長させることを特徴とする[14]〜[16]のいずれか一項に記載の結晶製造方法。
[18] 前記半導体エピタキシャル結晶がIII族窒化物半導体であることを特徴とする[14]〜[17]のいずれか一項に記載の結晶製造方法。
[19] 前記III族窒化物半導体がIII族元素としてB、Ga、AlおよびInからなる群より選択される1以上の元素を有することを特徴とする[18]に記載の結晶製造方法。
[20] 半導体エピタキシャル結晶を単結晶基板から剥離する工程を有することを特徴とする[14]〜[19]のいずれか一項に記載の結晶製造方法。
[21] [14]〜[19]のいずれか一項に記載の製造方法により製造した単結晶基板付き半導体エピタキシャル結晶。
[22] [20]に記載の製造方法により製造した半導体自立基板。
[23] [21]に記載の単結晶基板付き半導体エピタキシャル結晶を有する半導体素子。
[24] [22]に記載の結晶を有する半導体素子。
[22] [20]に記載の製造方法により製造した半導体自立基板。
[23] [21]に記載の単結晶基板付き半導体エピタキシャル結晶を有する半導体素子。
[24] [22]に記載の結晶を有する半導体素子。
[25] 単結晶基板上に剥離層を形成し、該剥離層の上にIII族窒化物半導体を成長させ、さらに成長させたIII族窒化物半導体を剥離層にて単結晶基板から剥離させるIII族窒化物半導体の製造方法において、剥離層にはIII族窒化物半導体の成長温度より低い融点を有する素材が30%より多く含まれていることを特徴とするIII族窒化物半導体の製造方法。
[26] 単結晶基板上に第1剥離層と第2剥離層を順に形成し、該第2剥離層の上にIII族窒化物半導体を成長させ、さらに成長させたIII族窒化物半導体を剥離層にて単結晶基板から剥離させるIII族窒化物半導体の製造方法において、第1剥離層にはIII族窒化物半導体の成長温度より低い第1の融点を有する素材が30%より多く含まれており、且つ、第2剥離層には該第1の融点より高い第2の融点を有する元素が50%より多く含まれていることを特徴とするIII族窒化物半導体の製造方法。
[27] 第2の融点がIII族窒化物半導体の成長温度より高いことを特徴とする[26]に記載のIII族窒化物半導体の製造方法。
[28] 単結晶基板とIII族窒化物半導体の間に、III族窒化物半導体形成温度より融点の低い元素が30%より多く含まれた層を有する単結晶基板付き半導体エピタキシャル結晶。
[29] 単結晶基板とIII族窒化物半導体の間に、III族窒化物半導体形成温度より低い第1の融点を有する元素が30%より多く含まれた層と、第1の融点より高い第2の融点を有する元素が50%より多く含まれた層を有する単結晶基板付き半導体エピタキシャル結晶。
[30] 最小曲率半径5m以上であることを特徴とする[28]または[29]に記載の単結晶基板付き半導体エピタキシャル結晶。
[31] 単結晶基板の直径が4インチ以上であり、III族窒化物半導体多層膜を有する単結晶基板の撓み量が300μm未満である単結晶基板。
[32] 基板の直径が2.5インチ以上または基板の面積が30cm2以上であり、基板表面内での面方位のばらつきが±0.5度以内である窒化物半導体自立基板。
[26] 単結晶基板上に第1剥離層と第2剥離層を順に形成し、該第2剥離層の上にIII族窒化物半導体を成長させ、さらに成長させたIII族窒化物半導体を剥離層にて単結晶基板から剥離させるIII族窒化物半導体の製造方法において、第1剥離層にはIII族窒化物半導体の成長温度より低い第1の融点を有する素材が30%より多く含まれており、且つ、第2剥離層には該第1の融点より高い第2の融点を有する元素が50%より多く含まれていることを特徴とするIII族窒化物半導体の製造方法。
[27] 第2の融点がIII族窒化物半導体の成長温度より高いことを特徴とする[26]に記載のIII族窒化物半導体の製造方法。
[28] 単結晶基板とIII族窒化物半導体の間に、III族窒化物半導体形成温度より融点の低い元素が30%より多く含まれた層を有する単結晶基板付き半導体エピタキシャル結晶。
[29] 単結晶基板とIII族窒化物半導体の間に、III族窒化物半導体形成温度より低い第1の融点を有する元素が30%より多く含まれた層と、第1の融点より高い第2の融点を有する元素が50%より多く含まれた層を有する単結晶基板付き半導体エピタキシャル結晶。
[30] 最小曲率半径5m以上であることを特徴とする[28]または[29]に記載の単結晶基板付き半導体エピタキシャル結晶。
[31] 単結晶基板の直径が4インチ以上であり、III族窒化物半導体多層膜を有する単結晶基板の撓み量が300μm未満である単結晶基板。
[32] 基板の直径が2.5インチ以上または基板の面積が30cm2以上であり、基板表面内での面方位のばらつきが±0.5度以内である窒化物半導体自立基板。
本発明の方法により形成される配向層やその上に形成される耐熱層の上には、III属窒化物半導体などの結晶をクラックを生じさせることなく成長させることができる。また、本発明の形成方法によれば、このような機能を有する配向層や耐熱層を容易に形成することができる。さらに本発明の結晶製造方法によれば、良質な結晶を歩留まりよく製造することができる。また、当該方法により製造された結晶を用いれば、信頼性の高い半導体素子を提供することができる。
以下において、本発明の配向層の形成方法等について詳細に説明する。以下に記載する構成要件の説明は、本発明の代表的な実施態様に基づいてなされることがあるが、本発明はそのような実施態様に限定されるものではない。なお、本明細書において「〜」を用いて表される数値範囲は、「〜」の前後に記載される数値を下限値および上限値として含む範囲を意味する。
[配向層の形成方法]
(構成の特徴)
本発明の配向層の形成方法は、単結晶基板上に第1の薄膜を製膜して該第1の薄膜表面を摩擦することにより摩擦配向層を形成する工程、および、該摩擦配向層の上に第2の薄膜を堆積することにより堆積配向層を形成する工程を含むことを特徴とする。これによって、単結晶基板上に摩擦配向層と堆積配向層を順に形成した構造が得られる。本発明では、摩擦配向層と堆積配向層の間や、堆積配向層の上にさらに耐熱層を形成することもできる。
(構成の特徴)
本発明の配向層の形成方法は、単結晶基板上に第1の薄膜を製膜して該第1の薄膜表面を摩擦することにより摩擦配向層を形成する工程、および、該摩擦配向層の上に第2の薄膜を堆積することにより堆積配向層を形成する工程を含むことを特徴とする。これによって、単結晶基板上に摩擦配向層と堆積配向層を順に形成した構造が得られる。本発明では、摩擦配向層と堆積配向層の間や、堆積配向層の上にさらに耐熱層を形成することもできる。
(単結晶基板)
本発明の形成方法に用いる単結晶基板は、その上に後述する摩擦配向層を形成することができるものであればその種類は特に制限されない。単結晶基板として、例えばSi基板、SiC基板、サファイア基板、GaN基板、ZnO基板、GaP基板を挙げることができる。成長させる結晶の大口径化と低コスト化等の観点から、好ましいのはSi基板である。また、配向層を形成することから、(111)基板を採用することが好ましく、特にSi(111)基板を採用することが好ましい。
本発明では、サイズが大きな単結晶基板を用いて、大口径の結晶を成長させることが可能である。具体的には直径3インチ以上、好ましくは直径6インチ以上、さらに好ましくは直径8インチ以上のサイズを有する単結晶基板を用いることができる。
また、単結晶基板の厚みの下限は50μm以上であり、好ましくは100μm以上であり、より好ましくは150μm以上である。厚みの上限は5mm以下であり、好ましくは3mm以下であり、より好ましくは1mm以下である。
本発明の形成方法に用いる単結晶基板は、その上に後述する摩擦配向層を形成することができるものであればその種類は特に制限されない。単結晶基板として、例えばSi基板、SiC基板、サファイア基板、GaN基板、ZnO基板、GaP基板を挙げることができる。成長させる結晶の大口径化と低コスト化等の観点から、好ましいのはSi基板である。また、配向層を形成することから、(111)基板を採用することが好ましく、特にSi(111)基板を採用することが好ましい。
本発明では、サイズが大きな単結晶基板を用いて、大口径の結晶を成長させることが可能である。具体的には直径3インチ以上、好ましくは直径6インチ以上、さらに好ましくは直径8インチ以上のサイズを有する単結晶基板を用いることができる。
また、単結晶基板の厚みの下限は50μm以上であり、好ましくは100μm以上であり、より好ましくは150μm以上である。厚みの上限は5mm以下であり、好ましくは3mm以下であり、より好ましくは1mm以下である。
(薄膜を構成する材料)
本発明の形成方法により形成する第1の薄膜は、表面を摩擦することによって配向しやすい性質を有する材料で構成することが好ましい。また、本発明の形成方法により形成する第2の薄膜は、配向している第1の薄膜上に堆積することによって配向を引き継ぐことができる材料で構成することが好ましい。
これらの性質を備えた材料として、ソフトメタル(いわゆる軟質金属)を挙げることができる。ここでいう軟質金属とは、単結晶基板上に成長した膜が摩擦により配向するという性質を有する金属または合金を意味する。好ましくは融点が200℃〜1000℃の金属または合金であり、より好ましくは融点が500℃〜1100℃である金属または合金であり、さらに好ましくは融点が800℃〜1050℃である金属または合金である。具体的には、Ag、Pd、In、Pt、Au、Al、PbおよびSnからなる群より選択される1以上の元素を主成分とするものであることが好ましく、Ag、Pd、InおよびPtからなる群より選択される1以上の元素を主成分とするものであることがより好ましく、Ag、PdおよびInからなる群より選択される1以上の元素を主成分とするものであることがさらに好ましい。ここでいう主成分とは、本発明の配向層に用いるソフトメタルの50原子%より多い成分を意味し、75原子%より多いことがより好ましく、90原子%より多いことがさらに好ましい。
本発明の形成方法により形成する第1の薄膜は、表面を摩擦することによって配向しやすい性質を有する材料で構成することが好ましい。また、本発明の形成方法により形成する第2の薄膜は、配向している第1の薄膜上に堆積することによって配向を引き継ぐことができる材料で構成することが好ましい。
これらの性質を備えた材料として、ソフトメタル(いわゆる軟質金属)を挙げることができる。ここでいう軟質金属とは、単結晶基板上に成長した膜が摩擦により配向するという性質を有する金属または合金を意味する。好ましくは融点が200℃〜1000℃の金属または合金であり、より好ましくは融点が500℃〜1100℃である金属または合金であり、さらに好ましくは融点が800℃〜1050℃である金属または合金である。具体的には、Ag、Pd、In、Pt、Au、Al、PbおよびSnからなる群より選択される1以上の元素を主成分とするものであることが好ましく、Ag、Pd、InおよびPtからなる群より選択される1以上の元素を主成分とするものであることがより好ましく、Ag、PdおよびInからなる群より選択される1以上の元素を主成分とするものであることがさらに好ましい。ここでいう主成分とは、本発明の配向層に用いるソフトメタルの50原子%より多い成分を意味し、75原子%より多いことがより好ましく、90原子%より多いことがさらに好ましい。
摩擦配向層を構成するソフトメタル(第1ソフトメタルという)と、堆積配向層を構成するソフトメタル(第2ソフトメタルという)は同一であっても異なっていてもよい。第1ソフトメタルと第2ソフトメタルの組み合わせとして、例えばAgとAg、AgとAu、AgとIn、AgとPd、InとPdなどを挙げることができ、好ましい組み合わせとしてAgとAg、AgとIn、AgとPdを挙げることができる。
ソフトメタルの選択に際しては、配向層を用いて結晶成長させる際の成長初期の成長温度よりもソフトメタルの融点が高くなるように選択することが好ましい。したがって、例えばGaAsやInPなどのように比較的低温での成長が可能なものを結晶成長させる場合は、ソフトメタルとしてPbやSnなどの比較的融点が低い金属を使用することが可能である。これに対して、GaNなどのIII族窒化物半導体を結晶成長させる場合は、Ag、Au、Alなどの融点が高い金属を使用することが好ましく、Ag、Auを使用することがより好ましい。
(耐熱材料)
本発明では、摩擦配向層や堆積配向層の他に耐熱層を形成することができる。耐熱層は耐熱材料で構成される。本発明で用いることができる耐熱材料は、500〜3600℃程度の耐熱性を有する材料である。具体的には、Pt、Ti、W、Sc、Cr、Cu、Ni、Re、Rh、Ru、Ta、Mo、Zr、Hfからなる群より選択される1以上の元素を含む材料が好ましく、Pt、Ti、W、ScおよびCrからなる群より選択される1以上の元素を含む材料がより好ましい。また、Cr、Cu、Ni、Re、Rh、Ru、TaおよびWからなる群より選択される1以上の元素を含む材料を用いることもできる。これらの元素は、耐熱層を構成する材料の50原子%より多く含まれていることが好ましく、70原子%より多く含まれていることがより好ましく、80原子%より多く含まれていることがさらに好ましい。
なお、耐熱層は摩擦配向層または堆積配向層の上に形成するものであることから、配向層を消滅させるような組成であってはならない。通常、耐熱層は堆積配向層の上に形成するが、摩擦配向層の上に形成しても構わない。
本発明では、摩擦配向層や堆積配向層の他に耐熱層を形成することができる。耐熱層は耐熱材料で構成される。本発明で用いることができる耐熱材料は、500〜3600℃程度の耐熱性を有する材料である。具体的には、Pt、Ti、W、Sc、Cr、Cu、Ni、Re、Rh、Ru、Ta、Mo、Zr、Hfからなる群より選択される1以上の元素を含む材料が好ましく、Pt、Ti、W、ScおよびCrからなる群より選択される1以上の元素を含む材料がより好ましい。また、Cr、Cu、Ni、Re、Rh、Ru、TaおよびWからなる群より選択される1以上の元素を含む材料を用いることもできる。これらの元素は、耐熱層を構成する材料の50原子%より多く含まれていることが好ましく、70原子%より多く含まれていることがより好ましく、80原子%より多く含まれていることがさらに好ましい。
なお、耐熱層は摩擦配向層または堆積配向層の上に形成するものであることから、配向層を消滅させるような組成であってはならない。通常、耐熱層は堆積配向層の上に形成するが、摩擦配向層の上に形成しても構わない。
(摩擦配向層形成工程)
本発明の配向層の形成方法では、まず単結晶基板上に第1ソフトメタルを製膜して膜表面を摩擦することにより第1ソフトメタルを配向させる。これによって、単結晶基板上に摩擦配向層を形成する。
第1ソフトメタルの製膜は、蒸着法、メッキ法、スパッタ法、CVD法またはMBE法により行うことが可能であり、スパッタ法またはMBE法により行うことが好ましい。製膜する第1ソフトメタルの厚みは、製膜後に摩擦することによって配向できる限り特に制限されない。通常は1〜20nmであり、好ましくは1〜10nmであり、より好ましくは2.5〜7nmである。20nm以下であれば再現性よく配向を実現しやすくなる傾向がある。
本発明の配向層の形成方法では、まず単結晶基板上に第1ソフトメタルを製膜して膜表面を摩擦することにより第1ソフトメタルを配向させる。これによって、単結晶基板上に摩擦配向層を形成する。
第1ソフトメタルの製膜は、蒸着法、メッキ法、スパッタ法、CVD法またはMBE法により行うことが可能であり、スパッタ法またはMBE法により行うことが好ましい。製膜する第1ソフトメタルの厚みは、製膜後に摩擦することによって配向できる限り特に制限されない。通常は1〜20nmであり、好ましくは1〜10nmであり、より好ましくは2.5〜7nmである。20nm以下であれば再現性よく配向を実現しやすくなる傾向がある。
第1ソフトメタルを製膜した後は、摩擦を行う。摩擦は硬質材料を膜上に接触しながら膜表面上を移動させることにより行う。使用する硬質材料として、例えばダイアモンド、サファイア、SiCを挙げることができるが、ダイアモンドを用いることが好ましい。第1ソフトメタルの膜を荷重を加えて摩擦する硬質材料の表面粗さ(Rrms)は0〜100nmであることが好ましく、0〜50nmであることがより好ましく、0〜10nmであることがさらに好ましい。接触部は球面であることが好ましく、その曲率半径は、0.00001〜300mmであることが好ましく、0.001〜30mmであることがより好ましく、0.01〜10mmであることがさらに好ましい。接触する際に膜表面に加える荷重は、最大ヘルツ圧力が、0.01〜5000MPaであることが好ましく、1〜1000MPaであることがより好ましく、10〜500MPaであることがさらに好ましい。さらに、摺動速度は、0.001〜1000mm/sであることが好ましく、0.05〜100mm/sであることがより好ましく、0.1〜50mm/sであることがさらに好ましい。摩擦時の基板温度(摩擦温度)は、−269〜900℃であることが好ましく、−195.8〜500℃であることがより好ましく、−20〜200℃であることがさらに好ましい。摩擦温度は使用するソフトメタルの種類によって決定することが好ましい。例えば、ソフトメタルとしてAuやAlを採用する場合は、摩擦温度を100℃程度にする必要がある。摩擦回数は、所望の程度の配向がなされる最小限の回数とすることが好ましい。摩擦回数を増やすことによって、配向の程度は飛躍的に高まる。ダイアモンドを用いて摩擦する場合は、通常は10回程度の摩擦でほぼ完全な配向が実現できる。
摩擦による配向は、膜表面の全体にわたって実施してもよいし、一部領域のみに実施してもよい。一部領域のみを配向させた場合は、その領域上にのみ良質な結晶を成長させることができる。したがって、特定のパターンを有する結晶を得たい場合は、そのパターンに対応した領域を摩擦することが好ましい。また、半導体素子への応用の観点からは、電流が注入される領域だけ摩擦しておいて、摩擦処理時間の低減によるスループットの向上、さらに素子特性の向上を図ることができる。例えば、単結晶基板上に形成した薄膜をある一定間隔で矩形状の領域を摩擦し、その上に所望の層構成を形成後、矩形状領域の外側をダイジングあるいはへき開して図6に示すように、中央部が配向し、周辺部が配向していないLEDチップ等の半導体発光素子を作製することができる。これによって、チップ周辺での無効電流を減らすことができ、LED等の半導体発光素子の発光効率や信頼性を高めることができる。このとき、摩擦に用いる針の先端の曲率半径を変化させることにより1回のスキャンで配向させるライン幅を変化させることができる。ライン幅としては、1μm〜100μmが好ましく、10μm〜50μmがより好ましい。
なお、Si(111)表面に蒸着やメッキにより多結晶のソフトメタルを形成する態様の表面科学については、K. Akimoto M, lijadi, S.Ito. A, ichimiya, Surf, Rev. Lett. 5 (1998) 719を参照することができる。
なお、Si(111)表面に蒸着やメッキにより多結晶のソフトメタルを形成する態様の表面科学については、K. Akimoto M, lijadi, S.Ito. A, ichimiya, Surf, Rev. Lett. 5 (1998) 719を参照することができる。
(堆積配向層)
本発明の配向層の形成方法では、摩擦配向層を形成した後に堆積配向層を形成する。このとき、摩擦配向層の直上に接するように堆積配向層を形成してもよいし、摩擦配向層の直上に耐熱層を形成してからその上に堆積配向層を形成してもよい。通常は、摩擦配向層の直上に接するように堆積配向層を形成する。堆積配向層として堆積する第2ソフトメタルはエピタキシャルに堆積する。
堆積配向層の厚みは、摩擦配向層の厚みよりも厚くする。堆積配向層の厚みは0.1〜500nmであることが好ましく、1〜50nmであることがより好ましく、1〜10nmであることがさらに好ましい。摩擦配向層の表面の部分的に摩擦して配向領域と非配向領域を形成したうえで堆積配向層を形成する場合は、堆積配向層を厚くしすぎると、非配向領域と配向領域の境界がぼやけてくるため注意を要する。
本発明の摩擦配向層と堆積配向層は、その上に結晶成長させる際にバッファーとして作用する。すなわち、Si基板などの単結晶基板上にソフトメタルからなる配向層を設けておき、その上にGaNなどの結晶を成長させれば、冷却時にソフトメタルによってGaN層が引っ張り応力を受けて、結晶にクラックが入ることを避けることができる。
本発明の配向層の形成方法では、摩擦配向層を形成した後に堆積配向層を形成する。このとき、摩擦配向層の直上に接するように堆積配向層を形成してもよいし、摩擦配向層の直上に耐熱層を形成してからその上に堆積配向層を形成してもよい。通常は、摩擦配向層の直上に接するように堆積配向層を形成する。堆積配向層として堆積する第2ソフトメタルはエピタキシャルに堆積する。
堆積配向層の厚みは、摩擦配向層の厚みよりも厚くする。堆積配向層の厚みは0.1〜500nmであることが好ましく、1〜50nmであることがより好ましく、1〜10nmであることがさらに好ましい。摩擦配向層の表面の部分的に摩擦して配向領域と非配向領域を形成したうえで堆積配向層を形成する場合は、堆積配向層を厚くしすぎると、非配向領域と配向領域の境界がぼやけてくるため注意を要する。
本発明の摩擦配向層と堆積配向層は、その上に結晶成長させる際にバッファーとして作用する。すなわち、Si基板などの単結晶基板上にソフトメタルからなる配向層を設けておき、その上にGaNなどの結晶を成長させれば、冷却時にソフトメタルによってGaN層が引っ張り応力を受けて、結晶にクラックが入ることを避けることができる。
(耐熱層)
耐熱層は、摩擦配向層または堆積配向層の上に形成することができる。本発明の形成方法において、耐熱層を形成する工程は必須ではない。耐熱層は、その下の層が有する配向を引き継ぐように形成する。例えば、摩擦配向層の上に耐熱層を形成する場合は、摩擦配向層の配向を耐熱層が引き継ぎ、その耐熱層の上に形成する堆積配向層もその配向を引き継ぐ。また、堆積配向層の上に耐熱層を形成する場合は、堆積配向層の配向を耐熱層が引き継ぐ。これによって、本発明では配向表面が常に現れる状況になる。このような配向表面の上に、GaNなどの結晶を成長させることによって、結晶性が良好な結晶を成長させることが可能になる。また、耐熱層を形成することにより、配向層を構成する元素が半導体エピタキシャル結晶中に混入することを防止することができる。
耐熱層は、摩擦配向層または堆積配向層の上に形成することができる。本発明の形成方法において、耐熱層を形成する工程は必須ではない。耐熱層は、その下の層が有する配向を引き継ぐように形成する。例えば、摩擦配向層の上に耐熱層を形成する場合は、摩擦配向層の配向を耐熱層が引き継ぎ、その耐熱層の上に形成する堆積配向層もその配向を引き継ぐ。また、堆積配向層の上に耐熱層を形成する場合は、堆積配向層の配向を耐熱層が引き継ぐ。これによって、本発明では配向表面が常に現れる状況になる。このような配向表面の上に、GaNなどの結晶を成長させることによって、結晶性が良好な結晶を成長させることが可能になる。また、耐熱層を形成することにより、配向層を構成する元素が半導体エピタキシャル結晶中に混入することを防止することができる。
[結晶成長]
本発明の配向層の上には、エピタキシャル結晶を成長させることができる。成長させることができる結晶として、III−V族化合物半導体、II−VI族化合物半導体などを挙げることができる。III−V族半導体としては、B、Ga、AlおよびInからなる群より選択される1以上の元素と窒素から構成されるIII族窒化物半導体を挙げることができ、具体的にはGaN、AlN、InN、AlGaN、InGaN、AlInN、AlGaInNなどを例示することができる。
結晶成長法としては、Metal Organic Chemical Vapor Deposition(MOCVD)法、Hydride Vapor Phase Epitaxy(HVPE)法、Molecular Beam Epitaxy(MBE)法、Pulsed Laser Deposition(PLD)法、LPE(Liquid Phase Epitaxy)法あるいはソルボサーマル法などを用いることができる。結晶成長条件は、成長しようとする結晶の種類により適宜決定することができる。例えば、気相成長法により、GaNを成長させる場合は、成長温度を800〜1200℃に設定することが好ましく、900〜1150℃に設定することがより好ましく、950〜1100℃に設定することがさらに好ましい。本発明の形成方法では、成長温度を堆積配向層の融点以上の温度にすることが好ましい。また、本発明の形成方法では、まず比較的低温にてバッファー層を形成し、次いで温度を上昇させて結晶を成長させることもできる。また成長前に、摩擦配向層、堆積配向層または耐熱層として用いられた金属を窒化する工程を含んでもよい。
本発明の配向層の上には、エピタキシャル結晶を成長させることができる。成長させることができる結晶として、III−V族化合物半導体、II−VI族化合物半導体などを挙げることができる。III−V族半導体としては、B、Ga、AlおよびInからなる群より選択される1以上の元素と窒素から構成されるIII族窒化物半導体を挙げることができ、具体的にはGaN、AlN、InN、AlGaN、InGaN、AlInN、AlGaInNなどを例示することができる。
結晶成長法としては、Metal Organic Chemical Vapor Deposition(MOCVD)法、Hydride Vapor Phase Epitaxy(HVPE)法、Molecular Beam Epitaxy(MBE)法、Pulsed Laser Deposition(PLD)法、LPE(Liquid Phase Epitaxy)法あるいはソルボサーマル法などを用いることができる。結晶成長条件は、成長しようとする結晶の種類により適宜決定することができる。例えば、気相成長法により、GaNを成長させる場合は、成長温度を800〜1200℃に設定することが好ましく、900〜1150℃に設定することがより好ましく、950〜1100℃に設定することがさらに好ましい。本発明の形成方法では、成長温度を堆積配向層の融点以上の温度にすることが好ましい。また、本発明の形成方法では、まず比較的低温にてバッファー層を形成し、次いで温度を上昇させて結晶を成長させることもできる。また成長前に、摩擦配向層、堆積配向層または耐熱層として用いられた金属を窒化する工程を含んでもよい。
本発明の配向層の形成方法を用いることによって、結晶性に優れた結晶が得られるだけでなく、クラックも大幅に減らすことができる。これは結晶成長時に、結晶成長温度より融点が低いソフトメタルが溶融状態になって、バッファー層や耐熱層が溶融した液の上にストレスフリーで乗っている状態が形成されることによるものである。また、結晶成長後の冷却過程においても、ソフトメタルは軟かく変形しやすいため、単結晶基板と結晶との間の熱膨張係数の違いによる応力を吸収して全体の変形を緩和することができる。このため、単結晶基板が直径4インチ以上の大口径(大面積)であってもウエハ表面内での面方位のばらつきや曲率半径や撓み量が小さな単結晶基板付き半導体エピタキシャル結晶を得ることができる。このとき、単結晶基板上の半導体エピタキシャル結晶は層状であることが好ましい。ウエハの反りやエピタキシャル結晶製造コスト低減の観点から層状の半導体エピタキシャル結晶の厚みは200μm未満が好ましく、50μm未満がより好ましく、30μm未満がさらに好ましい。さらに、単結晶基板を残したままで半導体素子を作製する場合、少なくとも電流が流れる(あるいは電子や正孔が移動する)領域において半導体エピタキシャル結晶が層状であることが好ましい。また上記の応力緩和効果により単結晶基板から例えば膜厚0.05mm以上の結晶を剥離した場合であっても、基板表面内での面方位のばらつきや基板の曲率半径や撓み量が小さな自立基板を得ることができる。また、露光技術によってサブミクロンの微細なパターンを2インチウエハ全体に形成することができる。さらに、こうして得られた自立基板の面内の結晶面方位のずれ角度が小さいので、このウエハ上にエピタキシャル成長したり、デバイスを形成したりした場合に、ウエハ全体に渡って、均一かつ高品質なエピタキシャル成長膜やデバイス特性を得ることができる。
なお、結晶成長を行った後においても、配向層や耐熱層は残存している。このことはSIMS(Secondary Ionization Mass Spectrometer)分析で測定することができる。配向層あるいは耐熱層の位置では、配向層の素材元素が信号強度比で30%以上の濃度で検出され、また耐熱層の素材元素が50%以上の濃度で検出されることが好ましい。配向層と耐熱層は共に数nmから数十nmと薄く、III族窒化物半導体表面から掘り進んで測定するSIMS分析における深さ分解能が悪化しているため、上下の層の元素の信号も含まれてしまうことから、信号強度比は100%になることはなく、実際よりも低めになることに注意を要する。
(結晶)
このように、本発明の配向層の形成方法を用いれば、大口径(大面積)で結晶性が優れた結晶を製造することが可能である。また、撓みが小さい結晶も製造することが可能である。具体的には、最小曲率半径が好ましくは5m以上、より好ましくは20m以上、さらに好ましくは30m以上であるIII族窒化物半導体を有する単結晶基板あるいは自立基板を製造することが可能である。最小曲率半径は、ウエハ内面の互いに直交する2方向(通常、下地単結晶基板の方位の目印となるオリエンテーションフラットに平行と垂直の方向)に曲率半径を測定し、より小さい値の方を最小曲率半径とする。ウエハ形状は円形、矩形などがある。矩形の場合は、長辺方向と短辺方向に曲率半径を測定する。また、撓み量は好ましくは300μm未満であり、より好ましくは100μm未満であり、さらに好ましくは50μm未満である。
上記特許文献1に記載されるような従来法では、このような撓みが小さな自立基板を製造することができなかったが、本発明によればそれが実現可能になった。このため、基板表面内での面方位のばらつきが小さな自立基板を製造することも可能である。具体的には、基板表面内での面方位のばらつきが好ましくは±0.5度以内、より好ましくは±0.2度以内、さらに好ましくは±0.1度以内である自立基板を製造することが可能である。
このように、本発明の配向層の形成方法を用いれば、大口径(大面積)で結晶性が優れた結晶を製造することが可能である。また、撓みが小さい結晶も製造することが可能である。具体的には、最小曲率半径が好ましくは5m以上、より好ましくは20m以上、さらに好ましくは30m以上であるIII族窒化物半導体を有する単結晶基板あるいは自立基板を製造することが可能である。最小曲率半径は、ウエハ内面の互いに直交する2方向(通常、下地単結晶基板の方位の目印となるオリエンテーションフラットに平行と垂直の方向)に曲率半径を測定し、より小さい値の方を最小曲率半径とする。ウエハ形状は円形、矩形などがある。矩形の場合は、長辺方向と短辺方向に曲率半径を測定する。また、撓み量は好ましくは300μm未満であり、より好ましくは100μm未満であり、さらに好ましくは50μm未満である。
上記特許文献1に記載されるような従来法では、このような撓みが小さな自立基板を製造することができなかったが、本発明によればそれが実現可能になった。このため、基板表面内での面方位のばらつきが小さな自立基板を製造することも可能である。具体的には、基板表面内での面方位のばらつきが好ましくは±0.5度以内、より好ましくは±0.2度以内、さらに好ましくは±0.1度以内である自立基板を製造することが可能である。
(剥離)
本発明によって得られた結晶は、単結晶基板をつけたままの状態で使用してもよいし、単結晶基板から剥離して結晶のみを取り出して使用してもよい。結晶の剥離は、種々の方法により行うことができる。例えば、冷却時の単結晶基板からの自然剥離、単結晶基板や配向層のエッチングによるリフトオフなどが挙げられる。例えば、Agからなる配向層をエッチングするときには、Agのエッチング液(例えば、HNO3)に浸して剥がすことができる。エッチングにより剥離を行う場合は、Ag層がある程度厚く(2nm以上)、Ag層がGaN層等に取り込まれていないことが好ましい。Ag層(配向層)のエッチングがうまくいかない場合は、単結晶基板をエッチングしてもよい。例えば、Si基板のエッチング液の代表例として、HF+HNO3を挙げることができる。
このようにして剥離することにより、厚膜結晶から自立基板を得ることが可能である。自立基板の厚みは50μm以上が好ましく、100μm以上がより好ましく、200μm以上がさらに好ましい。また、通常、剥離後に自立基板の表面を研磨する。なお、自立基板表面内での面方位のばらつきの測定は、自立基板の研磨等により周辺部で面ダレが生じるため、通常は1〜5mm程度外縁から内側に入った部分を除いて行う。本発明では、大口径(大面積)の円形あるいは矩形の自立基板を作製することが可能である。具体的には、自立基板が円形の場合は直径が2.5インチ以上、好ましくは3インチ以上、より好ましくは3.5インチ以上である自立基板を作製することが可能である。矩形の場合には、長辺の長さが3インチ以上、好ましくは3.5インチ以上、より好ましくは4インチ以上である自立基板を作製することが可能である。また、自立基板の面積は30cm2以上、好ましくは45cm2以上、より好ましくは60cm2以上である。
本発明によって得られた結晶は、単結晶基板をつけたままの状態で使用してもよいし、単結晶基板から剥離して結晶のみを取り出して使用してもよい。結晶の剥離は、種々の方法により行うことができる。例えば、冷却時の単結晶基板からの自然剥離、単結晶基板や配向層のエッチングによるリフトオフなどが挙げられる。例えば、Agからなる配向層をエッチングするときには、Agのエッチング液(例えば、HNO3)に浸して剥がすことができる。エッチングにより剥離を行う場合は、Ag層がある程度厚く(2nm以上)、Ag層がGaN層等に取り込まれていないことが好ましい。Ag層(配向層)のエッチングがうまくいかない場合は、単結晶基板をエッチングしてもよい。例えば、Si基板のエッチング液の代表例として、HF+HNO3を挙げることができる。
このようにして剥離することにより、厚膜結晶から自立基板を得ることが可能である。自立基板の厚みは50μm以上が好ましく、100μm以上がより好ましく、200μm以上がさらに好ましい。また、通常、剥離後に自立基板の表面を研磨する。なお、自立基板表面内での面方位のばらつきの測定は、自立基板の研磨等により周辺部で面ダレが生じるため、通常は1〜5mm程度外縁から内側に入った部分を除いて行う。本発明では、大口径(大面積)の円形あるいは矩形の自立基板を作製することが可能である。具体的には、自立基板が円形の場合は直径が2.5インチ以上、好ましくは3インチ以上、より好ましくは3.5インチ以上である自立基板を作製することが可能である。矩形の場合には、長辺の長さが3インチ以上、好ましくは3.5インチ以上、より好ましくは4インチ以上である自立基板を作製することが可能である。また、自立基板の面積は30cm2以上、好ましくは45cm2以上、より好ましくは60cm2以上である。
[半導体素子]
本発明によって得られた結晶は、単結晶基板をつけたままの状態で半導体発光素子等の半導体素子に用いることが可能である。
例えば、本発明によって得られたIII族窒化物半導体中にp−n接合を形成して発光ダイオード(LED)を製作できる。Si基板表面に直接、III族窒化物半導体を形成し、Si基板を残存させたままで発光ダイオード(LED)を作るとIII族窒化物半導体より発光した光はSi基板で強い吸収を受ける。すなわち、外部量子効率を下げる大きな要因になる。これに対し、本発明の方法でSi基板上に形成したものでは配向層、あるいは配向層上の耐熱層をそのまま用いることで、III族窒化物半導体で発光した光をSi基板での吸収を受けることなく反射するので、Si基板上に高効率のLEDを作製することができる。従来技術で、下地基板上にエピタキシャル表面に、金属膜を形成した基板を貼り付け、下地基板を剥がすという方法があるが、本発明では、基板の貼り付けや剥離が不要という点で、簡便であり、低コストである。III族窒化物半導体は、青色〜紫外の短波長の発光が可能であるという特徴を有しており、この波長域(特に近紫外領域)でも光を反射しやすい素材を配向層あるいは耐熱層として用いることが好ましく、具体的には、Ag,Al、Rh、Pt、Niが好ましく、Ag,Al、Rh、Ptがより好ましく、Ag,Alが最も好ましい。このように、本発明は自立基板の作製に適用できるだけでなく、安価で大型化可能なSi基板上に高輝度のLEDを作ることも可能にするものである。
本発明によって得られた結晶は、単結晶基板をつけたままの状態で半導体発光素子等の半導体素子に用いることが可能である。
例えば、本発明によって得られたIII族窒化物半導体中にp−n接合を形成して発光ダイオード(LED)を製作できる。Si基板表面に直接、III族窒化物半導体を形成し、Si基板を残存させたままで発光ダイオード(LED)を作るとIII族窒化物半導体より発光した光はSi基板で強い吸収を受ける。すなわち、外部量子効率を下げる大きな要因になる。これに対し、本発明の方法でSi基板上に形成したものでは配向層、あるいは配向層上の耐熱層をそのまま用いることで、III族窒化物半導体で発光した光をSi基板での吸収を受けることなく反射するので、Si基板上に高効率のLEDを作製することができる。従来技術で、下地基板上にエピタキシャル表面に、金属膜を形成した基板を貼り付け、下地基板を剥がすという方法があるが、本発明では、基板の貼り付けや剥離が不要という点で、簡便であり、低コストである。III族窒化物半導体は、青色〜紫外の短波長の発光が可能であるという特徴を有しており、この波長域(特に近紫外領域)でも光を反射しやすい素材を配向層あるいは耐熱層として用いることが好ましく、具体的には、Ag,Al、Rh、Pt、Niが好ましく、Ag,Al、Rh、Ptがより好ましく、Ag,Alが最も好ましい。このように、本発明は自立基板の作製に適用できるだけでなく、安価で大型化可能なSi基板上に高輝度のLEDを作ることも可能にするものである。
以下に実施例と比較例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。
(1)摩擦配向層の形成
分子線エピタキシャル(MBE)装置中でSi基板を加熱清浄化し、清浄なSi面固有の表面構造(7×7構造表面)を得た。その後、Agの1原子層(平均膜厚0.1nm以下)を蒸着することによって、Agを付着したSi(111)表面に固有の
分子線エピタキシャル(MBE)装置中でSi基板を加熱清浄化し、清浄なSi面固有の表面構造(7×7構造表面)を得た。その後、Agの1原子層(平均膜厚0.1nm以下)を蒸着することによって、Agを付着したSi(111)表面に固有の
堆積するAgの厚みを57nm、20nm、10nm、2.5nmにした点だけを変更して、上記(1)と同じ方法により摩擦配向層の形成を試みた。その結果、Agの厚みを57nm、20nmにした場合は、ダイアモンドで摩擦してもAgの配向は観測されなかった。Agの厚みを10nmにした場合は配向が観測されたものの再現性は必ずしも良好ではなかった。Agの厚みを2.5nmにした場合は、厚みを5nmにした上記(1)の場合と同様に再現性よく配向した。種々の検討の結果、Agの厚みが1〜10nmであれば、摩擦時にダイアモンドがSi基板に直接接触することがないうえ、Si基板上に体積したAgを配向させることが可能であることがうかがえた。また、再現性よく摩擦配向層を形成するためには2.5nm〜7nmが好ましいこともうかがえた。
(2)堆積配向層の形成
上記(1)で形成した5nmの摩擦配向層の上に、上記(1)と同じ装置を用いてさらにAgを50nm追加蒸着した。上記(1)と同じ分析を行うことにより、追加蒸着したAgの層も(111)配向を引き継いでいることが確認された(図2(c))。
上記(1)で形成した5nmの摩擦配向層の上に、上記(1)と同じ装置を用いてさらにAgを50nm追加蒸着した。上記(1)と同じ分析を行うことにより、追加蒸着したAgの層も(111)配向を引き継いでいることが確認された(図2(c))。
(3)別のソフトメタルからなる堆積配向層の形成
上記(1)で形成した5nmの摩擦配向層の上に、上記(1)と同じ装置を用いてさらにPdを50nm追加蒸着した。上記(1)と同じ分析を行うことにより、追加蒸着した50nmの層も(111)配向を引き継いでいることが確認された。
上記(1)で形成した5nmの摩擦配向層の上に、上記(1)と同じ装置を用いてさらにPdを50nm追加蒸着した。上記(1)と同じ分析を行うことにより、追加蒸着した50nmの層も(111)配向を引き継いでいることが確認された。
(4)耐熱層の形成
上記(2)で形成した堆積配向層の上に、スパッタ装置を用いてCrを20nm蒸着した(図2(d))。
上記(2)で形成した堆積配向層の上に、スパッタ装置を用いてCrを20nm蒸着した(図2(d))。
(5)GaNの成長
上記(1)〜(4)で製造した各サンプルの表面層の上に、それぞれHVPE法によりGaNを成長させることを試みた。このとき、まず800℃でGaNバッファ層を形成し(低温成長)、引き続いて1040℃でGaN層を形成した(高温成長)。また、上記(4)のサンプルについては、GaNバッファー層を成長する前に1000℃でCrを窒化する工程を行った。
上記(1)で形成した5nmの摩擦配向層の上にGaNを成長させた場合は、厚膜のGaNを得るために高温成長の時間を長くしたり、高温成長の温度を高めにしたりすると、Ag層が薄いためにクラックが発生しやすかった(比較例1:図3)。具体的には、厚膜のGaNを成長させようとして高温成長を20分間続けたところクラックの発生が確認された。クラックの発生が確認された時点のGaN層の厚みは20μmであった。
これに対して、上記(2)で形成した50nmのAg堆積配向層の上にGaNを成長させた場合は、このような問題はなく、クラックの発生を抑制することができるとともに、200μm度の厚膜で且つ直径2インチ程度の大面積のGaN層を形成することができた(実施例1:図4)。得られた結晶の(002)X線ロッキングカーブの半値幅は185arcsecであった。
また、上記(3)で形成した50nmのPd堆積配向層の上にGaNを成長させた場合も、クラックの発生を抑制することができた(実施例2:図4)。また、AgがGaN層内に取り込まれることはなかった。得られた結晶の(002)X線ロッキングカーブの半値幅は220arcsecであり、上記(2)の方が結晶性がより良好であった。
さらに、上記(4)で形成したCr層の上にGaNを成長させた場合も、クラックの発生を抑制することができるとともに、200μm程度の厚膜で且つ直径4インチ程度の大面積のGaN層を形成することができた(実施例3:図5)。また、この実施例では、AgがGaN層内に取り込まれることがなく、結晶性が良好なGaN結晶を再現性よく得ることができた。得られた結晶の(002)X線ロッキングカーブの半値幅は約146arcsecであり、最も良い値を示した。
以上より、結晶性の良好なGaNを成長させるためには、(4)で調製したサンプルを用いるのがもっとも好ましく、次いで(2)で調製したサンプル、(3)で調製したサンプルの順であることが明らかになった。
上記(1)〜(4)で製造した各サンプルの表面層の上に、それぞれHVPE法によりGaNを成長させることを試みた。このとき、まず800℃でGaNバッファ層を形成し(低温成長)、引き続いて1040℃でGaN層を形成した(高温成長)。また、上記(4)のサンプルについては、GaNバッファー層を成長する前に1000℃でCrを窒化する工程を行った。
上記(1)で形成した5nmの摩擦配向層の上にGaNを成長させた場合は、厚膜のGaNを得るために高温成長の時間を長くしたり、高温成長の温度を高めにしたりすると、Ag層が薄いためにクラックが発生しやすかった(比較例1:図3)。具体的には、厚膜のGaNを成長させようとして高温成長を20分間続けたところクラックの発生が確認された。クラックの発生が確認された時点のGaN層の厚みは20μmであった。
これに対して、上記(2)で形成した50nmのAg堆積配向層の上にGaNを成長させた場合は、このような問題はなく、クラックの発生を抑制することができるとともに、200μm度の厚膜で且つ直径2インチ程度の大面積のGaN層を形成することができた(実施例1:図4)。得られた結晶の(002)X線ロッキングカーブの半値幅は185arcsecであった。
また、上記(3)で形成した50nmのPd堆積配向層の上にGaNを成長させた場合も、クラックの発生を抑制することができた(実施例2:図4)。また、AgがGaN層内に取り込まれることはなかった。得られた結晶の(002)X線ロッキングカーブの半値幅は220arcsecであり、上記(2)の方が結晶性がより良好であった。
さらに、上記(4)で形成したCr層の上にGaNを成長させた場合も、クラックの発生を抑制することができるとともに、200μm程度の厚膜で且つ直径4インチ程度の大面積のGaN層を形成することができた(実施例3:図5)。また、この実施例では、AgがGaN層内に取り込まれることがなく、結晶性が良好なGaN結晶を再現性よく得ることができた。得られた結晶の(002)X線ロッキングカーブの半値幅は約146arcsecであり、最も良い値を示した。
以上より、結晶性の良好なGaNを成長させるためには、(4)で調製したサンプルを用いるのがもっとも好ましく、次いで(2)で調製したサンプル、(3)で調製したサンプルの順であることが明らかになった。
(6)基板の剥離
上記(5)でGaN層を形成したサンプルのAg層(すなわち摩擦配向層および堆積配向層)を30℃のエッチング液に120分間浸漬することによって溶解し、GaNを剥離させた。このときエッチング液としてHNO3(詳細:HNO3/H2O=5/1)を用いた。厚膜のGaN層を有する実施例1〜3の各サンプルからは、厚みが200μm以上のGaNの自立基板を得ることができた。
なお、単結晶基板としてサファイアを用いた場合のサンプルは、成長後、室温まで冷却したときにGaNが自然剥離した。このことから、下地単結晶基板と厚膜半導体の組合せによっては、各々の熱膨張係数の差によって、エッチング液を用いずにGaNの自立基板を得ることができることが確認された。
このとき、最小曲率半径は、実施例1、2、3について、それぞれ22m、12m、31mであった。このとき、ウエハ表面内での面方位のばらつきは、実施例1、2、3について、それぞれ±0.13度、±0.23度、±0.09度であった。
上記(5)でGaN層を形成したサンプルのAg層(すなわち摩擦配向層および堆積配向層)を30℃のエッチング液に120分間浸漬することによって溶解し、GaNを剥離させた。このときエッチング液としてHNO3(詳細:HNO3/H2O=5/1)を用いた。厚膜のGaN層を有する実施例1〜3の各サンプルからは、厚みが200μm以上のGaNの自立基板を得ることができた。
なお、単結晶基板としてサファイアを用いた場合のサンプルは、成長後、室温まで冷却したときにGaNが自然剥離した。このことから、下地単結晶基板と厚膜半導体の組合せによっては、各々の熱膨張係数の差によって、エッチング液を用いずにGaNの自立基板を得ることができることが確認された。
このとき、最小曲率半径は、実施例1、2、3について、それぞれ22m、12m、31mであった。このとき、ウエハ表面内での面方位のばらつきは、実施例1、2、3について、それぞれ±0.13度、±0.23度、±0.09度であった。
(7)LEDの製造
上記(2)と同等の方法で直径4インチのSi(III)基板上に配向層を形成した下地基板をMOCVDの反応容器内において水素雰囲気中、600℃でアンモニアとTMG(トリメチルガリウム)を用い、下地基板上にGaNバッファー層を150Åの膜厚で成長させた。続いてTMGの供給のみ止めて、基板温度を1050℃まで上げた。1050℃になった段階でTMGを再び供給し、アンドープの高温GaN層を成長させた。高温GaN層の膜厚は約5μmであった。次に適宜TMG、TMA、アンモニア、シラン、Cp2Mg(シクロペンタジエニルマグネシウム)等を用いることにより、n型Al0.2Ga0.8Nクラッド層、InAlGaN MQW活性層、p型Al0.2Ga0.8Nクラッド層、p型GaNコンタクト層からなる多層膜を形成した。各々の膜厚はおおよそ200nm、10nm、100nm、20nmであった。このとき、III族窒化物半導体多層膜を有する単結晶基板の撓み量は60μmであった。その後、酸素含む雰囲気中で600℃でアニーリングを行い、p型層の低抵抗化を行った。次にp電極(半透明電極)をp型コンタクト層上に、n電極を下地Si基板の裏面に、それぞれ形成した。このようにして電流を基板に対して垂直に流し、p電極側から波長360nmの光を取り出す構造のLEDを作製した。
Si基板上に直接にバッファー層としてAINを形成した下地基板を用いたこと以外は、上記と全く同様の方法で作製したLED(この場合は、上記多層膜を形成したウエハを作製する工程でクラックが発生した)と外部光出力を比較したところ、(2)の下地基板を用いたLEDの方が外部光出力が1.8倍大きい値となった。
上記(2)と同等の方法で直径4インチのSi(III)基板上に配向層を形成した下地基板をMOCVDの反応容器内において水素雰囲気中、600℃でアンモニアとTMG(トリメチルガリウム)を用い、下地基板上にGaNバッファー層を150Åの膜厚で成長させた。続いてTMGの供給のみ止めて、基板温度を1050℃まで上げた。1050℃になった段階でTMGを再び供給し、アンドープの高温GaN層を成長させた。高温GaN層の膜厚は約5μmであった。次に適宜TMG、TMA、アンモニア、シラン、Cp2Mg(シクロペンタジエニルマグネシウム)等を用いることにより、n型Al0.2Ga0.8Nクラッド層、InAlGaN MQW活性層、p型Al0.2Ga0.8Nクラッド層、p型GaNコンタクト層からなる多層膜を形成した。各々の膜厚はおおよそ200nm、10nm、100nm、20nmであった。このとき、III族窒化物半導体多層膜を有する単結晶基板の撓み量は60μmであった。その後、酸素含む雰囲気中で600℃でアニーリングを行い、p型層の低抵抗化を行った。次にp電極(半透明電極)をp型コンタクト層上に、n電極を下地Si基板の裏面に、それぞれ形成した。このようにして電流を基板に対して垂直に流し、p電極側から波長360nmの光を取り出す構造のLEDを作製した。
Si基板上に直接にバッファー層としてAINを形成した下地基板を用いたこと以外は、上記と全く同様の方法で作製したLED(この場合は、上記多層膜を形成したウエハを作製する工程でクラックが発生した)と外部光出力を比較したところ、(2)の下地基板を用いたLEDの方が外部光出力が1.8倍大きい値となった。
上記(4)と同等の方法で直径4インチのSi(III)基板上に配向層及び耐熱層を形成した下地基板をMOCVD反応容器内においてアンモニア雰囲気中、1000℃で耐熱層Crを窒化した。続いて基板温度を1050℃まで上げた。1050℃になった段階で水素雰囲気中、アンモニアとTMG(トリメチルガリウム)を用い、下地基板上にアンドープの高温GaN層を成長させた。高温GaN層の膜厚は約5μmであった。次に適宜TMG、TMA、アンモニア、シラン、Cp2Mg(シクロペンタジエニルマグネシウム)等を用いることにより、nAl0.2Ga0.8Nクラッド層、InAlGaN MQW活性層、p型Al0.2Ga0.8Nクラッド層、p型GaNコンタクト層からなる多層膜を形成した。各々の膜厚はおおよそ200nm、10nm、100nm、20nmであった。その後、このときIII族窒化物半導体多層膜を有する単結晶基板の撓み量は40μmであった。酸素含む雰囲気中で600℃でアニーリングを行い、p型層の低抵抗化を行った。次にp電極(半透明電極)をp型コンタクト層上に、n電極を下地Si基板の裏面に、それぞれ形成した。このようにして電流を基板に対して垂直に流し、p電極側から波長360nmの光を取り出す構造のLEDを作製した。
Si基板上に直接にバッファー層としてAINを形成した下地基板を用いたこと以外は、上記と全く同様の方法で作製したLED(この場合は上記多層膜を形成したウエハを作製する工程でクラックが発生した)と外部光出力を比較したところ、(4)の下地基板を用いたLEDの方が外部光出力が2.3倍大きい値となった。
Si基板上に直接にバッファー層としてAINを形成した下地基板を用いたこと以外は、上記と全く同様の方法で作製したLED(この場合は上記多層膜を形成したウエハを作製する工程でクラックが発生した)と外部光出力を比較したところ、(4)の下地基板を用いたLEDの方が外部光出力が2.3倍大きい値となった。
(8)製造工程の改変
上記(1)の摩擦配向層の形成過程において、ダイアモンドで10回摩擦する領域をAg層表面の一部領域のみに限定して、それ以外は上記(1)と同じ方法で摩擦配向層を形成した。その上に、上記(2)と同じ方法によってAgを追加蒸着したところ、摩擦した領域上にのみAgからなる体積配向層が形成された。
上記(1)の摩擦配向層の形成過程において、ダイアモンドで10回摩擦する領域をAg層表面の一部領域のみに限定して、それ以外は上記(1)と同じ方法で摩擦配向層を形成した。その上に、上記(2)と同じ方法によってAgを追加蒸着したところ、摩擦した領域上にのみAgからなる体積配向層が形成された。
(9)半導体素子の製造
上記(7)と同様な製造法を用いて、III族窒化物半導体多層膜を形成し、LED以外の発光素子(半導体レーザーなど)電子デバイス(パワートランジスタなど)などの半導体素子を作製することができる。
上記(7)と同様な製造法を用いて、III族窒化物半導体多層膜を形成し、LED以外の発光素子(半導体レーザーなど)電子デバイス(パワートランジスタなど)などの半導体素子を作製することができる。
本発明の配向膜は、その表面上にIII属窒化物半導体などの結晶をクラックを生じさせることなく成長させることができる。このため、良質で厚膜の結晶を歩留まりよく提供することが可能である。また、本発明の配向膜の製造方法によれば、このような機能を有する配向膜を簡便に製造することができる。さらに、本発明により提供される結晶や基板付き結晶を用いれば、LEDを始めとする半導体素子の信頼性と効率を高めることが可能である。よって、本発明は産業上の利用可能性が高い。
1 単結晶基板
2 第1の薄膜
3 摩擦配向層
4 堆積配向層
5 耐熱層
6 GaNバッファ層
7 厚膜のGaN
11 配向領域
12 非配向領域
2 第1の薄膜
3 摩擦配向層
4 堆積配向層
5 耐熱層
6 GaNバッファ層
7 厚膜のGaN
11 配向領域
12 非配向領域
Claims (32)
- 単結晶基板上に第1の薄膜を製膜して該第1の薄膜表面を摩擦することにより摩擦配向層を形成する工程、および、該摩擦配向層の上に第2の薄膜を堆積することにより堆積配向層を形成する工程を含むことを特徴とする配向層の形成方法。
- 前記単結晶基板がSi基板であることを特徴とする請求項1に記載の配向層の形成方法。
- 前記単結晶基板の表面の面方位が(111)であることを特徴とする請求項1または2に記載の配向層の形成方法。
- 前記摩擦配向層の形成工程において、厚さが1〜20nmである摩擦配向層を形成することを特徴とする請求項1〜3のいずれか一項に記載の配向層の形成方法。
- 前記摩擦配向層の形成工程において、前記第1の薄膜をダイアモンド、サファイアまたはSiCで摩擦することを特徴とする請求項1〜4のいずれか一項に記載の配向層の形成方法。
- 前記第1の薄膜を部分的に摩擦し、摩擦した領域上に前記第2の薄膜を堆積することを特徴とする請求項1〜5のいずれか一項に記載の配向層の形成方法。
- 前記第1の薄膜、前記第2の薄膜、またはその両方がソフトメタルからなることを特徴とする請求項1〜6のいずれか一項に記載の配向層の形成方法。
- 前記第1の薄膜が、Ag、Pd、In、Pt、Au、Al、PbおよびSnからなる群より選択される1以上の元素を主成分とすることを特徴とする請求項1〜7のいずれか一項に記載の配向層の形成方法。
- 前記第2の薄膜が、Ag、Pd、In、Pt、Au、Al、PbおよびSnからなる群より選択される1以上の元素を主成分とすることを特徴とする請求項1〜8のいずれか一項に記載の配向層の形成方法。
- 前記摩擦配向層または前記堆積配向層の上に耐熱層を形成することを特徴とする請求項1〜9のいずれか一項に記載の配向層の形成方法。
- 前記耐熱層の素材が、Pt、Ti、W、Sc、Cr、Cu、Ni、Re、Rh、Ru、Ta、Mo、Zr、Hfからなる群より選択される1以上の元素を90原子%より多く含むことを特徴とする請求項10に記載の配向層の形成方法。
- 請求項1〜11のいずれか一項に記載の形成方法により形成される配向層を有する単結晶基板。
- 前記摩擦配向層と前記堆積配向層の間、または前記堆積配向層の上に耐熱層を有することを特徴とする請求項12に記載の単結晶基板。
- 請求項12に記載の単結晶基板の配向層の上に半導体エピタキシャル結晶を成長させる工程を含むことを特徴とする結晶製造方法。
- 請求項13に記載の単結晶基板の堆積配向層の上に形成された耐熱層の上に半導体エピタキシャル結晶を成長させる工程を含むことを特徴とする結晶製造方法。
- 前記半導体エピタキシャル結晶の成長初期に、前記耐熱層の融点未満の温度で半導体エピタキシャル結晶を成長させることを特徴とする請求項15に記載の結晶製造方法。
- 前記半導体エピタキシャル結晶の成長初期に、前記堆積配向層の融点未満の温度で半導体エピタキシャル結晶を成長させることを特徴とする請求項14〜16のいずれか一項に記載の結晶製造方法。
- 前記半導体エピタキシャル結晶がIII族窒化物半導体であることを特徴とする請求項14〜17のいずれか一項に記載の結晶製造方法。
- 前記III族窒化物半導体がIII族元素としてB、Ga、AlおよびInからなる群より選択される1以上の元素を有することを特徴とする請求項18に記載の結晶製造方法。
- 半導体エピタキシャル結晶を単結晶基板から剥離する工程を有することを特徴とする請求項14〜19のいずれか一項に記載の結晶製造方法。
- 請求項14〜19のいずれか一項に記載の製造方法により製造した単結晶基板付き半導体エピタキシャル結晶。
- 請求項20に記載の製造方法により製造した半導体自立基板。
- 請求項21に記載の単結晶基板付き半導体エピタキシャル結晶を有する半導体素子。
- 請求項22に記載の結晶を有する半導体素子。
- 単結晶基板上に剥離層を形成し、該剥離層の上にIII族窒化物半導体を成長させ、さらに成長させたIII族窒化物半導体を剥離層にて単結晶基板から剥離させるIII族窒化物半導体の製造方法において、剥離層にはIII族窒化物半導体の成長温度より低い融点を有する素材が30%より多く含まれていることを特徴とするIII族窒化物半導体の製造方法。
- 単結晶基板上に第1剥離層と第2剥離層を順に形成し、該第2剥離層の上にIII族窒化物半導体を成長させ、さらに成長させたIII族窒化物半導体を剥離層にて単結晶基板から剥離させるIII族窒化物半導体の製造方法において、第1剥離層にはIII族窒化物半導体の成長温度より低い第1の融点を有する素材が30%より多く含まれており、且つ、第2剥離層には該第1の融点より高い第2の融点を有する元素が50%より多く含まれていることを特徴とするIII族窒化物半導体の製造方法。
- 第2の融点がIII族窒化物半導体の成長温度より高いことを特徴とする請求項26に記載のIII族窒化物半導体の製造方法。
- 単結晶基板とIII族窒化物半導体の間に、III族窒化物半導体形成温度より融点の低い元素が30%より多く含まれた層を有する単結晶基板付き半導体エピタキシャル結晶。
- 単結晶基板とIII族窒化物半導体の間に、III族窒化物半導体形成温度より低い第1の融点を有する元素が30%より多く含まれた層と、第1の融点より高い第2の融点を有する元素が50%より多く含まれた層を有する単結晶基板付き半導体エピタキシャル結晶。
- 最小曲率半径5m以上であることを特徴とする請求項28または29に記載の単結晶基板付き半導体エピタキシャル結晶。
- 単結晶基板の直径が4インチ以上であり、III族窒化物半導体多層膜を有する単結晶基板の撓み量が300μm未満である単結晶基板。
- 基板の直径が2.5インチ以上または基板の面積が30cm2以上であり、基板表面内での面方位のばらつきが±0.5度以内である窒化物半導体自立基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061471A JP2008222478A (ja) | 2007-03-12 | 2007-03-12 | 配向層の形成方法、結晶製造方法、基板、半導体素子、およびiii族窒化物半導体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007061471A JP2008222478A (ja) | 2007-03-12 | 2007-03-12 | 配向層の形成方法、結晶製造方法、基板、半導体素子、およびiii族窒化物半導体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008222478A true JP2008222478A (ja) | 2008-09-25 |
Family
ID=39841524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007061471A Pending JP2008222478A (ja) | 2007-03-12 | 2007-03-12 | 配向層の形成方法、結晶製造方法、基板、半導体素子、およびiii族窒化物半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008222478A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010024398A1 (ja) | 2008-08-29 | 2010-03-04 | ユニ・チャーム株式会社 | タンポン用アプリケータ |
-
2007
- 2007-03-12 JP JP2007061471A patent/JP2008222478A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010024398A1 (ja) | 2008-08-29 | 2010-03-04 | ユニ・チャーム株式会社 | タンポン用アプリケータ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101321654B1 (ko) | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 | |
JP5491065B2 (ja) | ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法 | |
US8283677B2 (en) | Nitride semiconductor light-emitting device | |
JP6910341B2 (ja) | 縦型紫外発光ダイオード | |
US9773940B2 (en) | Semiconductor substrate, semiconductor device, and manufacturing methods thereof | |
US20110042718A1 (en) | Nitride semiconductor layer-containing structure, nitride semiconductor layer-containing composite substrate and production methods of these | |
JP2005019872A (ja) | 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス | |
JP2007142437A (ja) | 半導体素子およびその製造方法 | |
JP4882351B2 (ja) | 半導体積層基板、その製造方法及び発光素子 | |
JP2013123013A (ja) | 半導体発光素子 | |
JP2011077344A (ja) | 窒化物光半導体素子 | |
US9202685B2 (en) | Method of manufacturing a compound semiconductor substrate in a flattened growth substrate | |
JP2005210089A (ja) | 窒化物系化合物半導体素子の製造方法 | |
JP4786587B2 (ja) | Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板 | |
JP2008222478A (ja) | 配向層の形成方法、結晶製造方法、基板、半導体素子、およびiii族窒化物半導体の製造方法 | |
CN103151433A (zh) | 半导体基底、半导体装置及其制造方法 | |
JP2008235318A (ja) | 窒化物半導体ウェハ及び薄膜半導体装置の製造方法 | |
JP2016157876A (ja) | 窒化物半導体テンプレート及びその製造方法 | |
JP2006024903A (ja) | 窒化ガリウム系半導体積層構造体 | |
JP2010278470A (ja) | Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 | |
Lee et al. | High Brightness, Large Scale GaN Based Light-Emitting Diode Grown on 8-Inch Si Substrate | |
JP4900254B2 (ja) | エピタキシャルウエハを作製する方法 | |
JP2011165978A (ja) | 半導体基板、その製造方法、半導体デバイス及びその製造方法 | |
JP2014123765A (ja) | ウエハ生産物、窒化ガリウム系半導体光素子 | |
JP2013123046A (ja) | 半導体発光素子の製造方法 |