CN102804414B - 半导体基底、半导体装置及其制造方法 - Google Patents

半导体基底、半导体装置及其制造方法 Download PDF

Info

Publication number
CN102804414B
CN102804414B CN201080026251.7A CN201080026251A CN102804414B CN 102804414 B CN102804414 B CN 102804414B CN 201080026251 A CN201080026251 A CN 201080026251A CN 102804414 B CN102804414 B CN 102804414B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
semiconductor
gan layer
metal material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080026251.7A
Other languages
English (en)
Other versions
CN102804414A (zh
Inventor
酒井士郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority to CN201310063858.8A priority Critical patent/CN103187493B/zh
Publication of CN102804414A publication Critical patent/CN102804414A/zh
Application granted granted Critical
Publication of CN102804414B publication Critical patent/CN102804414B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种制造半导体基底的方法，该半导体基底包括：基底；第一半导体层，布置在基底上；金属材料层，布置在第一半导体层上；第二半导体层，布置在第一半导体层和金属材料层上；腔，形成在位于金属材料层下方的第一半导体层中。

Description

半导体基底、半导体装置及其制造方法
技术领域
本公开涉及半导体基底、半导体装置和它们的制造方法。更具体地讲，本公开涉及具有形成在基底上的GaN层的半导体基底、半导体装置和它们的制造方法。
背景技术
具有氮化镓(GaN)基半导体的发光二极管(LED)可以用于各种应用，例如，信号装置、用于液晶面板的背光单元等。知晓的是，LED的发光效率受晶体中的位错密度和缺陷的影响。虽然GaN基半导体晶体可以在诸如蓝宝石等异质基底(heterogeneous substrate)上生长，但是会发生GaN层和基底之间的热膨胀差异和晶格失配，从而导致位错密度高或缺陷密度增大。
GaN基半导体的晶体生长可以在诸如GaN基底等异质基底上进行。然而，GaN中的氮的高游离率会阻碍GaN熔体的形成，从而难以形成GaN基底。虽然可以使用机械抛光、激光分层等使GaN基底与用于GaN基底生长的GaN大块晶体分离，但是难以制造具有实用尺寸的GaN基底。具体地讲，激光分层会需要非常长的时间段来进行，并且导致GaN基底的成本增加。
由S.Hasegawa、S.Nishida、T.Yamashita、H.Asahi(下文称作“Hasegawa等人”)发表的“Polycrystalline GaN for light emitter and field electron emitterapplications”(Thin Solid Films 487(2005)，260页-267页)以及由M.Haino等人(下文称作“Haino等人”)发表的“Buried Tungsten Metal StructureFabricated by Epitaxial-Lateral-Overgrown GaN via Low-Pressure MetalorganicVapor Phase Epitaxy”(Jpn.J.Appl.Phys.，39(2000)L449)中示出并描述了GaN晶体生长，出于所有目的将上述文献通过引用全部包含于此，正像它们被在此完全提出一样。例如，利用等离子体辅助分子束外延使GaN晶体分别在石英基底、钨(W)、钼(Mo)、钽(Ta)和铌(Nb)的高熔点金属基底以及硅(Si)基底上生长。
由于制造GaN基底困难且成本高，所以通常通过在诸如蓝宝石等的异质基底上生长GaN层来制造诸如LED或激光二极管的半导体器件。然而，如上所述，位错密度高或缺陷密度的增大会使LED的发光效率下降。此外，蓝宝石基底的导热率比GaN基底的导热率低，并且蓝宝石基底会使器件的散热特性劣化。因此，对于LED或激光二极管使用蓝宝石基底会使其操作寿命受到限制。
发明内容
本发明提供了一种以低成本在异质基底上制造平坦的且可易于分离的GaN基底的方法。
本发明还提供了一种利用可以具有改进的性能或长的工作寿命的GaN基底制造的半导体器件。
本发明的另外的特征将在下面的描述中进行阐述，并且部分地通过描述将是清楚的，或者可以通过实践本发明而明了。
本发明公开了一种半导体基底，所述半导体基底包括：基底；第一半导体层，布置在基底上；金属材料层，布置在第一半导体层上；第二半导体层，布置在第一半导体层和金属材料层上；腔，形成在第一半导体层的位于金属材料层下方的部分处。
本发明还公开了一种半导体基底，所述半导体基底包括：基底；第一半导体层，布置在基底上；第二半导体层，布置在第一半导体层上；腔，形成在第一半导体层中。
本发明还公开了一种制造半导体基底的方法，所述方法包括以下步骤：在基底上形成第一半导体层；在第一半导体层上形成金属材料层；在第一半导体层和金属材料层上形成第二半导体层；在第一半导体层的位于金属材料层下方的部分中形成腔。
本发明还公开了一种制造半导体基底的方法，所述方法包括以下步骤：在基底上形成第一半导体层；在第一半导体层上形成金属材料层；在第一半导体层和金属材料层上形成第二半导体层的第一部分；通过将基底浸在溶液中去除位于第二半导体层的第一部分下方的金属材料层；在第二半导体层的第一部分上形成第二半导体层的第二部分；在第一半导体层的位于去除了金属材料层下方的部分中形成腔。
应该理解的是，前面的总体描述和下面的详细描述是示例性的和解释性的，并且意图提供对所要求保护的本发明的进一步解释。
附图说明
包括附图用来提供对本发明的进一步理解，并且附图包含在本说明书中且构成本说明书的一部分，附图示出了本发明的实施例，并且与描述一起用来解释本发明的原理。
图1是根据本发明第一示例性实施例的制造半导体基底的方法的流程图，在图1中，(A)是形成第一GaN层的工艺的剖视图，(B)是形成Ta层的工艺的剖视图，(C)是形成第二GaN层和腔的工艺的剖视图，(D)是在形成第二GaN层之后的半导体基底的剖视图，(E)是与蓝宝石基底分离的半导体基底的剖视图，(F)是完成的GaN基底的剖视图。
图2是第一示例性实施例的第一示例的半导体基底的扫描电子显微镜(SEM)图像。
图3是第一示例性实施例的第一示例的半导体基底的能量色散X射线能谱仪(EDX)能谱。
图4是根据第一示例性实施例的第一示例的半导体基底的SEM显微照片和EDX图，在图4中，(A)是图2中示出的放大区域的SEM显微照片，(B)是Ga的EDX图，(C)是Al的EDX图，(D)是O的EDX图。
图5是根据第一示例性实施例的第一示例的半导体基底的SEM显微照片，在图5中，(A)是半导体基底的侧面剖面的SEM显微照片，(B)是半导体基底的表面的SEM显微照片。
图6是根据第一示例性实施例的第一示例的半导体基底的EDX图，在图6中，(A)是Ga的EDX图，(B)是Ta的EDX图。
图7是根据第一对比示例的半导体基底的SEM显微照片，在图7中，(A)是半导体基底的SEM显微照片，(B)是半导体基底的表面的SEM显微照片。
图8是根据第一对比示例的半导体基底的EDX能谱和EDX图，在图8中，(A)是图7中的(B)的半导体基底的EDX能谱，(B)是图7中的(B)中的Ga的EDX图，(C)是图7中的(B)中的N的EDX图。
图9是根据第一对比示例的半导体基底的SEM显微照片和EDX图，在图9中，(A)是空隙(void)的侧面剖面的SEM显微照片，(B)是图9中的(A)的空隙的EDX图。
图10是根据第一对比示例的半导体基底的EDX图，在图10中，(A)是图9中的(A)的Ga的EDX图，(B)是图9中的(A)中的N的EDX图，(C)是图9中的(A)中的Ta的EDX图。
图11是根据本发明第四示例性实施例的LED阵列的剖视图。
图12是根据第一示例性实施例的第二示例的半导体基底的侧面剖面的SEM显微照片。
图13是根据第一示例性实施例的第三示例的半导体基底的侧面剖面的SEM显微照片。
图14是根据第一示例性实施例的第四示例的半导体基底的侧面剖面的SEM显微照片。
图15中的(A)是示出了由5nm厚的Ta层转变而成的Ta2O5膜的示例性实施例的图，图15中的(B)是示出了形成在100nm厚的Ta层的表面上的Ta2O5膜的示例性实施例的图。
图16中的(A)是具有5nm厚的Ta掩模的基底的表面的SEM显微照片，图16中的(B)是具有10nm厚的Ta2O5掩模的基底的表面的SEM显微照片。
图17是根据第二示例性实施例的制造半导体基底的方法的流程图，在图17中，(A)是形成第一GaN层的工艺的剖视图，(B)是形成Ti层的工艺的剖视图，(C)是形成第二GaN层和腔的工艺的剖视图，(D)是在形成第二GaN层之后的半导体基底的剖视图，(E)是与蓝宝石基底分离的半导体基底的剖视图，(F)是完成的GaN基底的剖视图。
图18中的(A)是根据第二示例性实施例的第一示例的半导体基底的侧面剖面的SEM显微照片，图18中的(B)是第二对比示例的半导体基底的表面的SEM显微照片。
图19中的(A)是在第一条件下形成的根据第二示例性实施例的第二示例的半导体基底的侧面剖面的SEM显微照片，图19中的(B)是在第二条件下形成的根据第二示例性实施例的第二示例的半导体基底的侧面剖面的SEM显微照片。
图20是根据第二对比示例的使用钨(W)层形成的半导体基底的侧面剖面的SEM显微照片。
图21是根据第二对比示例的使用铂(Pt)层形成的半导体基底的侧面剖面的SEM显微照片。
图22是根据第二对比示例的使用镍(Ni)层形成的半导体基底的侧面剖面的SEM显微照片。
图23是根据第二对比示例的使用钼(Mo)层形成的半导体基底的侧面剖面的SEM显微照片。
图24A是根据第三示例性实施例的制造半导体基底的方法的流程图，在图24A中，(A)是形成第一GaN层的工艺的剖视图，(B)是形成Ta层的工艺的剖视图，(C)是形成第二GaN层和腔的工艺的剖视图，(D)是在通过超声清洗去除Ta层之后的第二GaN层的剖视图，(E)是完成的第二GaN基底的剖视图。
图24B是根据第三示例性实施例的制造半导体基底的方法的流程图，在图24B中，(A)是形成第一GaN层的工艺的剖视图，(B)是形成Ta层的工艺的剖视图，(C)是形成第二GaN层和腔的工艺的剖视图，(D)是在通过超声清洗去除Ta层之后的第二GaN层的剖视图，(E)是完成的第三GaN基底的剖视图。
图25A是对图24A的继续的根据第三示例性实施例的制造半导体基底的方法的流程图，在图25A中，(A)是与蓝宝石基底分离的半导体基底的剖视图，(B)是完成的GaN基底的剖视图。
图25B是对图24B的继续的根据第三示例性实施例的制造半导体基底的方法的流程图，在图25B中，(A)是与蓝宝石基底分离的半导体基底的剖视图，(B)是完成的GaN基底的剖视图。
图26中的(A)是具有通过根据第三示例性实施例的方法形成的第二GaN层的一部分的半导体基底的表面的SEM显微照片，图26中的(B)是图26中的(A)的半导体基底的侧面剖面的SEM显微照片。
图27中的(A)是通过根据第三示例性实施例的方法形成的去除了Ta层的半导体基底的表面的光学显微照片，图27中的(B)是图27中的(A)的其上形成有第二GaN层的半导体基底的侧面剖面的SEM显微照片。
图28是示出了GaN层的生长状态的通过根据第三示例性实施例的方法形成的半导体基底的剖视图，在图28中，(A)示出了彼此分开窄距离的第一GaN层，(B)示出了彼此分开宽距离的第一GaN层。
图29是通过根据第三示例性实施例的方法形成的半导体基底的剖视图，在图29中，(A)示出了当第一GaN层彼此分开窄距离且MOCVD设备的内部压强低时的GaN层的TMG密度和生长状态，(B)示出了当第一GaN层彼此分开宽距离且MOCVD设备的内部压强高时的GaN层的TMG密度和生长状态，(C)示出了当第一GaN层彼此分开窄距离且MOCVD设备的内部压强高时的GaN层的TMG密度和生长状态，(D)示出了当第一GaN层彼此分开宽距离且MOCVD设备的内部压强低时的GaN层的TMG密度和生长状态。
具体实施方式
在下文中，参照附图来更充分地描述本发明，在附图中示出了本发明的示例性实施例。然而，本发明可以以许多不同的形式实施，并且不应被解释为局限于在此阐述的示例性实施例。相反，提供这些示例性实施例使得本公开是彻底的，并且这些示例性实施例将把本发明的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。附图中相似的标号表示相似的元件。
应该理解的是，当诸如层、膜、区域或基底的元件被称作“在”另一元件“上”时，该元件可以直接在另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接在”另一元件上时，不存在中间元件。
图1是根据第一示例性实施例的制造半导体基底100的方法的流程图。在图1中，(A)是形成第一GaN层的工艺的剖视图，(B)是形成Ta层的工艺的剖视图，(C)是形成第二GaN层和腔的工艺的剖视图，(D)是在形成第二GaN层之后的半导体基底的剖视图，(E)是与蓝宝石基底分离的半导体基底的剖视图，(F)是完成的GaN基底的剖视图。
参照图1中的(A)，标号101指蓝宝石(Al2O3)基底。首先，在蓝宝石基底101上形成厚度为大约2μm的第一GaN层102。提供第一GaN层102的该厚度作为示例。
接着，参照图1中的(B)，通过电子束(EB)沉积和剥离在第一GaN层102上以条纹的形状形成厚度为大约50nm的Ta层(金属材料层)103，所述条纹具有5μm的宽度且彼此分开5μm的距离。提供Ta层103的形状、厚度、宽度和距离作为示例。
参照图1中的(C)，通过金属有机化学气相沉积(MOCVD)在第一GaN层102和Ta层103上形成第二GaN层104。第一GaN层102和第二GaN层104可以包含不同的半导体材料，例如，AlGaN、InGaN或AlInGaN。图1中的(C)示出了在第二GaN层104的形成期间的第二GaN层104。在本示例性实施例中，第一GaN层102中的N与Ta结合而形成TaN，TaN作为外来物质并且朝着具有较高密度的N的蒸气而上升。TaN在900℃或大于900℃时变得不稳定，并且孔103a根据不稳定的程度变深而形成腔102a。这里，虽然第一GaN层102中的N变为TaN，但是Ga保留在第一GaN层102中。由于第一GaN层102中保留的Ga与在气相沉积期间沉积的Ga相同，所以第一GaN层102中保留的Ga用作原料。然而，GaN也可以在Ta膜上生长。如在Hasegawa等人的文献中所公开的，Ta层103的表面不仅有变为Ta的可能性，而且也有与空气反应变为Ta2O5的可能性。
接着，参照图1中的(D)，一旦完成了第二GaN层104的形成，就形成了半导体基底100。在通过MOCVD形成第二GaN层104的同时，通过蚀刻去除第一GaN层102的位于Ta层103下方的部分，并且将腔102a的形成区域大致延伸到蓝宝石基底101。此外，将基底的表面平坦化，以使第一GaN层102的生长与第二GaN层104的生长一起进行，如图1所示。
接着，参照图1中的(E)，使蓝宝石基底101与第一GaN层102分离。然后，参照图1中的(F)，可以通过抛光去除了蓝宝石基底的第一GaN层102来获得GaN基底100。GaN基底100可以用作用于制造器件的半导体基底，其中，通过将诸如Si或SiC的硅基基底附于GaN基底100的上侧并使GaN基底100的下表面平坦化来制造器件。此外，形成在第一GaN层102中的腔102a可以用来使蓝宝石基底101分离。也可以通过例如激光剥离或抛光工艺来执行蓝宝石基底101的分离。可以使用任何合适的方法使蓝宝石基底101与第一GaN层102分离。
这样，当通过MOCVD形成包括GaN层的半导体基底100时，可以利用腔102a使第一GaN层102容易地与蓝宝石基底101分离，从而分离出的GaN层可以用作GaN基底。因此，可以以比传统GaN基底的成本低的成本来制造GaN基底。
在下文中将描述半导体基底100的制造方法的详细示例。在第一示例性实施例的第一示例中，将描述使用MOCVD设备形成第二GaN层104的工艺。在该示例中，在以20μmol/min的流量供应三甲基镓(TMG)作为原料气体的同时，在1045℃的加热温度下执行晶体生长5小时。此外，在第一示例中，在第一GaN层102上以条纹形状形成厚度为50nm的Ta层103。
在图2中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。图2是半导体基底100的一部分的侧面剖面的SEM显微照片。如图2所示，在第一GaN层102的位于Ta层103下方的部分形成腔102a。利用能量色散X射线能谱仪(EDX)分析图2中的包括腔102a的放大区域，并且在图3中示出了分析结果。
在图3的EDX能谱中，观察到了第一GaN层102中的GaN以及蓝宝石基底101中的Al和O，但是基本没有观察到Ta。此外，在图4中的(B)、(C)和(D)的EDX图中，观察到了第一GaN层102中的Ga以及蓝宝石基底101中的Al和O，但是基本没有观察到Ta。
在第一示例中，观察到：在第二GaN层104的形成期间，在Ta层103中形成了孔103a。在图5和图6中示出了在Ta层103中形成的孔103a的分析结果，在下文中将详细描述所述分析结果。这里，通过停止利用MOCVD设备形成第二GaN层104的工艺来使用EDX获得图5和图6中示出的分析结果。
图5示出了第一示例的半导体基底的SEM显微照片，在图5中，(A)是半导体基底100的侧面剖面的SEM显微照片，(B)是半导体基底100的表面的SEM显微照片。图6示出了图5中的(B)的半导体基底100的表面的EDX图，在图6中，(A)是Ga的EDX图，(B)是Ta的EDX图。
在图5中的(A)的半导体基底100的SEM显微照片中，观察到：第一GaN层102的位于Ta层103下方的部分被蚀刻，并且在第一GaN层102的位于Ta层103下方的部分中形成腔102a。在图5中的(B)的半导体基底100的SEM显微照片中，观察到：在Ta层103的表面上形成了孔103a。在图6中的(A)和(B)中示出了对Ta层103的包括孔103a的表面上的Ga和Ta的EDX分析结果。如在EDX图中所示，Ta层103保留，并且在保留的Ta层103上薄薄地形成了Ga和GaN。
这样，对于第一示例的半导体基底100，对利用MOCVD设备形成第二GaN层104的条件进行调整，从而能够通过蚀刻利用Ta层在第一GaN层102中形成腔102a。因此，当如在第一示例性实施例中所示形成第二GaN层104时，能够在第一GaN层102的生长期间通过蚀刻在第一GaN层102中形成腔102a。换言之，当在第一GaN层102上局部形成金属材料层时，能够在第一GaN层102中形成腔102a。如以上关于第一示例性实施例所讨论的，金属材料层可以用于蚀刻第一GaN层102。
此外，提供用于第一示例的MOCVD条件作为示例，并因此可以将第一示例MOCVD条件设定为能够使第一GaN层的生长和腔102a的形成同时进行。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第一示例中考虑到第一GaN层102的生长速率来调整MOCVD条件。
此外，在第一示例中，在生长第二GaN层104的工艺期间，在Ta层103中形成孔103a，但是，例如，可以利用预先形成有孔的掩模来形成Ta层103。此外，Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的器件结构来改变。下面将描述利用半导体基底100形成的器件的示例。
此外，可以通过使GaN基底分离将第一示例的半导体基底100作为形成具有上述腔的GaN层的基底101重新利用，然后可以通过反应性离子蚀刻(RIE)等对其上形成有新的GaN基底的蓝宝石基底101的表面进行平坦化。因此，可以进一步降低GaN基底的制造成本。
在第一示例性实施例的第二示例中，将描述使用MOCVD设备形成第二GaN层104的工艺。在该示例中，在以20μmol/min的流量供应TMG作为原料气体的同时，在1045℃的加热温度下执行晶体生长5小时。此外，在第二示例中，在第一GaN层102上以条纹形状形成厚度为30nm的Ta层103。
在图12中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。图12是半导体基底100的一部分的侧面剖面的SEM显微照片。如在该图中所示，在第一GaN层102的位于Ta层103下方的部分形成腔102a。此外，在第二示例中，观察到：在第二GaN层104的形成过程中，在Ta层103中形成了孔103a。
对于第二示例的半导体基底100，对利用MOCVD设备形成第二GaN层104的条件进行调整，从而能够通过蚀刻利用Ta层103在第一GaN层102中形成腔102a。因此，当如在第二示例中所示形成第二GaN层104时，能够在第一GaN层102的生长期间通过蚀刻在第一GaN层102中形成腔102a。换言之，当在第一GaN层102上局部形成金属材料层时，能够在第一GaN层102中形成腔102a。如以上关于第一示例性实施例所讨论的，金属材料层可以用于蚀刻第一GaN层102。
在图12的剖视图中，因蚀刻引起的腔102a不是形成在每个Ta层103的整个下表面下方的第一GaN层102中，而是形成在每个Ta层103的相对的端部下方的第一GaN层102中。图12示出了从每个Ta层103的相对的端部在第一GaN层102中执行蚀刻。
此外，提供用于第二示例的MOCVD条件作为示例，并因此可以将第二示例的MOCVD条件设定为能够使第一GaN层的生长和腔102a的形成同时进行。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第二示例中考虑到第一GaN层102的生长速率来调整MOCVD条件。
此外，在第二示例中，在使第二GaN层104生长的工艺期间，在Ta层103中形成孔103a，但是，例如，可以利用预先形成有孔的掩模来形成Ta层103。此外，Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的器件结构来改变。下面将描述利用半导体基底100形成的器件的示例。
此外，可以将第二示例的半导体基底100作为用于形成具有上述腔的GaN层的基底101重新利用。可以使GaN基底分离，然后可以通过RIE等对其上形成有新的GaN基底的蓝宝石基底101的表面进行平坦化。因此，可以进一步降低GaN基底的制造成本。
在第一示例性实施例的第三示例中，将描述使用MOCVD设备形成第二GaN层104的工艺。在该示例中，在以20μmol/min的流量供应TMG作为原料气体的同时，在1045℃的加热温度下执行晶体生长5小时。此外，在第三示例中，在第一GaN层102上以条纹形状形成厚度为50nm的Ta层103。
在图13中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。图13是半导体基底100的一部分的侧面剖面的SEM显微照片。如在该图中所示，在第一GaN层102的位于Ta层103下方的部分形成腔102a。此外，在第三示例中，观察到：在第二GaN层104的形成过程中，在Ta层103中形成了孔103a。
对于第三示例的半导体基底100，对利用MOCVD设备形成第二GaN层104的条件进行调整，从而能够通过蚀刻在Ta层103下方在第一GaN层102中形成腔102a。因此，当如在第一示例性实施例中所示形成第二GaN层104时，能够在第一GaN层102的生长期间通过蚀刻在第一GaN层102中形成腔102a。换言之，当在第一GaN层102上局部形成金属材料层时，能够在第一GaN层102中形成腔102a。如以上关于第一示例性实施例所讨论的，金属材料层可以用于蚀刻第一GaN层102。
此外，提供用于第三示例的MOCVD条件作为示例，并因此可以将第三示例的MOCVD条件设定为能够使第一GaN层的生长和腔102a的形成同时进行。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第三示例中考虑到第一GaN层102的生长速率来调整MOCVD条件。
此外，在第三示例中，在使第二GaN层104生长的工艺期间，在Ta层103中形成孔103a，但是，例如，可以利用预先形成有孔的掩模来形成Ta层103。此外，Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的器件结构来改变。下面将描述利用半导体基底100形成的器件的示例。
此外，可以将第三示例的半导体基底100作为用于形成具有上述腔的GaN层的基底101重新利用。可以使GaN基底分离，然后可以通过RIE等对其上形成有新的GaN基底的蓝宝石基底101的表面进行平坦化。因此，可以进一步降低GaN基底的制造成本。
在第一示例性实施例的第四示例中，将描述使用MOCVD设备形成第二GaN层104的工艺。在该示例中，在以20μmol/min的流量供应TMG作为原料气体的同时，在1045℃的加热温度下执行晶体生长5小时。此外，在第四示例中，在第一GaN层102上以条纹形状形成厚度为100nm的Ta层103。
在图14中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。图14是半导体基底100的一部分的侧面剖面的SEM显微照片。如在该图中所示，在第一GaN层102的位于Ta层103下方的部分形成腔102a。此外，在第四示例中，观察到：在第二GaN层104的形成过程中，在Ta层103中形成了孔103a。
对于第四示例的半导体基底100，对利用MOCVD设备形成第二GaN层104的条件进行调整，从而能够通过蚀刻利用Ta层103在第一GaN层102中形成腔102a。因此，当如在第一示例性实施例中所示形成第二GaN层104时，能够在第一GaN层102的生长期间通过蚀刻在第一GaN层102中形成腔102a。换言之，当在第一GaN层102上局部形成金属材料层时，能够在第一GaN层102中形成腔102a。如以上关于第一示例性实施例所讨论的，金属材料层可以用于蚀刻第一GaN层102。
此外，提供用于第四示例的MOCVD条件作为示例，并因此可以将第四示例的MOCVD条件设定为能够使第一GaN层的生长和腔102a的形成同时进行。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第四示例中考虑到第一GaN层102的生长速率来调整MOCVD条件。
此外，在第四示例中，在使第二GaN层104生长的工艺期间，在Ta层103中形成孔103a，但是，例如，可以利用预先形成有孔的掩模来形成Ta层103。此外，Ta层103的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底100上的器件结构来改变。下面将描述利用半导体基底100形成的器件的示例。
此外，可以将第四示例的半导体基底100作为用于形成具有上述腔的GaN层的基底101重新利用。可以使GaN基底分离，并且可以通过RIE等对其上形成有新的GaN基底的蓝宝石基底101的表面进行平坦化。因此，可以进一步降低GaN基底的制造成本。
在下文中将描述第一对比示例。在第一对比示例中，将描述利用不同条件的MOCVD设备形成半导体基底100的第二GaN层104的工艺。
在第一对比示例中，在以87μmol/min的流量供应TMG作为原料气体的同时，在1045℃的加热温度下执行晶体生长5小时。
在图7中，示出了在这些条件下在其上形成有第二GaN层104的半导体基底100。在图7中，(A)是半导体基底100的一部分的侧面剖面的SEM显微照片，(B)是在(A)中示出的半导体基底的表面的SEM显微照片。如在这些显微照片中所示，在第二GaN层104的表面上沉淀颗粒材料，并且在第一GaN层102的位于Ta层103下方的部分形成腔102a。下面的EDX分析示出的是：颗粒材料为Ga颗粒、N颗粒和Ta颗粒。
图8示出了对颗粒材料的表面进行EDX分析的结果，在图8中，(A)是图7中的(B)中示出的颗粒材料的EDX能谱，(B)是通过对图7中的(B)的颗粒材料进行EDX分析获得的Ga的EDX图，(C)是通过对图7中的(B)的颗粒材料进行EDX分析获得的N的EDX图。在图8中的(A)的EDX能谱中，观察到了Ta的踪迹及Ga、N，从而如图8中的(B)和(C)的EDX图中所示，观察到了Ga和N。
在图9和图10中示出了对颗粒材料的剖面进行EDX分析的结果。在图9中，(A)是形成为图7中的(B)中示出的颗粒材料的空隙的侧面剖面的SEM显微照片，(B)是(A)中示出的空隙的EDX能谱。在图10中，(A)是通过对图9中的(A)的空隙的侧面剖面进行EDX分析获得的Ga的EDX图，(B)是通过对图9中的(A)的空隙的侧部剖面进行EDX分析获得的N的EDX图，(C)是通过对图9中的(A)的空隙的侧面剖面进行EDX分析获得的Ta的EDX图。
在图9中的(B)的能谱中，观察到了颗粒材料和第二GaN层104中的Ga和N、Ta层103中的Ta以及蓝宝石基底101中的Al和O。此外，如图10中的(A)至(C)所示，在空隙处观察到了Ga、N和Ta。
沉淀在第二GaN层104的表面上的颗粒材料是Ga颗粒、N颗粒和Ta颗粒。
Ta层中Ta2O5区域的形成
在第一示例、第二示例、第三示例和第四示例中，Ta层103的厚度变为30nm、50nm和100nm。可以确定的是，即使在以这种方式改变Ta层103的厚度时，也通过蚀刻在第一GaN层102中形成腔102a。
图15图示地示出了形成在Ta层103中的Ta2O5区域根据Ta层103的厚度而改变。图15中的(A)是示出了由5nm厚的Ta层103转变而成的Ta2O5膜的图，图15中的(B)是示出了由100nm厚的Ta层的表面转变的Ta2O5膜的图。在利用电子束(EB)沉积设备在第一GaN层102的表面上沉积Ta层103之后，在将Ta层103传送到MOCVD设备的同时Ta层103暴露于空气。在传送Ta层103的过程中，Ta层103通过与氧反应而转变为Ta2O5。结果，如图15中的(A)所示，当将Ta层103沉积为5nm厚时，整个Ta层103转变为Ta2O5；如图15中的(B)所示，当沉积100nm厚的Ta层103时，Ta层103的表面转变为Ta2O5。换言之，当Ta在室温下与空气接触时，形成Ta2O5。图15中的(A)图示地示出了5nm厚的Ta层在GaN层上的横向生长的示例。此外，图16示出了10nm厚的Ta2O5膜在基底上的横向生长的示例。在这两个示例中，在没有对Ta层下方的GaN层进行蚀刻的情况下进行生长。换言之，当其上形成有5nm厚的Ta层的基底在被传送到MOCVD设备的同时暴露于空气时，在图15中的(A)中，在基底上形成了5nm厚的Ta2O5膜。Ta2O5膜是横向生长的非常好的掩模。另一方面，当如图15中的(B)所示沉积100nm厚的Ta层时，结果则不同。当通过EB沉积来沉积Ta层时，原料Ta处于空气中，因而在Ta层上形成了薄的氧化物膜。随着进一步沉积Ta，Ta最初转换为Ta2O5，但是逐渐停止而允许Ta的沉积。Ta2O5膜在GaN层上具有5nm或更小的厚度，并且包含由Ta组成的一部分。Ta2O5膜的上层由Ta组成。此外，随着其上形成有Ta层的基底在被传送到MOCVD设备的同时暴露于空气，在Ta层上形成了薄的Ta2O5膜。结果，Ta层的表面被包在薄的Ta2O5膜中。在该Ta层中，GaN层上的Ta2O5膜局部混合有Ta。在图15中的(B)中图示地示出了该结果。虽然GaN层中的N与Ta层中的Ta结合形成TaN，但是由于Ga与在气相沉积期间沉积的Ga一样，所以Ga仍用作原料。
在第一示例、第二示例、第三示例和第四示例中，由Ta层103的氧化而形成的Ta2O5区域相对于第一GaN层102横向生长，并且用作非常好的蚀刻掩模。结果，在第二示例中，如图12所示，确定的是：在30nm厚的Ta层103的相对的端部处没有形成Ta2O5区域，并且从第一GaN层102的在Ta层103的相对的端部下方的部分形成腔102a。在Ta层103形成为50nm的厚度的第三示例和Ta层103形成为100nm的厚度的第四示例中，由于Ta2O5区域形成在Ta层的表面上以用作相对于第一GaN层102的蚀刻掩模，所以如第二示例中所示地形成了腔102a。
因此，如在第一示例、第二示例、第三示例和第四示例中所示，Ta层103的厚度可以在20nm～100nm的范围内，以允许形成起着蚀刻掩模作用的Ta2O5区域。此外，图16中的(A)示出了形成在第一GaN层102上的5nm厚的Ta掩模的示例，在该图中，在Ta掩模下方没有形成腔102a。此外，图16中的(B)示出了仅仅形成Ta2O5掩模的示例，在该图中，确认的是，例如，可以在GaN层和InGaAlN层上形成Ta2O5掩模。因此，由于形成了Ta2O5掩模而与Ta层103的厚度无关，所以能够在Ta2O5掩模下方的第一GaN层102中形成腔102a。
在第一示例性实施例中，Ta层103以条纹的形状形成在第一GaN层102上，并且利用Ta层103作为蚀刻掩模在第一GaN层102的位于Ta层103下方的部分处形成腔102a。在第二示例性实施例中，使用Ti和Cr作为用于蚀刻掩模的材料。
图17是根据第二示例性实施例的制造半导体基底300的方法的流程图。在图17中，(A)是形成第一GaN层的工艺的剖视图，(B)是形成Ti(或Cr)层的工艺的剖视图，(C)是形成第二GaN层和腔的工艺的剖视图，(D)是形成第二GaN层之后的半导体基底的剖视图，(E)是蓝宝石基底与之分离的半导体基底的剖视图，(F)是完成的GaN基底的剖视图。在对图17的第二示例性实施例的描述中，半导体基底300中的与第一示例性实施例的半导体基底中的组件相同的组件将用与图1中示出的标号相同的标号来表示。
参照图17中的(A)，标号101指蓝宝石(Al2O3)基底。首先，在蓝宝石基底101上形成厚度为大约2μm的第一GaN层102。提供第一GaN层102的该厚度作为示例。
接着，参照图17中的(B)，通过电子束(EB)沉积和剥离在第一GaN层102上以条纹的形状形成厚度为大约50nm的Ti层(金属材料层)301，所述条纹具有5μm的宽度且彼此分开5μm的距离。提供Ti层301的形状、厚度、宽度和距离作为一个示例。
接着，参照图17中的(C)，通过金属有机化学气相沉积(MOCVD)在第一GaN层102和Ti层301上形成第二GaN层104。第一GaN层102和第二GaN层104可以包含不同的半导体材料，例如，AlGaN、InGaN或AlInGaN。图17中的(C)示出了在第二GaN层104的形成期间的第二GaN层104。在本示例性实施例中，第一GaN层102中的N与Ti结合而形成TiN，TiN作为外来物质并且朝着具有较高密度的N的蒸气而上升。TiN在900℃或大于900℃时变得不稳定，并且孔301a根据不稳定的程度变深而形成腔102a。这里，虽然第一GaN层102中的N变为TiN，但是Ga保留在第一GaN层102中。由于第一GaN层102中保留的Ga与在气相沉积期间沉积的Ga相同，所以第一GaN层102中保留的Ga用作原料。
接着，参照图17中的(D)，一旦完成了第二GaN层104的形成，就形成了半导体基底300。在通过MOCVD形成第二GaN层104的同时，通过蚀刻去除第一GaN层102的位于Ti层301下方的部分，并且将腔102a的形成区域大致延伸到蓝宝石基底101。此外，由于第一GaN层102的生长与第二GaN层104的生长一起进行，所以基底的表面被平坦化，如图17所示。因此，在该实施例的半导体基底300中能够省略使基底表面平坦化的工艺。
接着，图17中的(E)和(F)示出了分离蓝宝石基底101的工艺和对与蓝宝石基底101分离的第一GaN层102进行抛光的工艺，这两道工艺与参照图1中的(E)和(F)所描述的工艺相同。在此将省略对它们的详细描述。
这样，当通过MOCVD形成包括GaN层的半导体基底300时，可以利用腔102a使第一GaN层102可容易地与蓝宝石基底101分离，从而分离出的GaN层可以用作GaN基底300。因此，可以以比传统GaN基底的成本低的成本来制造GaN基底300。在下文中将在第二示例性实施例的第一示例(第五示例)中描述图17中示出的半导体基底300的制造方法的详细示例，在第二示例性实施例的第一示例中，Cr用作用于蚀刻掩模的材料。
在下文中将描述其上形成有Ti层301的半导体基底300的制造方法的详细示例。在第五示例中，将描述利用MOCVD设备形成第二GaN层104的工艺。在该示例中，在以80μmol/min的流量供应TMG作为原料气体的同时，在1045℃的加热温度下执行晶体生长50分钟。此外，在第五示例中，在第一GaN层102上以条纹的形状形成厚度为50nm的Ti层301。
在图18中的(A)中，示出了在这些条件下其上形成有第二GaN层104的半导体基底300。图18中的(A)是半导体基底300的一部分的侧面剖面的SEM显微照片。如图18中的(A)所示，在第一GaN层102的位于Ti层301下方的部分形成了腔102a。此外，在第五示例中，观察到了在第二GaN层104的形成期间在Ti层301中形成了孔301a(见图17中的(C)和(D))。
这样，对于第五示例的半导体基底300，对利用MOCVD设备形成第二GaN层104的条件进行调整，从而能够通过蚀刻利用Ti层301在第一GaN层102中形成腔102a。因此，当如在第二示例性实施例中所示地形成第二GaN层104时，能够在第一GaN层102的生长期间通过蚀刻在第一GaN层102中形成腔102a。换言之，当在第一GaN层102上局部形成作为金属材料层的Ti层301时，能够在第一GaN层102中形成腔102a。如上面所讨论的，Ti金属材料层可以用于蚀刻第一GaN层102。
此外，提供用于第五示例的MOCVD条件作为示例，并因此可以将第五示例的MOCVD条件设定为能够使第一GaN层的生长和腔102a的形成同时进行。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第五示例中考虑到第一GaN层102的生长速率来调整MOCVD条件。
此外，在第二示例性示例中，在使第二GaN层104生长的工艺期间，在Ti层301中形成孔301a，但是，例如，可以利用预先形成有孔的掩模来形成Ti层301。此外，Ti层301的形状不限于上述条纹形状，而是可以根据将要形成在半导体基底300上的器件结构来改变。下面将描述利用半导体基底300形成的器件的示例。
此外，可以通过使GaN基底分离将第二示例性示例的半导体基底300作为形成具有上述腔的GaN层的基底101重新利用，并且可以通过RIE等对其上形成有新的GaN基底的蓝宝石基底101的表面进行平坦化。因此，可以进一步降低GaN基底的制造成本。
在下文中将描述与第五示例相关的第二对比示例。在第二对比示例中，将描述通过改变Ti层301的厚度而在不同的MOCVD条件下形成半导体基底300的第二GaN层104的工艺。
在第二对比示例中，在以20μmol/min的流量供应TMG作为原料气体的同时，在1120℃的加热温度下执行晶体生长5小时。图18中的(B)示出了在这些条件下其上形成有第二GaN层104的半导体基底300。在图18中的(B)中，Ti层301具有10nm的厚度。在这种情况下，在Ti层301下方的第一GaN层102中没有形成腔102a。
因此，确定的是，当使用Ti作为用于蚀刻掩模的材料时，允许腔102a形成在第一GaN层102中的Ti层301的优选厚度是50nm或更大，TMG的优选流量X低于80μmol/min(即，X＜80μmol/min)。
在下文中将描述其上形成有Cr层的半导体基底300的制造方法的详细示例。将描述在第二示例性实施例的第二示例(第六示例)的第一条件下，利用MOCVD设备形成第二GaN层104的工艺。在第一条件下，在以80μmol/min的流量供应TMG作为原料气体的同时，在1060℃的加热温度下执行晶体生长40分钟。此外，在第六示例的第一条件下，在第一GaN层102上以条纹的形状形成23nm厚的Cr层。
在图19中的(A)中，示出了在第一条件下其上形成有第二GaN层104的半导体基底300。图19中的(A)是半导体基底300的一部分的侧面剖面的SEM显微照片。如该图所示，在第一GaN层102的位于Cr层下方的部分形成了腔102a。
在第六示例的第二条件下，在以80μmol/min的流量供应TMG作为原料气体的同时，在1045℃的加热温度下执行晶体生长40分钟。此外，在第六示例的第二条件下，在第一GaN层102上以条纹的形状形成50nm厚的Cr层。
在图19中的(B)中，示出了在第二条件下其上形成有第二GaN层104的半导体基底300。图19中的(B)是半导体基底300的一部分的侧面剖面的SEM显微照片。如在图19中的(B)所示，在第一GaN层102的位于Cr层下方的部分处形成了腔102a。
对于第六示例的半导体基底300，对利用MOCVD设备形成第二GaN层104的条件进行调整，从而能够通过蚀刻利用Cr层在第一GaN层102中形成腔102a。因此，当如在第二示例性实施例中所示地形成第二GaN层104时，能够在第一GaN层102的生长期间通过蚀刻在第一GaN层102中形成腔102a。换言之，当在第一GaN层102上局部形成作为金属材料层的Cr层时，能够在第一GaN层102中形成腔102a。如上面所讨论的，Cr金属材料层可以用于蚀刻第一GaN层102。
此外，提供用于第六示例的MOCVD条件作为示例，并因此可以将第六示例的MOCVD条件设定为能够使第一GaN层的生长和腔102a的形成同时进行。这里，由于第一GaN层102的生长速率比第二GaN层104的生长速率慢，所以在第六示例中考虑到第一GaN层102的生长速率来调整MOCVD条件。
在下文中将描述第三对比示例。在第三对比示例中，通过形成不同于在第五示例中形成的Ti层和在第六示例中形成的Cr层的金属材料层来形成半导体基底。
图20是使用钨(W)层作为金属材料层的半导体基底的侧面剖面的SEM显微照片。对于该半导体基底，在第一GaN层上以条纹图案形成17nm厚的W层作为金属材料层，并且在利用MOCVD设备以80μmol/min的流量供应TMG作为原料气体的同时，在1045℃的加热温度下通过晶体生长40分钟来形成第二GaN层。在这种情况下，在W层下方的第一GaN层中没有形成腔。
图21是使用铂(Pt)层作为金属材料层的半导体基底的侧面剖面的SEM显微照片。对于该半导体基底，在第一GaN层上以条纹图案形成8nm厚的Pt层作为金属材料层，并且在利用MOCVD设备以80μmol/min的流量供应TMG的同时，在1120℃的加热温度下通过晶体生长40分钟来形成第二GaN层。在这种情况下，在Pt层下方的第一GaN层中没有形成腔。
图22是使用镍(Ni)层作为金属材料层的半导体基底的侧面剖面的SEM显微照片。对于该半导体基底，在第一GaN层上以条纹图案形成12nm厚的Ni层作为金属材料层，并且在利用MOCVD设备以80μmol/min的流量供应TMG的同时，在1045℃的加热温度下通过晶体生长40分钟来形成第二GaN层。在这种情况下，在Ni层下方的第一GaN层中没有形成腔。
图23是使用钼(Mo)层作为金属材料层的半导体基底的侧面剖面的SEM显微照片。对于该半导体基底，在第一GaN层上以条纹图案形成30nm厚的Mo层作为金属材料层，并且在利用MOCVD设备以80μmol/min的流量供应TMG的同时，在1045℃的加热温度下通过晶体生长40分钟来形成第二GaN层。在这种情况下，在Mo层下方的第一GaN层中没有形成腔。
这样，当使用W层、Pt层、Ni层和Mo层作为金属材料层时，在第一GaN层102中没有形成腔，因此没有制造出能够利用腔使第一GaN层102与蓝宝石基底分离的半导体基底。
此外，在第一实施例的半导体基底100和第二实施例的半导体基底300中，在第一GaN层102上以条纹图案形成了Ta层103、Ti层301和Cr层作为金属材料层，但是用于金属材料层的下层的材料不限于GaN层。即，可以使用与金属材料层反应的任何包括N的材料。例如，可以使用InGaAlN作为金属材料层的下层的材料。
在第三示例性实施例中，当形成第二GaN层时，第二GaN层的一部分最初形成在第一GaN层和Ta层上，并且通过对半导体基底进行超声清洗来形成另外的第二GaN层以去除Ta层。
图24A是根据第三示例性实施例的制造半导体基底400的方法的流程图。在图24A中，(A)是形成第一GaN层的工艺的剖视图，(B)是形成Ta层的工艺的剖视图，(C)是形成第二GaN层和腔的工艺的剖视图，(D)是在通过超声清洗去除Ta层之后的第二GaN层的剖视图，(E)是形成另外的第二GaN层的工艺的剖视图。
参照图24A中的(A)，标号401指蓝宝石(Al2O3)基底。首先，在蓝宝石基底401上形成厚度为大约2μm的第一GaN层402。提供第一GaN层402的该厚度作为示例。
接着，参照图24A中的(B)，通过电子束(EB)沉积和剥离在第一GaN层402上以条纹的形状形成厚度为大约5μm的Ta层(金属材料层)403，所述条纹具有5μm的宽度且彼此分开4μm的距离。提供Ta层403的形状、厚度、宽度和距离作为一个示例。
参照图24A中的(C)，在第一GaN层402和Ta层403上形成第二GaN层404的一部分。第一GaN层402和第二GaN层404可以包含不同的半导体材料，例如，AlGaN、InGaN或AlInGaN。为了形成所述第二GaN层404，将在图24A中的(B)中的第一GaN层402上形成有Ta层403的半导体基底400放置在MOCVD设备(未示出)中，并且在以0.4mol/min的流量向MOCVD设备供应NH3气体的同时以500托的压强在1000℃将半导体基底400保持在MOCVD设备中20分钟。图26中的(A)是具有通过该工艺形成的第二GaN层404的所述部分的半导体基底400的表面的SEM显微照片。图26中的(B)是该半导体基底的侧面剖面的SEM显微照片。在本示例性实施例中，半导体基底400具有不规则的表面。在该工艺中，虽然没有供应TMG作为原料而是供应了NH3气体，但是第二GaN层如图26中的(B)所示地生长。这种现象背后的原因在于：在MOCVD设备中，第一GaN层402中的Ga与NH3气体在1000℃或大于1000℃时反应形成GaN，从而能够使第二GaN层404生长。此外，TaN在900℃或大于900℃时变得不稳定，并且孔根据不稳定的程度变深而形成腔402a。这里，虽然第一GaN层402中的N形成TaN，但是Ga保留在第一GaN层402中。由于第一GaN层402中保留的Ga与在气相沉积期间沉积的Ga相同，所以第一GaN层402中保留的Ga用作原料。此外，当形成第二GaN层404的所述部分时，如第一示例性实施例中所示，TMG可以代替NH3气体用作原料。例如，可以在MOCVD设备中以20μmol/min的流量供应TMG的同时，在1045℃的加热温度下通过晶体生长来形成第二GaN层404的所述部分。
接着，参照图24A中的(D)，从MOCVD设备移除在图24A中的(C)中具有不规则的表面并且其上形成有第二GaN层404的所述部分的半导体基底400，然后通过超声清洗器(未示出)在45kHz使用纯水清洗半导体基底400的表面15分钟。通过该超声清洗来去除Ta层403。图27中的(A)是去除了Ta层403的半导体基底400的表面的光学显微照片。如图27中的(A)所示，当去除Ta层403时，蓝宝石基底401和第一GaN层402保留在半导体基底400的表面上。在本示例性实施例中，在去除Ta层403之后，孔404a变成空的，从而能够在半导体基底的表面上看到第一GaN层402并且使半导体基底400的表面更加不规则。此外，因去除Ta层403而变空的孔(在图27中的(A)中用D表示)具有4μm的宽度。在本示例性实施例中，利用纯水通过超声清洗来清洗半导体基底400。也可以利用能够溶解Ta层403却不能够溶解第一GaN层402和第二GaN层404的溶液通过超声清洗来清洗半导体基底400。所述溶液可以是水、水和盐酸、水和硫酸、水和乙酸、水和氢氟酸、水和氢氧化钠、水和氢氧化钾(这里，水的量在0～90％的范围内)等。
接着，参照图24A中的(E)，利用MOCVD设备在具有不规则表面的半导体基底400的第一GaN层402上形成另外的第二GaN层404。通过在MOCVD设备中以160μmol/min的流量供应TMG的同时在MOCVD设备中在500托的压强下在1040℃加热1小时，将该另外的第二GaN层404形成为4.5μm的厚度。图26中的(B)示出了具有通过该工艺形成的另外的第二GaN层404的半导体基底的侧部剖面。如图26中的(B)所示，在第一GaN层402的位于被去除的Ta层403下方的部分形成了腔，并且第二GaN层404的表面变得平坦。此外，在该工艺中，由于预先去除了Ta层，所以在半导体基底上没有沉淀如第一示例性实施例中所描述的颗粒材料。
此外，在图24A中的(C)中，由于在第一GaN层402上形成了第二GaN层404的所述部分，所以这部分第二GaN层404没有缺陷。因此，在这部分第二GaN层与在图24A中的(E)中的形成在其上的另外的第二GaN层404之间没有形成层间边界。此外，在图24A中的(C)中形成的这部分第二GaN层404可以定义为第二GaN层，在图24A中的(E)中形成的另外的第二GaN层可以定义为第三GaN层405。图24B示出了该示例。在图24B中，在(A)至(E)中示出的各道工艺与图24A中的各道工艺相同，在此将省略对其的描述。图24B中的(E)示出了与图24A中的(E)中示出的第二GaN层不同的第二GaN层的结构。在图24B中的(E)中，在图24B中的(C)的工艺中形成的GaN层示出为第二GaN层404，在图24B中的(E)的工艺中形成的GaN层示出为第三GaN层405(第三半导体层)。在图24B中的(E)中，第二GaN层404与第三GaN层405之间的边界由虚线表示。这样，在清洗工艺前后在第一GaN层402上形成的GaN层通过大致相同的晶体生长方法形成，并且具有相同的结构。然而，由于这些GaN层利用不同的工艺生长，所以在清洗工艺前在第一GaN层402上形成的GaN层可以称作第二GaN层404，在清洗工艺后在第一GaN层402上形成的GaN层可以称作第三GaN层405。
此外，在第二GaN层404(或第三GaN层405)的形成过程中，在去除Ta层403之后形成的孔404a的宽度和MOCVD设备的内压影响腔在第一GaN层402中的形成。将在下文参照图28和图29对此进行描述。在图28和图29中，孔404a的宽度由第一GaN层402之间的距离“d”来表示。图28中的(A)是示出了距离“d”相对小的GaN层的生长状态的剖视图，图28中的(B)是示出了距离“d”相对大的GaN层的生长状态的剖视图。图29中的(A)是示出了当第一GaN层402彼此分开相对小的距离“d”并且MOCVD设备的内压“P”相对低时的处于气相的TMG密度和GaN层的生长状态的剖视图。图29中的(B)是示出了当第一GaN层402彼此分开相对大的距离“d”并且MOCVD设备的内压“P”相对高时的处于气相的TMG密度和GaN层的生长状态的剖视图。图29中的(C)是示出了当第一GaN层402彼此分开相对小的距离“d”并且MOCVD设备的内压“P”相对高时的处于气相的TMG密度和GaN层的生长状态的剖视图。图29中的(D)是示出了当第一GaN层402彼此分开相对大的距离“d”并且MOCVD设备的内压“P”相对低时的处于气相的TMG密度和GaN层的生长状态的剖视图。
首先，将描述图28中的(A)和(B)。在图28中的(A)和(B)中，当第一GaN层402具有4μm的厚度时，图28中的(A)中的第一GaN层之间的距离“d”小于4μm(d＜4μm)，图28中的(B)中的第一GaN层之间的距离“d”大于10μm(d＞10μm)。第一GaN层402之间的这种距离取决于Ta层403的宽度。例如，当在形成Ta层403的工艺中将Ta层403的宽度设定为4μm时，由于在通过超声清洗去除Ta层403之后形成在第一GaN层402中的孔404a，使得第一GaN层402之间的距离变得小于4μm，如图28中的(A)所示。此外，例如，当在形成Ta层403的工艺中将Ta层403的宽度设定为10μm时，由于在通过超声清洗去除Ta层403之后形成在第一GaN层402中的孔404a，使得第一GaN层402之间的距离变得大于10μm，如图28中的(B)所示。
此外，在形成图24A中的(E)(或图24B中的(E))中的第二GaN层(或第三GaN层405)的工艺中，由于MOCVD设备的内压和第一GaN层402之间的距离“d”，使得图28中的(A)中示出的重新生长的GaN层的生长过程不同于图28中的(B)中示出的重新生长的GaN层的生长过程。在图28中的(A)和(B)中示出的重新生长的GaN层的两个生长过程工艺中，当将MOCVD设备的内压设定为500托时，GaN层没有接合到图28中的(A)的蓝宝石基底，但是接合到图28中的(B)的蓝宝石基底。另一方面，当将MOCVD设备的内压设定为低于500托的压强(例如，10托～100托)时，在图28中(A)和(B)的两种情况下，GaN层都没有接合到蓝宝石基底。换言之，当将MOCVD设备设定为具有相对低的内压时，即使在第一GaN层之间的距离相对大的情况下，GaN层也不接合到蓝宝石基底。此外，当将MOCVD设备设定为具有相对高的内压时，即使在第一GaN层之间的距离相对小的情况下，GaN层也接合到蓝宝石基底。
接着，将参照图29来描述重新生长的GaN层的生长状态与MOCVD设备的内压和第一GaN层之间的距离“d”之间的关系。在图29中的(A)至(D)中，术语“处于气相的TMG密度”是指处于气相的TMG的密度(m-3)，其中，所述TMG是为使重新生长的GaN层生长而供应的。“处于气相的TMG密度”根据MOCVD设备的内压而改变。当在MOCVD设备中将压强设定为相对低的压强(例如，10托～100托)时，处于气相的TMG密度(m-3)减小而使TMG的平均自由工艺(mean free processs)和TMG在GaN层中的迁移长度(扩散长度)增大，从而延迟了GaN层的生长。另一方面，当在MOCVD设备中将压强设定为相对高的压强(例如，200托～760托)时，处于气相的TMG密度(m-3)增大而使TMG的平均自由工艺和TMG在GaN层中的迁移长度(扩散长度)减小，从而促进了GaN层的生长。因此，当第一GaN层彼此分开恒定的间隔“d”时，通过将MOCVD设备的内压设定到相对低的值，使接合到蓝宝石基底的GaN的量进一步减少。另一方面，当使用硅基底代替蓝宝石基底并且TMG的供应量恒定时，接合到硅基底的GaN的量不变，并且不依赖于MOCVD设备的内压。该结果与GaN层和基底的晶格常数有关。此外，图29中的(A)和(B)中示出的箭头指GaN层的生长方向，并且示出了重新生长的GaN层相对于第一GaN层402的表面(顶表面和倾斜表面)垂直生长。
在图29中的(A)中，将第一GaN层402之间的距离“d”设定为相对小的值(d＜4μm)，并且将MOCVD设备的内压“P”设定为相对低的值，例如为10托～100托。在这种情况下，处于气相的TMG密度(m-3)减小而增加了TMG在GaN层中的迁移长度(扩散长度)，从而延迟了GaN层的生长。结果，GaN层不接合到图29中的(A)中示出的蓝宝石基底。在图29中的(B)中，将第一GaN层402之间的距离“d”设定为相对大的值(d＞10μm)，并且将MOCVD设备的内压“P”设定为相对高的值，例如为200托～600托。在本示例性实施例中，处于气相的TMG密度(m-3)增大而缩短了TMG在GaN层中的迁移长度(扩散长度)，从而促进了GaN层的生长。结果，GaN层接合到图29中的(B)中示出的蓝宝石基底。
在图29中的(A)的条件(即，第一GaN层之间的相对小的距离“d”和MOCVD设备的相对低的内压“P”)下，由于会难以将GaN接合到蓝宝石基底，所以去除Ta层403之后形成的孔404a没有通过重新生长的GaN层的生长而填充重新生长的GaN层，从而保留了形成在第一GaN层402中的腔402a。此外，在图29中的(B)的条件(即，第一GaN层之间的相对大的距离“d”和MOCVD设备的相对高的内压“P”)下，由于GaN可以容易地接合到蓝宝石基底，所以去除Ta层403之后形成的孔404a通过重新生长的GaN层的生长而填充有重新生长的GaN层，从而没有保留形成在第一GaN层402中的腔402a。
在图29中的(C)中，将第一GaN层402之间的距离“d”设定为相对小的值(d＜4μm)，并且将MOCVD设备的内压“P”设定为相对高的值，例如为200托～600托。在这种情况下，处于气相的TMG密度(m-3)增大而缩短了TMG在GaN层中的迁移长度(扩散长度)，从而促进了GaN层的生长。结果，GaN层接合到图29中的(C)中示出的蓝宝石基底。在本示例性实施例中，接合到蓝宝石基底的GaN的量少于图29中的(B)中示出的接合到蓝宝石基底的GaN的量。即，当MOCVD设备的内压被设定得相对高时，第一GaN层402之间的相对小的距离“d”使GaN难以接合到蓝宝石基底。在图29中的(D)中，将第一GaN层402之间的距离“d”设定为相对大的值(d＞10μm)，并且将MOCVD设备的内压“P”设定为相对低的值，例如为10托～100托。在本示例性实施例中，处于气相的TMG密度(m-3)减少而增加了TMG在GaN层中的迁移长度(扩散长度)，从而延迟了GaN层的生长。结果，GaN层不接合到图29中的(D)中示出的蓝宝石基底。
在图29中的(C)的条件(即，第一GaN层之间的相对小的距离“d”和MOCVD设备的相对高的内压“P”)下，由于GaN会容易接合到蓝宝石基底，所以去除Ta层403之后形成的孔404a通过重新生长的GaN层的生长而填充有重新生长的GaN层。然而，由于接合到蓝宝石基底的GaN的量少于在第一GaN层之间的相对大的距离“d”的情况下接合到蓝宝石基底的GaN的量，所以形成在第一GaN层402中的腔402a没有被GaN完全填充。此外，在图29中的(D)的条件(即，第一GaN层之间的相对大的距离“d”和MOCVD设备的相对低的内压“P”)下，由于会难以将GaN接合到蓝宝石基底，所以去除Ta层403之后形成的孔404a没有通过重新生长的GaN层的生长而填充重新生长的GaN层，从而保留了形成在第一GaN层402中的腔402a。
这样，确定的是，根据GaN的生长条件，即，根据MOCVD设备的内压和第一GaN层402之间的距离“d”，腔402a可以保留在第一GaN层403中或在第一GaN层403中不保留腔402a，如图29中的(A)至(D)所示。因此，通过调整第二GaN层404(或第三GaN层405)的生长条件来设定第一GaN层402之间的合适距离“d”和MOCVD设备的合适内压，能够使腔402a保留在第一GaN层402中。
接着，参照图25A中的(A)，分离蓝宝石基底401。然后，参照图25A中的(B)，可以通过对去除了蓝宝石基底的第一GaN层402进行抛光来获得GaN基底400。通过将诸如Si或SiC的硅基基底附于GaN基底400的上侧并且使GaN基底400的下表面平坦化，GaN基底400可以用作用于制造器件的半导体基底。此外，当分离蓝宝石基底401时，可以利用形成在第一GaN层402中的腔402a。可以通过例如激光剥离或抛光工艺来执行蓝宝石基底401的分离。应当理解的是，分离蓝宝石基底401的方法不限于该实施例中的具体方法。此外，在图25B中，(A)示出了从图24B中的(E)示出的半导体基底400分离蓝宝石基底401的工艺，(B)示出了对与蓝宝石基底分离的第一GaN层402进行抛光的工艺。在图25B中的(A)和(B)中，第二GaN层404和第三GaN层405之间的边界用虚线示出。
这样，在第三示例性实施例中，当形成第二GaN层404(或第三GaN层405)时，在通过向MOCVD设备供应NH3气体将MOCVD设备的内压调整成恒定的同时，首先通过使半导体基底400退火来形成第二GaN层404的一部分(或者第二GaN层404)。然后，从MOCVD设备移除半导体基底400以通过超声清洗来去除Ta层403，然后将半导体基底400返回到MOCVD设备。然后，在通过向MOCVD设备内的半导体基底供应TMG来调整MOCVD设备的内压的同时，形成另外的第二GaN层(或第三GaN层405)，从而能够利用通过去除Ta层403形成的孔在第一GaN层402中形成腔402a。因此，当在第三示例性实施例中形成第二GaN层404(或第三GaN层405)时，能够利用在通过超声清洗去除Ta层之后形成的孔在第一GaN层402中形成腔402a。换言之，如上所述，可以通过形成允许在第一GaN层402上的部分处形成孔的金属材料层而在第一GaN层402中形成腔402a。此外，在第三示例性实施例的半导体基底400中，由于在形成第二GaN层404之前通过超声清洗来去除Ta层403，所以能够形成具有平坦表面的第二GaN层404而无需在第二GaN层404的表面上形成颗粒材料。
此外，提供第三示例性实施例的MOCVD条件作为示例，并因此可以将第三示例性实施例的MOCVD条件设定为允许第二GaN层404(或第三GaN层405)和腔402a同时形成。这里，由于腔402a的形成取决于在第二GaN层404(或第三GaN层405)的生长过程中Ta层403的宽度和MOCVD设备的内压，所以在第三示例性实施例中调整Ta层403的宽度和MOCVD设备的内压。
此外，在第三示例性实施例中，Ta层403的形状不限于上述的条纹形状，并且可以根据将要形成在半导体基底400上的器件结构而改变。下面将描述利用半导体基底400形成的器件的示例。
此外，可以通过分离GaN基底将第三示例性实施例的半导体基底400重新用作形成具有上述腔的GaN层的基底401，可以通过RIE等使其上形成有新的GaN基底的蓝宝石基底401的表面平坦化。因此，可以进一步降低GaN基底的制造成本。
在第四示例性实施例中，将参照图11来描述在第一示例性实施例的半导体基底100、第二示例性实施例的半导体基底300或者第三示例性实施例的半导体基底400上形成的发光二极管(LED)阵列。
图11是根据第四示例性实施例的LED阵列的剖视图。在图11中，应用半导体基底100。
参照图11，使LED 200在半导体基底100上彼此分离。每个LED 200包括由第一化合物半导体层组成的下半导体层201、活性层202及由第二化合物半导体层组成的上半导体层203。下半导体层201和上半导体层203可以包括与第一GaN层102和第二GaN层104的类型(class)相同的类型。活性层202可以具有包括势垒层的单量子阱结构或多量子阱结构，并且可以由根据期望的发光场选择的材料和组分形成。例如，活性层202可以由氮化镓基化合物半导体形成。上半导体层201和下半导体层203可以是带隙比活性层202的带隙大的氮化镓基化合物半导体。
在本示例性实施例中，在第二GaN层104上形成半导体基底100上的下半导体层201。因此，能够通过利用半导体基底100制造LED 200来降低制造成本。
上半导体层203位于下半导体层201的一部分上方，活性层202置于上半导体层203和下半导体层201之间。此外，可以在上半导体层203上形成上电极层204。上电极层204可以是由例如氧化铟锡(ITO)、Ni/Au等形成的透明电极层。
此外，在上电极层204上形成上电极焊盘205，在下半导体层201的暴露区域上形成下电极207。
在以这种方式在单个半导体基底100上形成多个LED 200之后，通过切割半导体基底100的位于LED 200之间的部分将多个LED 200分为单个的LED 200。在该实施例的LED中，横向排列上电极焊盘205和下电极焊盘207，但是可以将LED制造成具有竖直排列的电极焊盘。换言之，可以通过利用半导体基底100的腔102a分离蓝宝石基底101、通过RIE等使第一GaN层102的分离表面平坦化，并且形成上电极焊盘205和下电极焊盘207来制造垂直型LED。
这样，通过利用半导体基底100或300来制造LED 200，能够降低LED的制造成本。此外，当在第二GaN层104上形成LED 200时，通过形成化合物半导体使得第二GaN层104和下半导体层201具有互不相同的折射系数，能够构建具有改进的发光效率和高亮度的LED阵列。此外，当利用与蓝宝石基底101分离的GaN基底100或300形成激光二极管时，由于在表现出比蓝宝石基底101的导热性好的导热性的GaN层104上形成激光二极管，所以能够一起实现散热性能的改进和激光二极管的长寿命。
在第四示例性实施例中，在半导体基底100或300的第二GaN层上形成LED 200。可选择地，可以利用与蓝宝石基底101分离的GaN基底以相同的方式形成LED 200。此外，可以通过将诸如Si或SiC的硅基基底作为指示材料(indication material)附于与蓝宝石基底101分离的GaN基底的分离表面，并且通过RIE等抛光GaN基底的分离表面来形成诸如FET等的半导体器件。在这种情况下，可以制造出高电流器件。
因此，半导体基底100或300用来制造诸如LED或激光二极管的半导体器件，从而便于以低成本制造高性能半导体器件而无需利用昂贵的GaN基底。
此外，在第一示例性实施例、第二示例性实施例和第三示例性实施例中，Ta层、Ti层和Cr层形成为金属材料层。然而，也可以使用任何金属合金、金属和半导体的合金或者能够对第一GaN层提供蚀刻现象的任何金属材料，例如在Hasegawa和Haino中所讨论的。
如从上面的描述所清楚的是，根据示例性实施例，能够提供以低成本在非均匀基底上制造平坦且易于分离的GaN基底的方法。也能够实现利用GaN基底制造的诸如LED或激光二极管的半导体器件的性能改进和长工作寿命。
对于本领域技术人员而言将清楚的是，可以在不脱离本发明的精神或范围的情况下，可以在本发明中做出各种修改和变型。因此，本发明意在覆盖本发明的修改和变型，只要它们落入权利要求及其等同物的范围内。

Claims (33)

1.一种半导体基底，所述半导体基底包括：
基底；
第一半导体层，布置在基底上；
金属材料层，布置在第一半导体层上，其中，金属材料层包括彼此分隔开恒定距离的多个条纹形状的部分，条纹形状的部分包括恒定的宽度，并且形成在条纹形状的部分中的多个孔穿透金属材料层；
第二半导体层，布置在第一半导体层和金属材料层上；
腔，形成在第一半导体层的位于金属材料层下方的部分处。
2.如权利要求1所述的半导体基底，其中，金属材料层包括熔点比形成第二半导体层的加热温度高的金属材料。
3.如权利要求1所述的半导体基底，其中，金属材料层包括氧化物膜。
4.如权利要求1所述的半导体基底，其中，金属材料层包括至少5nm厚的钽层。
5.如权利要求1所述的半导体基底，其中，金属材料层包括至少50nm厚的钛层。
6.如权利要求1所述的半导体基底，其中，金属材料层包括至少23nm厚的铬层。
7.如权利要求1所述的半导体基底，其中，基底包括蓝宝石基底或硅基底。
8.如权利要求1所述的半导体基底，其中，第一半导体层包括氮。
9.一种制造半导体基底的方法，所述方法包括以下步骤：
在基底上形成第一半导体层；
在第一半导体层上形成金属材料层，其中，金属材料层包括彼此分隔开恒定距离的多个条纹形状的部分，条纹形状的部分包括恒定的宽度，并且形成在条纹形状的部分中的多个孔穿透金属材料层；
在第一半导体层和金属材料层上形成第二半导体层；
在第一半导体层的位于金属材料层下方的部分中形成腔。
10.如权利要求9所述的方法，其中，第二半导体层是金属材料层的条纹形状部分的宽度的至少0.5倍厚。
11.如权利要求9所述的方法，其中，金属材料层包括氧化物膜，氧化物膜形成用于第一半导体层的掩模。
12.如权利要求9所述的方法，其中，通过金属有机化学气相沉积来形成第二半导体层，第一半导体层的其上没有形成金属材料层的部分朝着第二半导体层生长。
13.如权利要求12所述的方法，其中，第一半导体层和第二半导体层包括相同的半导体材料，金属材料层包括熔点比形成第二半导体层的加热温度高的金属材料。
14.如权利要求13所述的方法，其中，金属材料层包括多个孔和形成用于第一半导体层的掩模的氧化物膜，所述多个孔连接到第一半导体层和第二半导体层，
其中，利用金属有机化学气相沉积技术形成第二半导体层，
其中，第一半导体层的位于金属材料层下方的部分与金属材料层和氧反应，第一半导体层的所述部分从所述多个孔蒸发而形成腔。
15.如权利要求14所述的方法，其中，金属材料层包括至少5nm厚的钽层。
16.如权利要求9所述的方法，其中，金属材料层包括Ti且至少为50nm厚。
17.如权利要求9所述的方法，其中，金属材料层包括Cr且至少为23nm厚。
18.如权利要求9所述的方法，其中，第一半导体层包括氮。
19.如权利要求9所述的方法，其中，基底包括蓝宝石基底或硅基基底。
20.如权利要求9所述的方法，其中，通过利用形成在第一半导体层中的腔使基底与第一半导体层和第二半导体层分离来形成半导体基底。
21.如权利要求20所述的方法，其中，使用激光剥离工艺来分离基底。
22.如权利要求20所述的方法，其中，使用抛光工艺来分离基底。
23.一种制造半导体基底的方法，所述方法包括以下步骤：
在基底上形成第一半导体层；
在第一半导体层上形成金属材料层，其中，金属材料层包括彼此分隔开恒定距离的多个条纹形状的部分，条纹形状的部分包括恒定的宽度，并且形成在条纹形状的部分中的多个孔穿透金属材料层；
在第一半导体层和金属材料层上形成第二半导体层的第一部分；
通过将基底浸在溶液中去除位于第二半导体层的第一部分下方的金属材料层，以形成具有恒定宽度的孔；
在第二半导体层的第一部分上形成第二半导体层的第二部分；
通过利用所述具有恒定宽度的孔在第一半导体层的位于去除了金属材料层下方的部分中形成腔。
24.如权利要求23所述的方法，所述方法还包括：
在第二半导体层上形成第三半导体层。
25.如权利要求23所述的方法，其中，通过对基底的其上形成有第二半导体层的部分进行超声清洗来去除金属材料层。
26.如权利要求24所述的方法，其中，通过对基底的其上形成有第二半导体层的部分进行超声清洗来去除金属材料层。
27.如权利要求23所述的方法，其中，所述溶液溶解金属材料层而不溶解第一半导体层或第二半导体层。
28.如权利要求23所述的方法，其中，所述溶液是从水、水和盐酸、水和硫酸、水和乙酸、水和氢氟酸、水和氢氧化钠以及水和氢氧化钾中选择的一种。
29.如权利要求23所述的方法，其中，通过利用水对基底的其上形成有第二半导体层的部分进行超声清洗来去除金属材料层。
30.如权利要求24所述的方法，其中，通过利用水对基底的其上形成有第二半导体层的部分进行超声清洗来去除金属材料层。
31.如权利要求23所述的方法，其中，通过利用形成在第一半导体层中的腔使基底与第一半导体层和第二半导体层分离来形成半导体基底。
32.一种通过权利要求23所述的方法制造的半导体基底，所述半导体基底包括：
基底；
第一半导体层，布置在基底上；
第二半导体层，布置在第一半导体层上；
腔，形成在第一半导体层中。
33.如权利要求32所述的半导体基底，所述半导体基底还包括：
第三半导体层，布置在第二半导体层上。
CN201080026251.7A 2009-06-10 2010-06-10 半导体基底、半导体装置及其制造方法 Expired - Fee Related CN102804414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310063858.8A CN103187493B (zh) 2009-06-10 2010-06-10 制造发光二极管的方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009139212 2009-06-10
JP2009-139212 2009-06-10
JP2009-166682 2009-07-15
JP2009166682 2009-07-15
JP2009194334 2009-08-25
JP2009-194334 2009-08-25
PCT/KR2010/003724 WO2010143895A2 (en) 2009-06-10 2010-06-10 Semiconductor substrate, semiconductor device, and manufacturing methods thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310063858.8A Division CN103187493B (zh) 2009-06-10 2010-06-10 制造发光二极管的方法

Publications (2)

Publication Number Publication Date
CN102804414A CN102804414A (zh) 2012-11-28
CN102804414B true CN102804414B (zh) 2015-07-08

Family

ID=43305702

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310063858.8A Active CN103187493B (zh) 2009-06-10 2010-06-10 制造发光二极管的方法
CN201080026251.7A Expired - Fee Related CN102804414B (zh) 2009-06-10 2010-06-10 半导体基底、半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310063858.8A Active CN103187493B (zh) 2009-06-10 2010-06-10 制造发光二极管的方法

Country Status (5)

Country Link
US (4) US8860183B2 (zh)
EP (2) EP2709173A1 (zh)
JP (2) JP5606885B2 (zh)
CN (2) CN103187493B (zh)
WO (1) WO2010143895A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795313A (zh) * 2009-08-26 2015-07-22 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5875249B2 (ja) * 2011-04-28 2016-03-02 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、半導体装置及びその製造方法
KR101259999B1 (ko) 2011-04-28 2013-05-06 서울옵토디바이스주식회사 반도체 기판 및 그 제조방법
KR101253198B1 (ko) * 2011-07-05 2013-04-10 엘지전자 주식회사 무분극 이종 기판, 이를 이용한 질화물계 발광 소자 및 그 제조방법
CN103811592A (zh) * 2012-11-12 2014-05-21 展晶科技(深圳)有限公司 发光二极管制造方法
WO2014142892A1 (en) * 2013-03-14 2014-09-18 King Abdullah University Of Science And Technology Defect free single crystal thin layer
KR102188494B1 (ko) 2014-07-21 2020-12-09 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
US10763188B2 (en) * 2015-12-23 2020-09-01 Intel Corporation Integrated heat spreader having electromagnetically-formed features
JP6594804B2 (ja) 2016-03-11 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441982A (zh) * 2000-06-19 2003-09-10 日亚化学工业株式会社 氮化物半导体基板及制法和使用该基板的氮化物半导体装置

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6024884A (en) * 1998-03-12 2000-02-15 Storage Technology Corporation Method for creating microstructures
AU4708399A (en) 1998-06-23 2000-01-10 Trustees Of Boston University Crystallographic wet chemical etching of iii-nitride material
KR100677683B1 (ko) 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3823775B2 (ja) * 2001-08-07 2006-09-20 日亜化学工業株式会社 窒化物半導体基板の製造方法
EP1291904A3 (en) * 2001-09-10 2009-10-07 FUJIFILM Corporation GaN substrate formed over GaN layer having discretely formed minute holes produced by selective growth
JP2004026624A (ja) 2001-09-10 2004-01-29 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
EP1814166A1 (en) * 2002-05-15 2007-08-01 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and production method therefor
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP2004266624A (ja) 2003-03-03 2004-09-24 Unicom Tsushin Kk 帯域阻止フィルタ
JP3821232B2 (ja) * 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2005057220A (ja) 2003-08-07 2005-03-03 Sony Corp 半導体光素子及びその製造方法
JP4427993B2 (ja) 2003-08-12 2010-03-10 ソニー株式会社 半導体発光素子の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2005085851A (ja) 2003-09-05 2005-03-31 Hitachi Cable Ltd 窒化物系化合物半導体発光素子の製造方法
KR100744933B1 (ko) 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
JP2005232559A (ja) * 2004-02-23 2005-09-02 Meltex Inc チタン剥離液
JP4581490B2 (ja) * 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
US7560294B2 (en) * 2004-06-07 2009-07-14 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
KR100682879B1 (ko) 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US20060151801A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Light emitting diode with thermo-electric cooler
KR100926094B1 (ko) * 2005-03-09 2009-11-11 쇼와 덴코 가부시키가이샤 질화물 반도체 발광 소자 및 그 제조 방법
CN100547734C (zh) 2005-05-19 2009-10-07 住友化学株式会社 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US20100015739A1 (en) * 2005-06-25 2010-01-21 Epiplus Co., Ltd. Semiconductor light emitting device having improved luminance and manufacturing method thereof
KR101132910B1 (ko) 2005-07-05 2012-04-04 엘지이노텍 주식회사 발광 다이오드 제조방법
KR20070009854A (ko) 2005-07-14 2007-01-19 에피밸리 주식회사 화합물 반도체 발광소자
DE102005052358A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052357A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
US20090053845A1 (en) 2005-11-14 2009-02-26 Palo Alto Research Center Incorporated Method For Controlling The Structure And Surface Qualities Of A Thin Film And Product Produced Thereby
JP4879614B2 (ja) 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
JP4862442B2 (ja) * 2006-03-15 2012-01-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
KR100794121B1 (ko) 2006-04-10 2008-01-10 광주과학기술원 발광 다이오드
US7470599B2 (en) * 2006-04-14 2008-12-30 Applied Materials, Inc. Dual-side epitaxy processes for production of nitride semiconductor structures
US7364991B2 (en) * 2006-04-27 2008-04-29 Applied Materials, Inc. Buffer-layer treatment of MOCVD-grown nitride structures
DE102006043400A1 (de) 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US7818567B2 (en) 2006-09-27 2010-10-19 Lenovo (Singapore) Pte. Ltd. Method for protecting security accounts manager (SAM) files within windows operating systems
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
US7425278B2 (en) * 2006-11-28 2008-09-16 International Business Machines Corporation Process of etching a titanium/tungsten surface and etchant used therein
WO2008091910A2 (en) 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP4892445B2 (ja) * 2007-10-01 2012-03-07 昭和電工株式会社 半導体発光素子および半導体発光素子の製造方法
TWI368293B (en) 2007-11-21 2012-07-11 Nanya Technology Corp Method for fabricating a deep trench in a substrate
CN101874286B (zh) * 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法
CN101477943B (zh) 2008-01-04 2013-02-13 晶元光电股份有限公司 分离两种材料系统的方法
US7803714B2 (en) 2008-03-31 2010-09-28 Freescale Semiconductor, Inc. Semiconductor through silicon vias of variable size and method of formation
TWI407491B (zh) 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
JP5132524B2 (ja) 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
TWI377685B (en) * 2008-12-08 2012-11-21 Pvnext Corp Photovoltaic cell structure and manufacturing method thereof
JP5199057B2 (ja) * 2008-12-24 2013-05-15 スタンレー電気株式会社 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
WO2010143778A1 (ko) * 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
JP5647497B2 (ja) 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
CN102640307B (zh) * 2009-08-26 2015-04-01 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1441982A (zh) * 2000-06-19 2003-09-10 日亚化学工业株式会社 氮化物半导体基板及制法和使用该基板的氮化物半导体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795313A (zh) * 2009-08-26 2015-07-22 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法

Also Published As

Publication number Publication date
EP2709173A1 (en) 2014-03-19
EP2441097A4 (en) 2014-03-05
CN103187493A (zh) 2013-07-03
JP5706919B2 (ja) 2015-04-22
US10128403B2 (en) 2018-11-13
US9773940B2 (en) 2017-09-26
US8860183B2 (en) 2014-10-14
US20100314717A1 (en) 2010-12-16
US20150037963A1 (en) 2015-02-05
JP5606885B2 (ja) 2014-10-15
WO2010143895A2 (en) 2010-12-16
CN102804414A (zh) 2012-11-28
JP2011082547A (ja) 2011-04-21
CN103187493B (zh) 2015-09-30
US20170338370A1 (en) 2017-11-23
WO2010143895A3 (en) 2011-03-24
US9425347B2 (en) 2016-08-23
US20160329460A1 (en) 2016-11-10
EP2441097A2 (en) 2012-04-18
JP2013140994A (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
CN102804414B (zh) 半导体基底、半导体装置及其制造方法
US6627552B1 (en) Method for preparing epitaxial-substrate and method for manufacturing semiconductor device employing the same
US8026119B2 (en) Method of fabricating semiconductor substrate and method of fabricating light emitting device
JP2002299685A (ja) Ｉｉｉ族窒化物デバイスのための窒化ガリウムインジウム平滑構造
JP2002314129A (ja) Ｉｉｉ族窒化物デバイスのための窒化ガリウムインジウム平滑構造
US9202685B2 (en) Method of manufacturing a compound semiconductor substrate in a flattened growth substrate
WO2007011193A1 (en) Method for manufacturing compliant substrate, compliant substrate manufactured thereby, gallium nitride based compound semiconductor device having the compliant substrate and manufacturing method thereof
CN102754225B (zh) 半导体基底、半导体装置及其制造方法
KR20100132910A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
JP2008222478A (ja) 配向層の形成方法、結晶製造方法、基板、半導体素子、およびｉｉｉ族窒化物半導体の製造方法
KR20120057600A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Gyeonggi Do, South Korea

Applicant after: SEOUL VIOSYS Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: SEOUL OPTO DEVICE Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SEOUL OPTO DEVICE CO., LTD. TO: SEOUL WEIAOSHI CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150708