JP2013140994A - 半導体基板、その製造方法、半導体デバイス及びその製造方法 - Google Patents

半導体基板、その製造方法、半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP2013140994A
JP2013140994A JP2013019926A JP2013019926A JP2013140994A JP 2013140994 A JP2013140994 A JP 2013140994A JP 2013019926 A JP2013019926 A JP 2013019926A JP 2013019926 A JP2013019926 A JP 2013019926A JP 2013140994 A JP2013140994 A JP 2013140994A
Authority
JP
Japan
Prior art keywords
layer
gan
substrate
gan layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013019926A
Other languages
English (en)
Other versions
JP5706919B2 (ja
Inventor
Shiro Sakai
士郎 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Optodevice Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Optodevice Co Ltd filed Critical Seoul Optodevice Co Ltd
Priority to JP2013019926A priority Critical patent/JP5706919B2/ja
Publication of JP2013140994A publication Critical patent/JP2013140994A/ja
Application granted granted Critical
Publication of JP5706919B2 publication Critical patent/JP5706919B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】異種材料の基板上で平坦かつ剥離が容易なＧａＮ基板を低コストで製造することを可能にする製造方法を提供するとともに、そのＧａＮ基板を用いて製造するＬＥＤやレーザダイオード等の半導体デバイスの低コスト化、性能向上や長寿命化を実現することである。
【解決手段】本発明の発光ダイオード素子の製造方法は、第１の基板の上に、少なくとも第１の半導体層を含む複数の化合物半導体層を形成し、複数の化合物半導体層の上に第２の基板を配置し、複数の化合物半導体層から第１の基板を分離し、記複数の化合物半導体層を形成することは、第１の半導体層の上にパターン層を形成し、第１の半導体層に複数の空洞を形成し、複数の空洞の体積を増加させることを含み、複数の空洞の体積を増加させることは、パターン層の上部に第２の半導体層を形成することを含む。
【選択図】図１

Description

本発明は、半導体基板、その製造方法、半導体デバイス及びその製造方法に関する。特に、基板上にＧａＮ層を形成する半導体基板、その製造方法、半導体デバイス及びその製造方法に関する。
窒化ガリウム（ＧａＮ）系半導体を用いた発光ダイオード（以下、ＬＥＤという）は、信号機や液晶パネルのバックライト等の様々な機器に利用されている。ＬＥＤの発光効率は、結晶の転位密度、欠陥に影響されることが知られている。ＧａＮ系半導体の結晶成長は、サファイア等の異種基板上で行われるが、ＧａＮ層と基板との間の格子不整合及び熱膨張係数のミスマッチが発生し、高転位密度や欠陥の増大をもたらすとされている。
そこで、ＧａＮ系半導体の結晶成長は、ＧａＮ基板等の同種材料の基板上で行うことが望ましい。一方、ＧａＮは窒素の解離率が高いこと等によりＧａＮ融液の形成が難しく、ＧａＮ基板の製造を困難にしている。また、ＧａＮ基板用に成長させたＧａＮバルク結晶をＧａＮ基板として剥離するため、機械研磨やレーザ剥離等が用いられているが、実用的なサイズのＧａＮ基板を再現良く得ることは非常に困難であった。特に、レーザ剥離は膨大な時間を要し、ＧａＮ基板のコストを上昇させる原因になっている。
また、非特許文献１では、石英基板上、Ｗ，Ｍｏ，Ｔａ，及びＮｂの高融点金属基板上、及びＳｉ基板上のそれぞれに、プラズマ分子線エピタキシ(plasma assisted molecular
beam epitaxy)を用いてＧａＮを結晶成長させる例を示している。
上述のように、ＧａＮ基板の製造は非常に困難でありコストも高いため、ＬＥＤやレーザダイオード等の半導体デバイスは、サファイア等の異種基板上でＧａＮ層を成長させて製造される場合が多い。しかし、上述の高転位密度や欠陥の増大により、ＬＥＤの発光性能の向上を妨げている。さらに、サファイア基板は、ＧａＮ基板に比べて熱伝導率が低く、デバイスの熱放熱性を低下させる。このことは、ＬＥＤやレーザダイオードを製造する場合、長寿命化を妨げる原因になる。
"Polycrystalline GaN for light emitter andfield electron emitter applications" S. Hasegawa, S.Nishida, T. Yamashita, H. Asahi, Thin Solid Films 487 (2005) 260-267 "Buried Tungsten Metal Structure Fabricatedby Epitaxial-Lateral-Overgrown GaN via Low-Pressure Metalorganic Vapor PhaseEpitaxy" M. Haino, et. Al., Jpn. J. Appl. Phys., 39(2000) L449
本発明が解決しようとする技術的課題は、異種材料の基板上で平坦かつ剥離が容易なＧａＮ基板を低コストで製造することを可能にする製造方法を提供するとともに、そのＧａＮ基板を用いて製造するＬＥＤやレーザダイオード等の半導体デバイスの性能向上や長寿命化を実現することである。
本発明の一実施形態によれば、基板と、前記基板上に形成された第１の半導体層と、前記第１の半導体層上に所定のパターン形状で形成された金属性材料層と、前記第１の半導体層上及び前記金属性材料層上に形成された第２の半導体層と、前記金属性材料層より下層部分の前記第１の半導体層に形成された空洞と、を有する半導体基板が提供される。
また、前記第１の半導体層と前記第２の半導体層は、同一又は異なる化合物半導体であってもよく、前記金属性材料層は、前記第２の半導体層を形成する際の加熱温度より高融点の金属であってもよい。
また、前記金属性材料層は、酸化領膜を有し、前記酸化膜は前記第１の半導体層に対するマスクを形成することが好ましい。
また、前記金属性材料層は、前記第１の半導体層及び前記第２の半導体層に通じる複数の孔を有してもよい。
また、前記金属性材料層は、タンタルであり、その膜厚が５ｎｍより厚く、前記第１の半導体層上に形成後、前記タンタルの表面が酸化タンタルで被われており、前記第１の半導体層と前記タンタルとの界面がタンタルと酸化タンタルで被われていてもよい。
また、前記金属性材料層は、チタンであり、その膜厚が５０ｎｍ以上であり、前記第１の半導体層に対するエッチングマスクを形成してもよい。
また、また、前記金属性材料層は、クロムであり、その膜厚が２３ｎｍ以上であり、前記第１の半導体層に対するエッチングマスクを形成してもよい。
また、本発明の一実施形態によれば、基板と、前記基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第１の半導体層に形成された空洞と、を有する半導体基板が提供される。
また、本発明の一実施形態によれば、基板と、前記基板上に形成された第１の半導体層と、前記第１の半導体層上に形成された第２の半導体層と、前記第２の半導体層上に形成された第３の半導体層と、前記第１の半導体層に形成された空洞と、を有する半導体基板が提供される。
また、前記基板は、サファイア基板又はシリコン基板等であってもよい。
また、前記第１の半導体層は、ＧａＮ又はＩｎＧａＡｌＮ等のＮを含む化合物半導体であってもよい。
また、本発明の一実施形態によれば、基板上に第１の半導体層を形成し、前記第１の半導体層上に所定のパターン形状で金属性材料層を形成し、前記第１の半導体層上及び前記金属性材料層上に第２の半導体層を形成するとともに、前記金属性材料層より下層部分の前記第１の半導体層に空洞を形成する半導体基板の製造方法が提供される。
また、前記金属性材料層は、前記第１の半導体層上に一定の間隔及び幅でストライプ状に形成し、前記第２の半導体層は、前記金属性材料層の幅の１／２倍以上の層厚に形成してもよい。
また、前記金属性材料層は、酸化膜を有し、前記酸化膜は前記第１の半導体層に対するマスクを形成することが好ましい。
また、前記金属性材料層は、前記第１の半導体層及び前記第２の半導体層に通じる複数の孔が形成される厚さに形成してもよい。
また、前記第２の半導体層は、有機金属気相成長法を用いて形成し、前記第２の半導体層を成長させるとともに、前記金属性材料層が形成されていない部分の前記第１の半導体層を上層に向かって成長させることが好ましい。
また、前記有機金属気相成長法を用いて前記第２の半導体層を成長させる際に、前記第１の半導体層の成長速度に合わせて、前記第２の半導体層を成長させるように前記有機金属気相成長法の設定条件を調整することが好ましい。
また、前記有機金属気相成長法の設定条件として、原料ガスの流量、加熱温度、成長時間の何れか一つ又は複数を調整してもよい。
また、前記第１の半導体層と前記第２の半導体層は、同一又は異なる化合物半導体材料を用いて形成し、前記金属性材料層は、前記第２の半導体層を形成する際の加熱温度より高融点の金属性材料を用いて形成することが好ましい。
また、前記金属性材料層は、酸化膜を有し、前記酸化膜は前記第１の半導体層に対するマスクを形成するとともに、前記第１の半導体層及び前記第２の半導体層に通じる複数の孔を形成し、前記第２の半導体層を前記有機金属気相成長法を用いて形成する際に、前記金属性材料層が形成された部分の下層の前記第１の半導体層を前記金属性材料層及び酸素と反応させて前記複数の孔から蒸発させて、前記空洞を形成することが好ましい。
また、前記金属性材料層は、タンタルであり、その膜厚が５ｎｍより厚く、前記第１の半導体層上に形成後、前記タンタルの表面が酸化タンタルで被われており、前記第１の半導体層と前記タンタルとの界面がタンタルと酸化タンタルで被われていてもよい。
また、前記金属性材料層は、チタンであり、その膜厚が５０ｎｍ以上であり、前記第１の半導体層に対するエッチングマスクを形成してもよい。
また、前記金属性材料層は、クロムであり、その膜厚が２３ｎｍ以上であり、前記第１の半導体層に対するエッチングマスクを形成してもよい。
また、本発明の一実施形態によれば、基板上に第１の半導体層を形成し、前記第１の半導体層上に所定のパターン形状で金属性材料層を形成し、前記第１の半導体層上及び前記金属性材料層上に第２の半導体層の一部を形成し、前記第２の半導体層の一部を形成した前記基板を溶液中で洗浄して前記金属性材料層を除去し、前記第２の半導体層の一部上に更に当該第２の半導体層を形成するとともに、前記金属性材料層より下層部分の前記第１の半導体層に空洞を形成する半導体基板の製造方法が提供される。
また、本発明の一実施形態によれば、基板上に第１の半導体層を形成し、前記第１の半導体層上に所定のパターン形状で金属性材料層を形成し、前記第１の半導体層上及び前記金属性材料層上に第２の半導体層を形成し、前記第２の半導体層の一部を形成した前記基板を溶液に浸して前記金属性材料層を除去し、前記第２の半導体層上に第３の半導体層を形成するとともに、前記金属性材料層を除去した下層部分の前記第１の半導体層に空洞を形成する半導体基板の製造方法が提供される。
また、前記第２の半導体層の一部を形成した前記基板を前記溶液を用いて超音波洗浄し
て前記金属性材料層を除去してもよい。
また、前記第２の半導体層を形成した前記基板を前記溶液を用いて超音波洗浄して前記金属性材料層を除去してもよい。
また、前記溶液は、前記金属性材料層が溶け、且つ前記第１の半導体層及び前記第２の半導体層が溶けない溶液であってもよい。
また、前記溶液は水、水および塩酸、水および硫酸、水および硝酸、水およびフッ化水素酸、水および水酸化ナトリウム、または水および水酸化カリウムであってもよい。
また、前記第２の半導体層の一部を形成した前記基板を水を用いて超音波洗浄して前記金属性材料層を除去してもよい。
また、前記第２の半導体層を形成した前記基板を水を用いて超音波洗浄して前記金属性材料層を除去してもよい。
また、前記第１の半導体層は、ＧａＮ又はＩｎＧａＡｌＮ等のＮを含む化合物半導体であってもよい。
また、前記基板は、サファイア基板又はシリコン基板等であってもよい。
また、前記第１の半導体層に形成された前記空洞を利用して前記基板を剥離して、前記第１の半導体層及び前記第２の半導体層から形成された半導体基板を製造してもよい。
また、前記基板を剥離する際に、レーザ・リフトオフ法を用いてもよい。
また、前記基板を剥離する際に、研磨法を用いてもよい。
また、本発明の一実施形態によれば、前記半導体基板上に形成される半導体デバイスであって、前記第２の半導体層上に形成された第１の化合物半導体層と、前記第１の化合物半導体層上に形成された活性層と、前記第活性層上に形成された第２の化合物半導体層と、を少なくとも有する半導体デバイスが提供される。
また、本発明の一実施形態によれば、前記半導体基板上に形成される半導体デバイスの製造方法であって、前記第２の半導体層上に第１の化合物半導体層を形成し、前記第１の化合物半導体層上に活性層を形成し、前記第活性層上に第２の化合物半導体層を形成する半導体デバイスの製造方法が提供される。
本発明によれば、異種基板上で平坦かつ剥離が容易なＧａＮ基板を低コストで製造することを可能にする製造方法を提供することができるとともに、そのＧａＮ基板を用いて製造するＬＥＤやレーザダイオード等の半導体デバイスの低コスト化、性能向上や長寿命化を実現することができる。
本発明の実施形態１に係る半導体基板の製造方法を示す図であり、（Ａ）は第１のＧａＮ層を形成する工程を示す断面図、（Ｂ）はＴａ層を形成する工程を示す断面図、（Ｃ）は第２のＧａＮ層及び空洞の形成途中を示す断面図、（Ｄ）は第２のＧａＮ層の形成が完了を示す断面図、（Ｅ）はサファイア基板を剥離した断面図、（Ｆ）は完成したＧａＮ基板の断面図である。 実施例１に係る半導体基板のＳＥＭ断面写真である。 実施例１に係るＥＤＸのスペクトル図である。 実施例１に係る（Ａ）は図２の拡大領域のＳＥＭ断面写真、（Ｂ）はＧａのＥＤＸ図、（Ｃ）はＡｌのＥＤＸ図、（Ｄ）はＯのＥＤＸ図である。 実施例１に係る（Ａ）は半導体基板のＳＥＭ断面写真、（Ｂ）は半導体基板のＳＥＭ表面写真である。 実施例１に係る半導体基板のＥＤＸ図であり、（Ａ）はＧａのＥＤＸ図、（Ｂ）はＴａのＥＤＸ図である。 比較例１に係る（Ａ）は半導体基板のＳＥＭ鳥瞰写真、（Ｂ）は半導体基板のＳＥＭ表面写真である。 比較例１に係る（Ａ）は図７（Ｂ）のＥＤＸのスペクトル図、（Ｂ）は図７（Ｂ）のＧａのＥＤＸ図、（Ｃ）は図７（Ｂ）のＮのＥＤＸ図である。 比較例１に係る（Ａ）はボイドのＳＥＭ断面写真、（Ｂ）は（Ａ）のＥＤＸのスペクトル図である。 比較例１に係る（Ａ）は図９（Ａ）のＧａのＥＤＸ図、（Ｂ）は図９（Ａ）のＮのＥＤＸ図、（Ｃ）は図９（Ａ）のＴａのＥＤＸ図である。 本発明の実施形態３に係るＬＥＤアレイの構成を示す断面図である。 実施例２に係る半導体基板のＳＥＭ断面写真である。 実施例３に係る半導体基板のＳＥＭ断面写真である。 実施例４に係る半導体基板のＳＥＭ断面写真である。 （Ａ）は厚さ５ｎｍのＴａ層がＴａ２Ｏ５に変化した例を模式的に示す図、（Ｂ）は厚さ１００ｎｍのＴａ層の表面がＴａ２Ｏ５に変化した例を模式的に示す図である。 （Ａ）は厚さ５ｎｍのＴａマスクを形成した基板のＳＥＭ表面写真であり、（Ｂ）は厚さ１０ｎｍのＴａ２Ｏ５マスクを形成した基板のＳＥＭ断面写真である。 本発明の実施形態２に係る半導体基板の製造方法を示す図であり、（Ａ）は第１のＧａＮ層を形成する工程を示す断面図、（Ｂ）はＴａ層を形成する工程を示す断面図、（Ｃ）は第２のＧａＮ層及び空洞の形成途中を示す断面図、（Ｄ）は第２のＧａＮ層の形成が完了を示す断面図、（Ｅ）はサファイア基板を剥離した断面図、（Ｆ）は完成したＧａＮ基板の断面図である。 （Ａ）は実施例５に係る半導体基板のＳＥＭ断面写真、（Ｂ）は比較例１に係る半導体基板のＳＥＭ表面写真である。 実施例６に係る（Ａ）は条件１で形成した半導体基板のＳＥＭ断面写真、（Ｂ）は条件２で形成した半導体基板のＳＥＭ表面写真である。 比較例２に係るＷ層を用いて形成した半導体基板のＳＥＭ断面写真である。 比較例２に係るＰｔ層を用いて形成した半導体基板のＳＥＭ断面写真である。 比較例２に係るＮｉ層を用いて形成した半導体基板のＳＥＭ断面写真である。 比較例２に係るＭｏ層を用いて形成した半導体基板のＳＥＭ断面写真である。 本発明の実施形態３に係る半導体基板の製造方法を示す図であり、（Ａ）は第１のＧａＮ層を形成する工程を示す断面図、（Ｂ）はＴａ層を形成する工程を示す断面図、（Ｃ）は第２のＧａＮ層及び空洞の形成途中を示す断面図、（Ｄ）は超音波洗浄によりＴａ層を除去した第２のＧａＮ層を示す断面図、（Ｅ）は第２のＧａＮ層の形成が完了を示す断面図である。 本発明の実施形態３に係る半導体基板の製造方法を示す図であり、（Ａ）は第１のＧａＮ層を形成する工程を示す断面図、（Ｂ）はＴａ層を形成する工程を示す断面図、（Ｃ）は第２のＧａＮ層及び空洞の形成途中を示す断面図、（Ｄ）は超音波洗浄によりＴａ層を除去した第２のＧａＮ層を示す断面図、（Ｅ）は第３のＧａＮ層の形成が完了を示す断面図である。 図２４Ａに続く半導体基板の製造方法を示す図であり、（Ａ）はサファイア基板を剥離した断面図、（Ｂ）は完成したＧａＮ基板の断面図である。 図２４Ｂに続く半導体基板の製造方法を示す図であり、（Ａ）はサファイア基板を剥離した断面図、（Ｂ）は完成したＧａＮ基板の断面図である。 実施形態３に係る（Ａ）は第２のＧａＮ層の一部を形成した半導体基板のＳＥＭ表面写真、（Ｂ）（Ａ）のＳＥＭ断面写真である。 実施形態３に係る（Ａ）はＴａ層が除去された半導体基板表面の光学顕微鏡写真、（Ｂ）は（Ａ）の基板に第２のＧａＮ層を形成した半導体基板のＳＥＭ断面写真である。 実施形態３に係る（Ａ）は第１のＧａＮ層の間隔が狭い場合のＧａＮ層の成長状態を模式的に示す断面図、（Ｂ）は第１のＧａＮ層の間隔が広い場合のＧａＮ層の成長状態を模式的に示す断面図である。 実施形態３に係る（Ａ）は第１のＧａＮ層の間隔が狭く、ＭＯＣＶＤ装置内の圧力が低い場合のＴＭＧの濃度とＧａＮ層の成長状態を模式的に示す断面図、（Ｂ）は第１のＧａＮ層の間隔が広く、ＭＯＣＶＤ装置内の圧力が高い場合のＴＭＧの濃度とＧａＮ層の成長状態を模式的に示す断面図、（Ｃ）は第１のＧａＮ層の間隔が狭く、ＭＯＣＶＤ装置内の圧力が高い場合のＴＭＧの濃度とＧａＮ層の成長状態を模式的に示す断面図、（Ｄ）は第１のＧａＮ層の間隔が広く、ＭＯＣＶＤ装置内の圧力が低い場合のＴＭＧの濃度とＧａＮ層の成長状態を模式的に示す断面図である。
以下、添付した図面に基づいて、本発明の実施形態について詳細に説明する。なお、以下に記載する実施形態はそれぞれ本発明の一形態に過ぎず、本発明はこれらの実施形態に限定されるわけではない。
（実施形態１）
図１は、実施形態１に係る半導体基板１００の製造方法の概略を示す図である。図１（Ａ）は第１のＧａＮ層を形成する工程を示す断面図、（Ｂ）はＴａ層を形成する工程を示す断面図、（Ｃ）は第２のＧａＮ層及び空洞の形成途中を示す断面図、（Ｄ）は完成した半導体基板の断面図、（Ｅ）はサファイア基板を剥離する工程を示す断面図、（Ｆ）は完成したＧａＮ基板の断面図である。
図１（Ａ）において、１０１はサファイア（Ａｌ２Ｏ３）基板である。まず、サファイア基板１０１上に２μｍ厚程度の第１のＧａＮ層１０２を形成する。この第１のＧａＮ層１０２の厚さは一例であり、限定するものではない。
次に、図１（Ｂ）において、第１のＧａＮ層１０２上にＥＢ（Electron Beam）蒸着及
びリフトオフを用いて５０ｎｍ厚程度のＴａ層（金属性材料層）１０３をストライプ状に５μｍ幅、５μｍ間隔で形成する。このＴａ層１０３の形状、厚さ、幅、間隔は一例であり、限定するものではない。
次に、図１（Ｃ）において、第１のＧａＮ層１０２上及びＴａ層１０３上に有機金属気相成長法（以下、ＭＯＣＶＤ法という）を用いて第２のＧａＮ層１０４を形成する。この図１（Ｃ）は、第２のＧａＮ層１０４の形成途中の状態を示している。この場合、ＧａＮ層のＮとＴａが結合してＴａＮができ、これが異物となり、よりＮが濃い気相中に上昇して行く。９００℃以上でＴａＮは不安定になり、その不安定さに伴って穴が深くなっていき、空洞１０２ａが形成される。ＧａＮのＮはＴａＮとなるが、Ｇａが残る。このＧａは
、気相成長中に堆積するＧａと同じものなので、原料として使われる。しかし、Ｔａ膜の上にＧａＮを成長させた例がある。上記非特許文献１では、Ｔａ層１０３の表面はＴａだけではなく、空気中で処理されることにより、Ｔａ２Ｏ５になっている可能性があることが判明した。
次に、図１（Ｄ）において、第２のＧａＮ層１０４の形成が終了し、半導体基板１００が完成する。ＭＯＣＶＤ法により第２のＧａＮ層１０４の形成を進めると、図中に示すように、Ｔａ層１０３の下層にある第１のＧａＮ層１０２のエッチングが進み、空洞１０２ａの形成領域もほぼサファイア基板１０１上まで拡大される。また、第２のＧａＮ層１０４の成長とともに、第１のＧａＮ層１０２の成長も進むため、図１に示すように基板表面は平坦化される。
次に、図１（Ｅ）において、サファイア基板１０１を剥離する。続いて、図１（Ｆ）において、剥離した第１のＧａＮ層１０２を研磨することにより、ＧａＮ基板１００を得ることができる。このＧａＮ基板１００の図中の上面側にＳｉやＳｉＣ等のシリコン系基板を貼り付けて下面側を平坦加工し、デバイス製造用の半導体基板としてもよい。なお、サファイア基板１０１を剥離する場合、第１のＧａＮ層１０２に形成された空洞１０２ａを利用することが可能である。サファイア基板１０１を剥離する場合、例えば、レーザ・リフトオフ法を用いてもよいし、研磨法を用いてもよい。本実施形態は、サファイア基板１０１を剥離する方法を特に限定するものではない。
以上のように、ＭＯＣＶＤ法を用いてＧａＮ層を有する半導体基板１００を形成することにより、空洞１０２ａを利用して第１のＧａＮ層１０２をサファイア基板１０１から剥離することが容易になり、剥離したＧａＮ層をＧａＮ基板として利用することが可能になる。したがって、従来のＧａＮ基板よりも低コストでＧａＮ基板を製造することが可能になる。
（実施例１）
次に、上記半導体基板１００の製造方法の具体例について、以下に説明する。本実施例１では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてトリメチルガリウム（以下、ＴＭＧという）を用い、ＴＭＧを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を５時間行った例を示す。また、本実施例１では、第１のＧａＮ層１０２上にストライプ状に厚さが５０ｎｍのＴａ層１０３を形成している。
上記条件により第２のＧａＮ層１０４の形成が終了した半導体基板１００を図２に示す。図２は、半導体基板１００の一部分のＳＥＭ断面写真である。この図から明らかなように、Ｔａ層１０３の形成領域の下層にある第１のＧａＮ層１０２には空洞１０２ａが形成されている。この空洞１０２ａを含む図中に示す拡大領域について、エネルギー分散型Ｘ線分光器（以下、ＥＤＸという）を用いて分析した結果を図３に示す。
図３のＥＤＸによるスペクトル図に示すように、第１のＧａＮ層１０２のＧａＮと、サファイア基板１０１のＡｌ及びＯが観測され、Ｔａは殆ど観測されなかった。また、図４（Ｂ）〜（Ｄ）のＥＤＸ図に示すように、第１のＧａＮ層１０２のＧａと、サファイア基板１０１のＡｌ及びＯが観測されたが、Ｔａは観測されなかった。
今回の実施例１では、第２のＧａＮ層１０４の形成過程でＴａ層１０３に孔１０３ａが形成されることを観測した。このＴａ層１０３に形成された孔１０３ａの分析結果を図５及び図６に示して更に説明する。なお、図５及び図６に示す分析結果は、上述のＭＯＣＶＤ装置を用いた第２のＧａＮ層１０４の形成過程を途中で止めて、ＥＤＸにより分析した
結果である。
図５において、（Ａ）は半導体基板１００のＳＥＭ断面写真であり、（Ｂ）は半導体基板１００のＳＥＭ表面写真である。図６において、（Ａ）は図５（Ｂ）の半導体基板１００の表面からＥＤＸ分析したＧａのＥＤＸ図であり、（Ｂ）は図５（Ｂ）の半導体基板１００の表面からＥＤＸ分析したＴａのＥＤＸ図である。
図５（Ａ）に示す半導体基板１００のＳＥＭ断面写真では、Ｔａ層１０３の下層にある第１のＧａＮ層１０２がエッチングされて空洞１０２ａが形成されたことを観測した。図（Ｂ）に示す半導体基板１００のＳＥＭ表面写真では、Ｔａ層１０３の表面に孔１０３ａが形成されたことを観測した。更に、この孔１０３ａを含むＴａ層１０３の表面をＥＤＸ法によりＧａ，Ｔａについて分析した結果を図６（Ａ）及び（Ｂ）に示す。これらのＥＤＸ図により、Ｔａ層１０３が残り、Ｔａ層１０３上にＧａ及びＧａＮが薄く成長していることが判明した。
以上のように、本実施例１に係る半導体基板１００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整して、Ｔａ層を利用して第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、本実施形態１で示した第２のＧａＮ層１０４を形成する際に、第１のＧａＮ層１０２の成長とともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２上の一部に上述のようなエッチング作用を発生させる金属性材料層を形成することにより、第１のＧａＮ層１０２内に空洞１０２ａを形成することが可能になることが判明した。
なお、本実施例１に示したＭＯＣＶＤ装置の設定条件は、一例であり、上述の第１のＧａＮ層の成長と空洞１０３ａの形成を同時に進めることが可能な条件であればよい。但し、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いため、本実施例１では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
また、本実施例１では、第２のＧａＮ層１０４の成長過程において、Ｔａ層１０３に孔１０３ａが形成される場合を示したが、例えば、Ｔａ層１０３を形成する際に、予め孔を形成したパターンマスクを用いてＴａ層１０３を形成するようにしもよい。また、Ｔａ層１０３の形状は、上述のストライプ状に限定するものではなく、その形状は半導体基板１００上に形成するデバイスの構造等に合わせて変更してもよい。半導体基板１００を利用したデバイスの例については、後述する。
また、本実施例１に示した半導体基板１００は、ＧａＮ基板を剥離した後、サファイア基板１０１のＧａＮを形成した面をＲＩＥ等により平坦にすれば、上述の空洞を有するＧａＮ層を形成する基板１０１として再利用可能である。したがって、ＧａＮ基板の製造コストを更に低減することが可能である。
（実施例２）
本実施例２では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてＴＭＧを用い、ＴＭＧを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を５時間行った例を示す。また、本実施例２では、第１のＧａＮ層１０２上にストライプ状に厚さが３０ｎｍのＴａ層１０３を形成している。
上記条件により第２のＧａＮ層１０４の形成が終了した半導体基板１００を図１２に示
す。図１２は、半導体基板１００の一部分のＳＥＭ断面写真である。この図から明らかなように、Ｔａ層１０３の形成領域の下層にある第１のＧａＮ層１０２の一部には空洞１０２ａが形成されている。また、今回の実施例２では、第２のＧａＮ層１０４の形成過程でＴａ層１０３に孔１０３ａが形成されることを観測した。
本実施例２に係る半導体基板１００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整して、Ｔａ層１０３を利用して第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、本実施例２で示した第２のＧａＮ層１０４を形成する際に、第１のＧａＮ層１０２の成長とともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２上の一部に上述のようなエッチング作用を発生させる金属性材料層を形成することにより、第１のＧａＮ層１０２内に空洞１０２ａを形成することが可能になることが判明した。
図１２に示した断面図では、Ｔａ層１０３の真下全体ではなく、各Ｔａ層１０３の左右両端部分の下層に位置する第１のＧａＮ層１０２内にエッチングによる空洞１０２ａが形成されている。これは、第１のＧａＮ層１０２内にエッチングが各Ｔａ層１０３の左右両端部分から進行することを示している。
なお、本実施例２に示したＭＯＣＶＤ装置の設定条件は、一例であり、上述の第１のＧａＮ層の成長と空洞１０２ａの形成を同時に進めることが可能な条件であればよい。但し、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いため、本実施例２では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
また、本実施例２では、第２のＧａＮ層１０４の成長過程において、Ｔａ層１０３に孔１０３ａが形成される場合を示したが、例えば、Ｔａ層１０３を形成する際に、予め孔を形成したパターンマスクを用いてＴａ層１０３を形成するようにしもよい。また、Ｔａ層１０３の形状は、上述のストライプ状に限定するものではなく、その形状は半導体基板１００上に形成するデバイスの構造等に合わせて変更してもよい。半導体基板１００を利用したデバイスの例については、後述する。
また、本実施例２に示した半導体基板１００は、ＧａＮ基板を剥離した後、サファイア基板１０１のＧａＮを形成した面をＲＩＥ等により平坦にすれば、上述の空洞を有するＧａＮ層を形成する基板１０１として再利用可能である。したがって、ＧａＮ基板の製造コストを更に低減することが可能である。
（実施例３）
本実施例３では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてＴＭＧを用い、ＴＭＧを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を５時間行った例を示す。また、本実施例３では、第１のＧａＮ層１０２上にストライプ状に厚さが５０ｎｍのＴａ層１０３を形成している。
上記条件により第２のＧａＮ層１０４の形成が終了した半導体基板１００を図１３に示す。図１３は、半導体基板１００の一部分のＳＥＭ断面写真である。この図から明らかなように、Ｔａ層１０３の形成領域の下層にある第１のＧａＮ層１０２には空洞１０２ａが形成されている。また、今回の実施例３では、第２のＧａＮ層１０４の形成過程でＴａ層１０３に孔１０３ａが形成されることを観測した。
本実施例３に係る半導体基板１００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整して、Ｔａ層１０３を利用して第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、本実施形態１で示した第２のＧａＮ層１０４を形成する際に、第１のＧａＮ層１０２の成長とともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２上の一部に上述のようなエッチング作用を発生させる金属性材料層を形成することにより、第１のＧａＮ層１０２内に空洞１０２ａを形成することが可能になることが判明した。
なお、本実施例３に示したＭＯＣＶＤ装置の設定条件は、一例であり、上述の第１のＧａＮ層の成長と空洞１０２ａの形成を同時に進めることが可能な条件であればよい。但し、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いため、本実施例３では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
また、本実施例３では、第２のＧａＮ層１０４の成長過程において、Ｔａ層１０３に孔１０３ａが形成される場合を示したが、例えば、Ｔａ層１０３を形成する際に、予め孔を形成したパターンマスクを用いてＴａ層１０３を形成するようにしもよい。また、Ｔａ層１０３の形状は、上述のストライプ状に限定するものではなく、その形状は半導体基板１００上に形成するデバイスの構造等に合わせて変更してもよい。半導体基板１００を利用したデバイスの例については、後述する。
また、本実施例３に示した半導体基板１００は、ＧａＮ基板を剥離した後、サファイア基板１０１のＧａＮを形成した面をＲＩＥ等により平坦にすれば、上述の空洞を有するＧａＮ層を形成する基板１０１として再利用可能である。したがって、ＧａＮ基板の製造コストを更に低減することが可能である。
（実施例４）
本実施例４では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてＴＭＧを用い、ＴＭＧを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を５時間行った例を示す。また、本実施例４では、第１のＧａＮ層１０２上にストライプ状に厚さが１００ｎｍのＴａ層１０３を形成している。
上記条件により第２のＧａＮ層１０４の形成が終了した半導体基板１００を図１４に示す。図１４は、半導体基板１００の一部分のＳＥＭ断面写真である。この図から明らかなように、Ｔａ層１０３の形成領域の下層にある第１のＧａＮ層１０２には空洞１０２ａが形成されている。また、今回の実施例４では、第２のＧａＮ層１０４の形成過程でＴａ層１０３に孔１０３ａが形成されることを観測した。
本実施例４に係る半導体基板１００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整して、Ｔａ層１０３を利用して第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、本実施形態１で示した第２のＧａＮ層１０４を形成する際に、第１のＧａＮ層１０２の成長とともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２上の一部に上述のようなエッチング作用を発生させる金属性材料層を形成することにより、第１のＧａＮ層１０２内に空洞１０２ａを形成することが可能になることが判明した。
なお、本実施例４に示したＭＯＣＶＤ装置の設定条件は、一例であり、上述の第１のＧ
ａＮ層の成長と空洞１０２ａの形成を同時に進めることが可能な条件であればよい。但し、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いため、本実施例４では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
また、本実施例４では、第２のＧａＮ層１０４の成長過程において、Ｔａ層１０３に孔１０３ａが形成される場合を示したが、例えば、Ｔａ層１０３を形成する際に、予め孔を形成したパターンマスクを用いてＴａ層１０３を形成するようにしもよい。また、Ｔａ層１０３の形状は、上述のストライプ状に限定するものではなく、その形状は半導体基板１００上に形成するデバイスの構造等に合わせて変更してもよい。半導体基板１００を利用したデバイスの例については、後述する。
また、本実施例４に示した半導体基板１００は、ＧａＮ基板を剥離した後、サファイア基板１０１のＧａＮを形成した面をＲＩＥ等により平坦にすれば、上述の空洞を有するＧａＮ層を形成する基板１０１として再利用可能である。したがって、ＧａＮ基板の製造コストを更に低減することが可能である。
（比較例１）
次に、上述の実施例１に対する比較例について説明する。この比較例では、ＭＯＣＶＤ装置の設定条件を変更して、半導体基板１００の第２のＧａＮ層１０４を形成する具体例を説明する。
本比較例１では、原料ガスとしてＴＭＧを用い、ＴＭＧを８７μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を５時間行った例を示す。
上記条件により第２のＧａＮ層１０４の形成が終了した半導体基板１００を図７に示す。図７において、（Ａ）は半導体基板１００の一部分のＳＥＭ断面写真であり、（Ｂ）は（Ａ）の表面を部分的に拡大したＳＥＭ表面写真である。この図から明らかなように、第２のＧａＮ層１０４の面上には、粒状のものが析出されており、Ｔａ層１０３の形成領域の下層にある第１のＧａＮ層１０２には空洞１０２ａが形成されている。粒状の物質は、以下のＥＤＸ分析及びＥＤＸ分析によりＧａ粒、Ｎ粒、Ｔａ粒であることが判明した。
上記粒状物質の表面をＥＤＸ分析した結果を図８に示す。図８において、（Ａ）は図７（Ｂ）の粒状物質をＥＤＸ分析したスペクトル図であり、（Ｂ）は図７（Ｂ）の粒状物質をＥＤＸ分析したＧａのＥＤＸ図であり、（Ｃ）は図７（Ｂ）の粒状物質をＥＤＸ分析したＮのＥＤＸ図である。図８（Ａ）のスペクトル図に示すようにＧａ及びＮと僅かなＴａが観測され、図８（Ｂ）及び（Ｃ）のＥＤＸ図に示すようにＧａ及びＮが観測された。
更に、粒状物質の断面をＥＤＸ分析した結果を図９及び図１０に示す。図９において、（Ａ）は図７（Ｂ）の粒状物質としてのボイド部分を拡大したＳＥＭ断面写真であり、（Ｂ）は（Ａ）の断面をＥＤＸ分析スペクトル図である。図１０において、（Ａ）は図９（Ａ）の断面をＥＤＸ分析したＧａのＥＤＸ図であり、（Ｂ）は図９（Ａ）の断面をＥＤＸ分析したＮのＥＤＸ図であり、（Ｃ）は図９（Ａ）の断面をＥＤＸ分析したＴａのＥＤＸ図である。
図９（Ｂ）のスペクトル図に示すように、第２のＧａＮ層１０４及び粒状物質のＧａ及びＮ、Ｔａ層１０３のＴａ、サファイア基板１０１のＡｌ及びＯが観測された。また、図１０（Ａ）〜（Ｃ）に示すように、ボイド部分にＧａ，Ｎ，Ｔａが観測された。
以上の観測結果から第２のＧａＮ層１０４の面上に析出した粒状物質は、Ｇａ粒、Ｎ粒
とＴａ粒であることが判明した。
（Ｔａ層のＴａ２Ｏ５形成について）
上記実施例１〜実施例４では、Ｔａ層１０３の厚さを３０ｎｍ，５０ｎｍ，１００ｎｍに変更する例を示した。これらのようにＴａ層１０３の厚さを変更しても、第１のＧａＮ層１０４中にはエッチングにより空洞１０２ａが形成されることが確認できた。
Ｔａ層１０３は、その厚さに応じてＴａ２Ｏ５が生成される領域が変化することを、図１５に模式的に示す。図１５（Ａ）は、厚さを５ｎｍのＴａ層１０３がＴａ２Ｏ５に変化した例を示し、図１５（Ｂ）は、厚さを１００ｎｍのＴａ層１０３の表面がＴａ２Ｏ５に変化した例を示す。第１のＧａＮ層１０２の上面にＴａ層１０３をＥＢ蒸着装置で蒸着した後、ＭＯＣＶＤ装置まで運ぶ間にＴａ層１０３は大気中に曝される。この間にＴａと酸素が反応してＴａ層１０３がＴａ２Ｏ５に変化していることが判明した。このため、図１５（Ａ）に示すＴａ層１０３の厚さを５ｎｍにした場合は全体がＴａ２Ｏ５に変化し、図１５（Ｂ）に示すＴａ層１０３の厚さを１００ｎｍにした場合は表面がＴａ２Ｏ５に変化することが判明した。すなわち、Ｔａが室温で空気に触れると、Ｔａ２Ｏ５ができる。図１５（Ａ）に厚さ５ｎｍのＴａ膜がＧａＮ層上の横方向に成長する例を模式的に示す。また、実際に厚さ１０ｎｍのＴａ２Ｏ５を基板上の横方向に成長させた例を図１６に示す。両方とも、Ｔａ膜の下のＧａＮ層がエッチングされることなく、成長が進んでいる。つまり、厚さ５ｎｍのＴａ膜を形成した基板を、空気中でＭＯＣＶＤ装置まで運んだ結果、図１５（Ａ）では５ｎｍのＴａ２Ｏ５が形成された。Ｔａ２Ｏ５は非常に良い横方向に成長するマスクである。一方、図１５（Ｂ）に示す厚さ１００ｎｍのＴａを形成した場合は事情が異なる。ＴａをＥＢ蒸着で形成する場合、原料のＴａを空気中で装着するため、Ｔａ表面に薄い酸化膜が蒸着される。これを更に蒸着すると、最初はＴａ２Ｏ５になるが、この状態は次第に収まり、Ｔａ金属の蒸着になる。従って、ＧａＮ層上のＴａのＴａ２Ｏ５の膜厚は５ｎｍ以下であり、部分的にＴａである部分が含まれている。このＴａ２Ｏ５膜から上の層はＴａである。そして、Ｔａ層形成後の基板を空気中でＭＯＣＶＤ装置まで運ぶことにより、Ｔａ層の表面に薄くＴａ２Ｏ５膜が形成される。その結果、Ｔａ層の表面を薄くＴａ２Ｏ５膜で被った形になる。このＴａ層のうち、ＧａＮ層上のＴａ２Ｏ５膜は、部分的にＴａが混じった層になる。この様子を図１５（Ｂ）に模式的に示している。ＧａＮ層のＮとＴａ層のＴａは結合してＴａＮになるが、Ｇａは気相成長中に堆積するＧａと同じものなので、そのまま原料として使われる。
上記実施例１〜実施例４において、Ｔａ層１０３が酸化したＴａ２Ｏ５領域は、第１のＧａＮ層１０４に対して横方向に成長して非常によいエッチングマスクとして作用する。このため、実施例２において図１２に示したように、厚さが３０ｎｍのＴａ層１０３の左右両端部分ではＴａ２Ｏ５領域が形成されておらず、この部分の下層に位置する第１のＧａＮ層１０２から空洞１０２ａの形成が進行することが判明した。厚さが５０ｎｍ，１００ｎｍとしたＴａ層１０３を形成した実施例３及び４においても、その表面にＴａ２Ｏ５領域が形成されて第１のＧａＮ層１０４に対してエッチングマスクとして作用するため、同様に空洞１０２ａの形成が進行する。
したがって、エッチングマスクとして作用させるＴａ２Ｏ５領域が形成されるＴａ層１０３の厚さは、実施例１〜実施例４に示したように２０ｎｍ〜１００ｎｍであってもよい。なお、第１のＧａＮ層上に厚さ５ｎｍのＴａマスクを形成して例を示した図１６（Ａ）では、Ｔａマスクの下層に空洞が形成されなかった。また、Ｔａ２Ｏ５マスクのみを形成した例を示した図１６（Ｂ）では、Ｔａ２Ｏ５マスクがＧａＮ層上、及びＩｎＧａＡＩｎ上に形成可能であることを確認した。したがって、Ｔａ層１０３の厚さによらずＴａ２Ｏ５マスクが形成されるため、上記実施例１〜実施例４に示したように、Ｔａ２Ｏ５マスクの下層に位置する第１のＧａＮ層１０２内に空洞１０２ａの形成を進行させることが可能である。
（実施形態２）
上記実施形態１では、第１のＧａＮ層１０２上にＴａ層１０３をストライプ状に形成し、このＴａ層１０３をエッチングマスクとして作用させて、Ｔａ層１０３の下層の第１のＧａＮ層１０２に空洞１０２ａを形成させる場合を示した。本実施形態２では、エッチングマスクの材料として、ＴｉとＣｒを用いる場合について説明する。
図１７は、実施形態２に係る半導体基板３００の製造方法の概略を示す図である。図１７（Ａ）は第１のＧａＮ層を形成する工程を示す断面図、（Ｂ）はＴｉ層（又は、Ｃｒ層）を形成する工程を示す断面図、（Ｃ）は第２のＧａＮ層及び空洞の形成途中を示す断面図、（Ｄ）は完成した半導体基板の断面図、（Ｅ）はサファイア基板を剥離する工程を示す断面図、（Ｆ）は完成したＧａＮ基板の断面図である。なお、図１７において、図１に示した半導体基板１００と同一の構成部分には同一符号を付している。
図１７（Ａ）において、１０１はサファイア（Ａｌ２Ｏ３）基板である。まず、サファイア基板１０１上に２μｍ厚程度の第１のＧａＮ層１０２を形成する。この第１のＧａＮ層の厚さは一例であり、限定するものではない。
次に、図１７（Ｂ）において、第１のＧａＮ層１０２上にＥＢ（Electron Beam）蒸着
及びリフトオフを用いて５０ｎｍ厚程度のＴｉ層（金属性材料層）３０１をストライプ状に５μｍ幅、５μｍ間隔で形成する。このＴｉ層３０１の形状、厚さ、幅、間隔は一例であり、限定するものではない。
次に、図１７（Ｃ）において、第１のＧａＮ層１０２上及びＴｉ層３０１上に有機金属気相成長法（以下、ＭＯＣＶＤ法という）を用いて第２のＧａＮ層１０４を形成する。この図１７（Ｃ）は、第２のＧａＮ層１０４の形成途中の状態を示している。この場合、ＧａＮ層のＮとＴｉが結合してＴｉＮができ、これが異物となり、よりＮが濃い気相中に上昇して行く。９００℃以上でＴｉＮは不安定になり、その不安定さに伴って穴が深くなっていき、空洞１０２ａが形成される。ＧａＮのＮはＴｉＮとなるが、Ｇａが残る。このＧａは、気相成長中に堆積するＧａと同じものなので、原料として使われる。
次に、図１７（Ｄ）において、第２のＧａＮ層１０４の形成が終了し、半導体基板３００が完成する。ＭＯＣＶＤ法により第２のＧａＮ層１０４の形成を進めると、図中に示すように、Ｔｉ層３０１の下層にある第１のＧａＮ層１０２のエッチングが進み、空洞１０２ａの形成領域もほぼサファイア基板１０１上まで拡大される。また、第２のＧａＮ層１０４の成長とともに、第１のＧａＮ層１０２の成長も進むため、図１７に示すように基板表面は平坦化される。このため、本実施形態２の半導体基板３００では、基板表面を平坦化する工程を省略することが可能である。
図１７（Ｅ）及び（Ｆ）は、サファイア基板１０１を剥離する工程と、剥離した第１のＧａＮ層１０２を研磨する工程であり、実施形態１の図１（Ｅ）及び（Ｆ）で説明した工程と同様であるため、説明は省略する。
以上のように、ＭＯＣＶＤ法を用いてＧａＮ層を有する半導体基板３００を形成することにより、空洞１０２ａを利用して第１のＧａＮ層１０２をサファイア基板１０１から剥離することが容易になり、剥離したＧａＮ層をＧａＮ基板として利用することが可能になる。したがって、従来のＧａＮ基板よりも低コストでＧａＮ基板を製造することが可能になる。図１７に示した半導体基板３００の製造工程は、エッチングマスクの材料としてＣｒを用いた場合も同様であり、その製造工程の図示及び説明は省略する。すなわち、エッ
チングマスクとしてＣｒ層を第１のＧａＮ層１０２上にストライプ状に形成し、ＭＯＣＶＤ法を用いてＧａＮ層を有する半導体基板３００を形成することにより、空洞１０２ａを利用して第１のＧａＮ層１０２をサファイア基板１０１から剥離することが可能な半導体基板３００を製造することが可能である。なお、エッチングマスクとしてＣｒ層を用いた場合の半導体基板３００の具体例については、以下に示す実施例６において説明する。
（実施例５）
次に、上記Ｔｉ層３０１を形成した半導体基板３００の製造方法の具体例について、以下に説明する。本実施例５では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてＴＭＧを用い、ＴＭＧを８０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を５０分行った例を示す。また、本実施例５では、第１のＧａＮ層１０２上にストライプ状に厚さが５０ｎｍのＴｉ層３０１を形成している。
上記条件により第２のＧａＮ層１０４の形成が終了した半導体基板３００を図１８（Ａ）に示す。図１８（Ａ）は、半導体基板３００の一部分のＳＥＭ断面写真である。この図から明らかなように、Ｔｉ層３０１の形成領域の下層にある第１のＧａＮ層１０２には空洞１０２ａが形成されている。また、今回の実施例５では、第２のＧａＮ層１０４の形成過程でＴｉ層３０１に孔３０１ａが形成されることを観測した（図１７（Ｃ）、（Ｄ）参照）。
本実施例５に係る半導体基板３００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整して、Ｔｉ層３０１を利用して第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、本実施形態２で示した第２のＧａＮ層１０４を形成する際に、第１のＧａＮ層１０２の成長とともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２上の一部に上述のようなエッチング作用を発生させる金属性材料層としてＴｉ層３０１を形成することにより、第１のＧａＮ層１０２内に空洞１０２ａを形成することが可能になることが判明した。
なお、本実施例５に示したＭＯＣＶＤ装置の設定条件は、一例であり、上述の第１のＧａＮ層１０２の成長と空洞１０２ａの形成を同時に進めることが可能な条件であればよい。但し、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いため、本実施例５では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
また、本実施形態２では、第２のＧａＮ層１０４の成長過程において、Ｔｉ層３０１に孔３０１ａが形成される場合を示したが、例えば、Ｔｉ層３０１を形成する際に、予め孔を形成したパターンマスクを用いてＴｉ層３０１を形成するようにしもよい。また、Ｔｉ層３０１の形状は、上述のストライプ状に限定するものではなく、その形状は半導体基板３００上に形成するデバイスの構造等に合わせて変更してもよい。半導体基板３００を利用したデバイスの例については、後述する。
また、本実施形態２に示した半導体基板３００は、ＧａＮ基板を剥離した後、サファイア基板１０１のＧａＮを形成した面をＲＩＥ等により平坦にすれば、上述の空洞を有するＧａＮ層を形成する基板１０１として再利用可能である。したがって、ＧａＮ基板の製造コストを更に低減することが可能である。
（比較例２）
次に、上述の実施例５に対する比較例２について説明する。この比較例２では、Ｔｉ層
３０１の厚さを変更し、ＭＯＣＶＤ装置の設定条件を変更して、半導体基板３００の第２のＧａＮ層１０４を形成する具体例を説明する。
本比較例２では、原料ガスとしてＴＭＧを用い、ＴＭＧを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１１２０℃に設定して、結晶成長を５時間行った例を示す。上記条件により第２のＧａＮ層１０４の形成が終了した半導体基板３００を図１８（Ｂ）に示す。図１８（Ｂ）において、Ｔｉ層３０１の厚さは１０ｎｍである。この場合、Ｔｉ層３０１の下層の第１のＧａＮ層１０２には空洞１０２ａは形成されなかった。
したがって、エッチングマスクの材料としてＴｉを用いる場合、第１のＧａＮ層１０２に空洞１０２ａが形成されるＴｉ層３０１の好ましい厚さは５０ｎｍ以上であり、ＴＭＧの好ましい流量Ｘは、Ｘ＜８０μｍｏｌ／ｍｉｎの範囲であることが判明した。
（実施例６）
次に、上記Ｃｒ層を形成した半導体基板３００の製造方法の具体例について、以下に説明する。本実施例６の条件１では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてＴＭＧを用い、ＴＭＧを８０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０６０℃に設定して、結晶成長を４０分行った例を示す。また、本実施例６の条件１では、第１のＧａＮ層１０２上にストライプ状に厚さが２３ｎｍのＣｒ層を形成している。
上記条件１により第２のＧａＮ層１０４の形成が終了した半導体基板３００を図１９（Ａ）に示す。図１９（Ａ）は、半導体基板３００の一部分のＳＥＭ断面写真である。この図から明らかなように、Ｃｒ層の形成領域の下層にある第１のＧａＮ層１０２には空洞１０２ａが形成されている。
また、本実施例６の条件２では、原料ガスとしてＴＭＧを用い、ＴＭＧを８０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を４０分行った例を示す。また、本実施例６の条件２では、第１のＧａＮ層１０２上にストライプ状に厚さが５０ｎｍのＣｒ層を形成している。
上記条件２により第２のＧａＮ層１０４の形成が終了した半導体基板３００を図１９（Ｂ）に示す。図１９（Ｂ）は、半導体基板３００の一部分のＳＥＭ断面写真である。この図から明らかなように、Ｃｒ層の形成領域の下層にある第１のＧａＮ層１０２には空洞１０２ａが形成されている。
本実施例６に係る半導体基板３００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整して、Ｃｒ層を利用して第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、本実施形態２で示した第２のＧａＮ層１０４を形成する際に、第１のＧａＮ層１０２の成長とともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２上の一部に上述のようなエッチング作用を発生させる金属性材料層としてＣｒ層を形成することにより、第１のＧａＮ層１０２内に空洞１０２ａを形成することが可能になることが判明した。
なお、本実施例６に示したＭＯＣＶＤ装置の設定条件は、一例であり、上述の第１のＧａＮ層の成長と空洞１０２ａの形成を同時に進めることが可能な条件であればよい。但し、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いため、本実施例６では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
（比較例３）
次に、上記実施例５及び６に示したＴｉ層及びＣｒ層以外の金属性材料層を形成して半導体基板を形成した比較例３について、以下に説明する。
図２０は、金属性材料層としてＷ層を用いて形成した半導体基板のＳＥＭ断面写真である。この半導体基板は、第１のＧａＮ層上に金属性材料層として厚さが１７ｎｍのＷ層をストライプパターン状に形成し、ＭＯＣＶＤ装置を用いてＴＭＧを８０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を４０分行って第２のＧａＮ層を形成したものである。この場合、Ｗ層の下層の第１のＧａＮ層には空洞は形成されなかった。
図２１は、金属性材料層としてＰｔ層を用いて形成した半導体基板のＳＥＭ断面写真である。この半導体基板は、第１のＧａＮ層上に金属性材料層として厚さが８ｎｍのＰｔ層をストライプパターン状に形成し、ＭＯＣＶＤ装置を用いてＴＭＧを８０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１１２０℃に設定して、結晶成長を４０分行って第２のＧａＮ層を形成したものである。この場合、Ｐｔ層の下層の第１のＧａＮ層には空洞は形成されなかった。
図２２は、金属性材料層としてＮｉ層を用いて形成した半導体基板のＳＥＭ断面写真である。この半導体基板は、第１のＧａＮ層上に金属性材料層として厚さが１２ｎｍのＮｉ層をストライプパターン状に形成し、ＭＯＣＶＤ装置を用いてＴＭＧを８０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を４０分行って第２のＧａＮ層を形成したものである。この場合、Ｎｉ層の下層の第１のＧａＮ層には空洞は形成されなかった。
図２３は、金属性材料層としてＭｏ層を用いて形成した半導体基板のＳＥＭ断面写真である。この半導体基板は、第１のＧａＮ層上に金属性材料層として厚さが３０ｎｍのＭｏ層をストライプパターン状に形成し、ＭＯＣＶＤ装置を用いてＴＭＧを８０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長を４０分行って第２のＧａＮ層を形成したものである。この場合、Ｍｏ層の下層の第１のＧａＮ層には空洞は形成されなかった。
以上のように、金属性材料層としてＷ層、Ｐｔ層、Ｎｉ層及びＭｏ層を用いた場合、第１のＧａＮ層に空洞は形成されず、空洞を利用して第１のＧａＮ層をサファイア基板から剥離することを可能にする半導体基板を製造するには至らなかった。
なお、上記実施形態１及び実施形態２に示した半導体基板１００，３００では、第１のＧａＮ層１０２上に金属性材料層としてストライプパターン状のＴａ層１０３、Ｔｉ層３０１及びＣｒ層を形成する場合を示したが、金属性材料層の下層に用いる材料はＧａＮに限定されない。すなわち、金属性材料層と反応するＮが含まれる材料であればよく、例えば、ＩｎＧａＡｌＮを用いてもよい。
（実施形態３）
本実施形態３では、第２のＧａＮ層を形成する際に、第１のＧａＮ層とＴａ層上に第２のＧａＮ層の一部を形成した後、半導体基板を超音波洗浄してＴａ層を除去し、更に第２のＧａＮ層を形成する製造方法について説明する。
図２４Ａは、実施形態３に係る半導体基板４００の製造方法の概略を示す図である。図２４（Ａ）は第１のＧａＮ層を形成する工程を示す断面図、（Ｂ）はＴａ層を形成する工
程を示す断面図、（Ｃ）は第２のＧａＮ層及び空洞の形成途中を示す断面図、（Ｄ）は完成した半導体基板の断面図、（Ｅ）はサファイア基板を剥離する工程を示す断面図、（Ｆ）は完成したＧａＮ基板の断面図である。
図２４Ａ（Ａ）において、４０１はサファイア（Ａｌ２Ｏ３）基板である。まず、サファイア基板４０１上に２μｍ厚程度の第１のＧａＮ層４０２を形成する。この第１のＧａＮ層４０２の厚さは一例であり、限定するものではない。
次に、図２４Ａ（Ｂ）において、第１のＧａＮ層４０２上にＥＢ（Electron Beam）蒸
着及びリフトオフを用いて５μｍ厚程度のＴａ層（金属性材料層）４０３をストライプ状に５μｍ幅、４μｍ間隔で形成する。このＴａ層４０３の形状、厚さ、幅、間隔は一例であり、限定するものではない。
次に、図２４Ａ（Ｃ）において、第１のＧａＮ層４０２上及びＴａ層４０３上に第２のＧａＮ層４０４の一部を形成する。この第２のＧａＮ層４０４を形成する際は、図２４Ａ（Ｂ）の第１のＧａＮ層４０２上にＴａ層４０３を形成した半導体基板４００をＭＯＣＶＤ装置（図示せず）に入れ、ＮＨ３ガスを０．４ｍｏｌ／ｍｉｎで流しながらＭＯＣＶＤ装置内の圧力を５００Ｔｏｒｒに設定し、１０００℃で２０分加熱した。この工程により第２のＧａＮ層４０４の一部を形成した半導体基板４００の表面のＳＥＭ写真を図２６（Ａ）に示す。この半導体基板のＳＥＭ断面写真を図２６（Ｂ）に示す。この場合、半導体基板４００の表面は凸凹になった。この工程では、ＮＨ３ガスを流しているだけであり、原料ガスとしてＴＭＧは流していないにもかかわらず、図２６（Ｂ）に示すように、第２のＧａＮ層が成長している。これは、第１のＧａＮ層のＧａが加熱温度１０００℃以上でＭＯＣＶＤ装置内に飛び、ＮＨ３ガス中で再びＧａＮになって第２のＧａＮ層４０４を成長させたからである。また、９００℃以上でＴａＮは不安定になり、その不安定さに伴って穴が深くなっていき、空洞４０２ａが形成される。第１のＧａＮ層４０２のＮはＴａＮとなるが、Ｇａが残る。このＧａは、気相成長中に堆積するＧａと同じものなので、原料として使われる。なお、この第２のＧａＮ層４０４の一部の形成においては、ＮＨ３ガスではなく、実施形態１に示したように原料ガスとしてＴＭＧを用いて、例えば、ＭＯＣＶＤ装置でＴＭＧを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定して、結晶成長させてもよい。
次に、図Ａ２４（Ｄ）において、図２４Ａ（Ｃ）において第２のＧａＮ層４０４の一部を形成して、表面が凸凹になった半導体基板４００をＭＯＣＶＤ装置から取り出し、この半導体基板４００の表面を純水を用いた超音波洗浄機（図示せず）により４５ｋＨｚで１５分洗浄した。この超音波洗浄により半導体基板のＴａ層４０３を除去した。このＴａ層４０３が除去された半導体基板４００表面の光学顕微鏡写真を図２７（Ａ）に示す。図２７（Ａ）に示すように、Ｔａ層４０３が除去された結果、半導体基板４００の表面にはサファイア基板と第１のＧａＮ層が見えている。この場合、Ｔａ層が除去された後に穴４０４ａが空き、半導体基板の表面に第１のＧａＮ層が見えるようになり、半導体基板の表面は更に凸凹になった。なお、Ｔａ層部分に空いた穴の幅（図２７（Ａ）に示すＤ）は４μｍである。また、半導体基板４００の洗浄は純水を用いた超音波洗浄に限定するものではなく、Ｔａ層４０３が溶け、且つ第１のＧａＮ層４０２及び第２のＧａＮ層４０３が溶けない溶液中で超音波洗浄により半導体基板４００を洗浄してよい。この場合の溶液としては、例えば、水、水および塩酸、水および硫酸、水および硝酸、水およびフッ化水素酸、水および水酸化ナトリウム、または水および水酸化カリウム（但し、水の組成は、０〜９０％）等を用いてもよい。
次に、図２４Ａ（Ｅ）において、ＭＯＣＶＤ装置を用いて表面が凸凹になった半導体基板４００の第１のＧａＮ層４０２上に更に第２のＧａＮ層４０４を形成する。この第２の
ＧａＮ層４０４を形成する際は、原料ガスとしてＴＭＧを１６０μｍｏｌ／ｍｉｎで流しながらＭＯＣＶＤ装置内の圧力を５００ｔｏｒｒに設定し、１０４０℃で１時間加熱して、厚さ４．５μｍの第２のＧａＮ層を形成した。この工程により第２のＧａＮ層４０４の一部を形成した半導体基板の断面のＳＥＭ写真を図２６（Ｂ）に示す。図２６（Ｂ）に示すように、Ｔａ層４０３が形成されていた部分の下層の第１のＧａＮ層４０２には空洞が形成され、第２のＧａＮ層４０２の表面は平坦化されている。また、この工程では、予めＴａ層が除去されているため、半導体基板の表面には上記実施形態１において説明したような粒状物質は析出していない。
なお、図２４Ａ（Ｃ）において形成した第２のＧａＮ層４０４の一部は、第１のＧａＮ層４０２上に形成したため、欠陥はない。このため、図２４Ａ（Ｅ）において、第２のＧａＮ層４０４の一部上に形成した第２のＧａＮ層４０４との間には層構造の境界は見られない。また、図２４Ａ（Ｃ）において形成した第２のＧａＮ層の一部を第２のＧａＮ層とし、図２４Ａ（Ｅ）において形成した第２のＧａＮ層を第３のＧａＮ層４０５として捉えることもできる。この例を図２４Ｂに示す。この図２４Ｂにおいて（Ａ）〜（Ｅ）に示す各工程は、図２４Ａ（Ａ）〜（Ｅ）に示した各工程と同様であり、その各工程の説明は省略する。図２４Ｂ（Ｅ）は、図２４Ａ（Ｅ）に対して第２のＧａＮ層の構造上の捉え方の違いを説明するために図示したものである。この図２４Ｂ（Ｅ）では、図２４Ｂ（Ｃ）において形成したＧａＮ層を第２のＧａＮ層４０４として示し、図２４Ｂ（Ｅ）において形成したＧａＮ層を第３のＧａＮ層４０５（第３の半導体層）として示す。この図２４Ｂ（Ｅ）では、第２のＧａＮ層４０４と第３のＧａＮ層４０５の境界を点線で示す。このように、超音波洗浄工程の前後に第１のＧａＮ層４０２上に形成されるＧａＮ層は、実質的に同様の結晶成長方法により形成されるものであり、構造が異なるものではないが、結晶成長させる工程が異なることから、第２のＧａＮ層４０４と第３のＧａＮ層４０５として示してもよい。
なお、第２のＧａＮ層４０４（又は、第３のＧａＮ層４０５）の形成過程において、第１のＧａＮ層４０２に空洞が形成されるか否かはＴａ層４０３を除去した後の穴４０４ａの幅とＭＯＣＶＤ装置内の圧力が影響していることが判明した。このことについて図２８と図２９を参照して説明する。なお、図２８及び図２９では、穴４０４ａの幅を第１のＧａＮ層４０２の間隔ｄとして示す。図２８（Ａ）は、第１のＧａＮ層４０２の間隔ｄが狭い場合のＧａＮ層の成長状態を模式的に示す断面図である。図２８（Ｂ）は、第１のＧａＮ層４０２の間隔ｄが広い場合のＧａＮ層の成長状態を模式的に示す断面図である。図２９（Ａ）は、第１のＧａＮ層４０２の間隔ｄが狭く、ＭＯＣＶＤ装置内の圧力Ｐが低い場合のＴＭＧの気相中の濃度とＧａＮ層の成長状態を模式的に示す断面図である。図２９（Ｂ）は、第１のＧａＮ層４０２の間隔ｄが広く、ＭＯＣＶＤ装置内の圧力Ｐが高い場合のＴＭＧの気相中の濃度とＧａＮ層の成長状態を模式的に示す断面図である。図２９（Ｃ）は、第１のＧａＮ層４０２の間隔ｄが狭く、ＭＯＣＶＤ装置内の圧力Ｐが高い場合のＴＭＧの気相中の濃度とＧａＮ層の成長状態を模式的に示す断面図である。図２９（Ｄ）は、第１のＧａＮ層４０２の間隔ｄが広く、ＭＯＣＶＤ装置内の圧力Ｐが低い場合のＴＭＧの気相中の濃度とＧａＮ層の成長状態を模式的に示す断面図である。
まず、図２８（Ａ）及び（Ｂ）について説明する。図２８（Ａ）及び（Ｂ）において、第１のＧａＮ層４０２の厚さが４μｍであるとすると、図２８（Ａ）の第１のＧａＮ層の間隔ｄは４μｍより小さく（ｄ＜４μｍ）、図２８（Ｂ）の第１のＧａＮ層の間隔ｄは１０μｍより大きい（ｄ＞１０μｍ）。これら第１のＧａＮ層４０２の間隔ｄは、Ｔａ層４０３の形成工程において形成するＴａ層４０３の幅に依存する。例えば、Ｔａ層４０３の形成工程においてＴａ層４０３の幅が４μｍに設定されたとすると、上記超音波洗浄によりＴａ層４０３が除去された後に第１のＧａＮ層４０２に空く穴４０４ａにより図２８（Ａ）に示すように第１のＧａＮ層４０２の間隔ｄは４μｍより小さくなる。また、例えば、Ｔａ層４０３の形成工程においてＴａ層４０３の幅が１０μｍに設定されたとすると、上記超音波洗浄によりＴａ層４０３が除去された後に第１のＧａＮ層４０２に空く穴４０４ａにより図２８（Ｂ）に示すように第１のＧａＮ層４０２の間隔ｄは１０μｍより大きくなる。
そして、図２４Ａ（Ｅ）（又は、図２４Ｂ（Ｅ））の第２のＧａＮ層４０４（又は、第３のＧａＮ層４０５）の形成工程において、ＭＯＣＶＤ装置内の圧力設定と第１のＧａＮ層４０２の間隔ｄにより図２８（Ａ）及び（Ｂ）に示す再成長ＧａＮ層の成長過程は異なる。図２８（Ａ）及び（Ｂ）に示す再成長ＧａＮ層の成長過程において、例えば、ＭＯＣＶＤ装置内の圧力を共に５００Ｔｏｒｒに設定した場合、図２８（Ａ）のサファイア基板上にＧａＮは付かないが、図２８（Ｂ）のサファイア基板上にＧａＮは付いた。また、図２８（Ａ）及び（Ｂ）に示す再成長ＧａＮ層の成長において、ＭＯＣＶＤ装置内の圧力を共に５００Ｔｏｒｒより低い圧力（例えば、１０Ｔｏｒｒ〜１００Ｔｏｒｒ）に設定した場合、図２８（Ａ）及び（Ｂ）のサファイア基板上にＧａＮ層は付かなかった。すなわち、ＭＯＣＶＤ装置内の圧力を低く設定することにより、第１のＧａＮ層の間隔ｄが広い場合でもサファイア基板上にＧａＮ層は付かなかった。また、ＭＯＣＶＤ装置内の圧力を高く設定することにより、第１のＧａＮ層の間隔ｄが狭い場合でもサファイア基板上にＧａＮ層は付いた。
次に、第１のＧａＮ層の間隔ｄと、ＭＯＣＶＤ装置内の圧力と、再成長ＧａＮ層の成長状態との関係について図２９を参照して以下に説明する。図２９（Ａ）〜（Ｄ）に示す「ＴＭＧの気相中濃度」は、再成長ＧａＮ層を成長させるＴＭＧの気相中の濃度（ｍ−３）を模式的に示したものである。この「ＴＭＧの気相中濃度」は、ＭＯＣＶＤ装置内の圧力設定により変化する。ＭＯＣＶＤ装置内の圧力設定が低い（例えば、１０Ｔｏｒｒ〜１００Ｔｏｒｒ）と、ＴＭＧの気相中の濃度（ｍ−３）が低くなり、ＴＭＧの平均自由工程が長くなると共に、ＧａＮ層中でのＴＭＧのマイグレーション長（拡散長）が長くなり、ＧａＮ層の成長が遅くなる。また、ＭＯＣＶＤ装置内の圧力設定が高い（例えば、２００Ｔｏｒｒ〜７６０Ｔｏｒｒ）と、ＴＭＧの気相中の濃度（ｍ−３）が高くなり、ＴＭＧの平均自由工程が短くなると共に、ＧａＮ層中でのＴＭＧのマイグレーション長（拡散長）が短くなり、ＧａＮ層の成長が早くなる。従って、第１のＧａＮ層の間隔ｄが同じ場合は、ＭＯＣＶＤ装置内の圧力を低く設定した方がサファイア基板上に付くＧａＮの量が減る。但し、サファイア基板の代わりにシリコン基板を用いた場合は、ＴＭＧの供給量が一定であれば、ＭＯＣＶＤ装置内の圧力設定によらず、シリコン基板上に付くＧａＮの量は変わらない。これは、ＧａＮと基板の格子定数が関係する。また、図２９（Ａ）及び図２９（Ｂ）に示す矢印はＧａＮの成長方向を模式的に示しており、第１のＧａＮ層４０２の表面（平面及び斜面）に対して再成長ＧａＮ層が垂直方向に成長することを示している。
図２９（Ａ）では、第１のＧａＮ層４０２の間隔ｄを狭く（ｄ＜４μｍ）し、ＭＯＣＶＤ装置内の圧力Ｐを低く設定（例えば、１０Ｔｏｒｒ〜１００Ｔｏｒｒ）した場合を示している。この場合、ＴＭＧの気相中の濃度（ｍ−３）が低くなり、ＧａＮ層中でのＴＭＧのマイグレーション長（拡散長）が長くなり、ＧａＮ層の成長速度は遅くなる。このため、図２９（Ａ）に示すサファイア基板上にはＧａＮが付いていない。図２９（Ｂ）では、第１のＧａＮ層４０２の間隔ｄを広く（ｄ＞１０μｍ）し、ＭＯＣＶＤ装置内の圧力Ｐを高く設定（例えば、２００Ｔｏｒｒ〜６００Ｔｏｒｒ）した場合を示している。この場合、ＴＭＧの気相中の濃度（ｍ−３）が高くなり、ＧａＮ層中でのＴＭＧのマイグレーション長（拡散長）が短くなり、ＧａＮ層の成長速度は早くなる。このため、図２９（Ｂ）に示すサファイア基板上にはＧａＮが付いている。
図２９（Ａ）の条件（第１のＧａＮ層の間隔ｄが狭く、ＭＯＣＶＤ装置内の圧力Ｐが低い場合）では、サファイア基板上にＧａＮが付き難いため、再成長ＧａＮ層の成長に伴っ
てＴａ層４０２を除去した後の穴４０４ａは埋められず、第１のＧａＮ層４０２に形成された空洞４０２ａは残る。また、図２９（Ｂ）の条件（第１のＧａＮ層の間隔ｄが広く、ＭＯＣＶＤ装置内の圧力が高い場合）では、サファイア基板上にＧａＮが付き易いため、再成長ＧａＮ層の成長に伴ってＴａ層４０２を除去した後の穴４０４ａは埋められて、第１のＧａＮ層４０２に形成された空洞４０２ａは残らない。
図２９（Ｃ）では、第１のＧａＮ層４０２の間隔ｄを狭く（ｄ＜４μｍ）し、ＭＯＣＶＤ装置内の圧力Ｐを高く設定（例えば、２００Ｔｏｒｒ〜６００Ｔｏｒｒ）した場合を示している。この場合、ＴＭＧの気相中の濃度（ｍ−３）が高くなり、ＧａＮ層中でのＴＭＧのマイグレーション長（拡散長）が短くなり、ＧａＮ層の成長速度は早くなる。このため、図２９（Ｂ）に示すサファイア基板上にはＧａＮが付いている。但し、この場合、サファイア基板上に付いたＧａＮの量は、図２９（Ｂ）に示したサファイア基板上に付いたＧａＮの量より少ない。すなわち、ＭＯＣＶＤ装置内の圧力Ｐを高く設定した場合は、第１のＧａＮ層４０２の間隔ｄが狭い方がサファイア基板上にＧａＮは付き難いことを確認した。図２９（Ｄ）では、第１のＧａＮ層４０２の間隔ｄを広く（ｄ＞１０μｍ）し、ＭＯＣＶＤ装置内の圧力Ｐを低く設定（例えば、１０Ｔｏｒｒ〜１００Ｔｏｒｒ）した場合を示している。この場合、ＴＭＧの気相中の濃度（ｍ−３）が低くなり、ＧａＮ層中でのＴＭＧのマイグレーション長（拡散長）が長くなり、ＧａＮ層の成長速度は遅くなる。このため、図２９（Ａ）に示すサファイア基板上にはＧａＮが付いていない。
図２９（Ｃ）の条件（第１のＧａＮ層の間隔ｄが狭く、ＭＯＣＶＤ装置内の圧力Ｐが高い場合）では、サファイア基板上にＧａＮが付き易いため、再成長ＧａＮ層の成長に伴ってＴａ層４０２を除去した後の穴４０４ａは埋められるが、第１のＧａＮ層の間隔ｄが広い場合よりもサファイア基板上に付くＧａＮの量は少ないため、第１のＧａＮ層４０２に形成された空洞４０２ａは完全には埋まらない。また、図２９（Ｄ）の条件（第１のＧａＮ層の間隔ｄが広く、ＭＯＣＶＤ装置内の圧力が低い場合）では、サファイア基板上にＧａＮが付き難いため、再成長ＧａＮ層の成長に伴ってＴａ層４０２を除去した後の穴４０４ａは埋められず、第１のＧａＮ層４０２に形成された空洞４０２ａは残る。
以上、図２９（Ａ）〜（Ｄ）に示したようにＧａＮの成長条件であるＭＯＣＶＤ装置内の圧力設定と第１のＧａＮ層４０２の間隔ｄとの違いにより、第１のＧａＮ層４０２に空洞４０２ａが残る場合と、第１のＧａＮ層４０２に空洞４０２ａが残らない場合があることが判明した。従って、第２のＧａＮ層４０４（又は、第３のＧａＮ層４０５）を成長させる際に、第１のＧａＮ層４０２の間隔ｄとＭＯＣＶＤ装置内の圧力を適宜設定して第２のＧａＮ層４０４（又は、第３のＧａＮ層４０５）の成長条件を調整することにより、第１のＧａＮ層４０２に空洞４０２ａを残すことができる。
次に、図２５Ａ（Ａ）において、サファイア基板４０１を剥離する。続いて、図２５Ａ（Ｂ）において、剥離した第１のＧａＮ層４０２を研磨することにより、ＧａＮ基板４００を得ることができる。このＧａＮ基板４００の図中の上面側にＳｉやＳｉＣ等のシリコン系基板を貼り付けて下面側を平坦加工し、デバイス製造用の半導体基板としてもよい。なお、サファイア基板４０１を剥離する場合、第１のＧａＮ層４０２に形成された空洞４０２ａを利用することが可能である。サファイア基板４０１を剥離する場合、例えば、レーザ・リフトオフ法を用いてもよいし、研磨法を用いてもよい。本実施形態３は、サファイア基板４０１を剥離する方法を特に限定するものではない。なお、図２４Ｂ（Ｅ）に示した半導体基板４００からサファイア基板４０１を剥離する工程を図２５Ｂ（Ａ）に示し、剥離した第１のＧａＮ層４０２を研磨する工程を図２５Ｂ（Ｂ）に示す。この図２５Ｂ（Ａ），（Ｂ）では、第２のＧａＮ層４０４と第３のＧａＮ層４０５の境界を点線で示す。
以上のように、本実施形態３に係る半導体基板４００では、第２のＧａＮ層４０４（又は、第３のＧａＮ層４０５）を形成する際に、ＭＯＣＶＤ装置内にＮＨ３ガスを流して圧力を一定に調整しながらアニールして第２のＧａＮ層４０４の一部（又は、第２のＧａＮ層４０４）を形成し、ＭＯＣＶＤ装置から一旦半導体基板４００を取り出して超音波洗浄してＴａ層４０３を除去した後、ＭＯＣＶＤ装置内に戻してＴＭＧを流して圧力を一定に調整しながら残りの第２のＧａＮ層４０４（又は、第３のＧａＮ層４０５）を形成して、Ｔａ層４０３を除去した穴を利用して第１のＧａＮ層４０２内に空洞４０２ａを形成することを可能にした。したがって、本実施形態３で示した第２のＧａＮ層４０４（又は、第３のＧａＮ層４０５）を形成する際に、超音波洗浄によりＴａ層を除去した後の穴を利用して第１のＧａＮ層４０２内に空洞４０２ａを形成することが可能になった。すなわち、第１のＧａＮ層４０２上の一部に上述のような穴を形成させる金属性材料層を形成することにより、第１のＧａＮ層４０２内に空洞４０２ａを形成することが可能になることが判明した。また、本実施形態３に係る半導体基板４００では、第２のＧａＮ層４０４を形成する前に、超音波洗浄によりＴａ層４０３を除去したため、第２のＧａＮ層４０４の表面に粒状物質が析出することがなく、表面が平坦な第２のＧａＮ層４０４を形成することができる。
なお、本実施形態３に示したＭＯＣＶＤ装置の設定条件は、一例であり、上述の第２のＧａＮ層４０４（又は、第３のＧａＮ層４０５）の成長と空洞４０２ａの形成を同時に進めることが可能な条件であればよい。但し、第２のＧａＮ層４０４（又は、第３のＧａＮ層４０５）の成長過程において、第１のＧａＮ層４０２内に空洞が形成されるか否かは、Ｔａ層４０３の幅とＭＯＣＶＤ装置内の圧力設定に依存するため、本実施形態３では、Ｔａ層４０３の幅の設定とＭＯＣＶＤ装置内の圧力設定を調整した。
また、本実施形態３では、Ｔａ層４０３の形状は、上述のストライプ状に限定するものではなく、その形状は半導体基板４００上に形成するデバイスの構造等に合わせて変更してもよい。半導体基板４００を利用したデバイスの例については、後述する。
また、本実施形態３に示した半導体基板４００は、ＧａＮ基板を剥離した後、サファイア基板４０１のＧａＮを形成した面をＲＩＥ等により平坦にすれば、上述の空洞を有するＧａＮ層を形成する基板４０１として再利用可能である。したがって、ＧａＮ基板の製造コストを更に低減することが可能である。
（実施形態４）
次に、上記実施形態１に示した半導体基板１００上、又は、上記実施形態２に示した半導体基板３００上、又は、上記実施形態３に示した半導体基板４００上に形成した半導体デバイスの例として、ＬＥＤを形成した場合について図１１を参照して説明する。
図１１は、本実施形態４に係るＬＥＤを説明するための部分断面図である。この図１１では、半導体基板１００を適用した場合を示す。
図１１において、半導体基板１００上には複数のＬＥＤ２００が互いに離隔して形成される。各ＬＥＤ２００は、第１の導電型化合物半導体層からなる下部半導体層２０１と、活性層２０２と、第２の導電型化合物半導体層からなる上部半導体層２０３と、を有する。活性層２０２は、バリア層を有する単一又は多重量子井戸構造を有しもよく、要求される発光長により、その物質及び組成が選択される。例えば、活性層２０２は、窒化ガリウム系の化合物半導体で形成されてもよい。下部及び上部半導体層２０１，２０３は、活性層２０２に比べてバンドギャップが大きい物質で形成され、窒化ガリウム系の化合物半導体で形成されてもよい。
この場合、半導体基板１００上に形成される下部半導体層２０１は、第２のＧａＮ層１０４上に形成される。したがって、半導体基板１００を用いてＬＥＤ２００を製造することにより、製造コストを低減することが可能になる。
上部半導体層２０３は、下部半導体層２０１の一部領域の上部に位置し、活性層２０２は、上部半導体層２０３と下部半導体層２０１の間に介在される。また、上部半導体層２０３上に上部電極層２０４を形成してもよい。上部電極層２０４は、透明電極層、例えば、インジウムスズ酸化物膜（ＩＴＯ）、又は、Ｎｉ／Ａｕ等の物質で形成されてもよい。
また、上部電極層２０４上には、上部電極パッド２０５が形成され、下部半導体層２０１の露出した領域には、下部電極２０７が形成される。
このように、単一の半導体基板１００上で複数のＬＥＤ２００を形成した後、ＬＥＤ２００間を切断することにより、個々のＬＥＤ２００に分離することが可能である。このＬＥＤ２００のように、上部電極２０５と下部電極パッド２０７を横型に配置するものだけではなく、各電極を縦型に配置したＬＥＤも製造可能である。すなわち、半導体基板１００の空洞１０２ａを利用してサファイア基板１０１を剥離し、第１のＧａＮ層１０２の剥離面をＲＩＥ等により平坦化した後、下部電極を形成することにより、縦型構造のＬＥＤを製造することが可能である。
以上のように、半導体基板１００上、又は、半導体基板３００上を利用して複数のＬＥＤ２００を製造することにより、ＬＥＤの製造コストを低減することが可能になる。また、第２のＧａＮ層１０４上にＬＥＤ２００を形成する際に、第２のＧａＮ層１０４と下部半導体層２０１の屈折率を互いに異ならせた化合物半導体を形成することにより、発光効率の向上を図ることができ、高輝度のＬＥＤアレイを構成することも可能である。また、サファイア基板１０１を剥離したＧａＮ基板１００、又は、ＧａＮ基板３００を利用してレーザダイオードを形成すれば、サファイア基板１０１よりも熱伝導率が良いＧａＮ層１０４上に形成されるため、放熱特性を向上でき、レーザダイオードの長寿命化を図ることも可能である。
なお、上記実施形態４では、半導体基板１００、又は、半導体基板３００の第２のＧａＮ層上にＬＥＤ２００を形成する場合を示したが、サファイア基板１０１から剥離したＧａＮ基板を利用して同様にＬＥＤ２００を形成してもよい。また、サファイア基板１０１から剥離したＧａＮ基板の被剥離面にＳｉやＳｉＣ等のシリコン系基板を指示材として貼り付け、剥離面をＲＩＥ等により研磨して、ＦＥＴ等の半導体デバイスを形成するようにしてもよい。この場合、大電流デバイスを製造するこが可能になる。
したがって、半導体基板１００、又は、半導体基板３００を利用してＬＥＤやレーザダイオード等の半導体デバイスを形成することにより、高価なＧａＮ基板を用いることなく、低コストで高性能の半導体デバイスを容易に製造することが可能になる。
なお、上記実施形態１〜３では、金属性材料層としてＴａ層、Ｔｉ層、Ｃｒ層を形成した場合を示したが、複数の金属の合金や金属と半導体等の合金等を用いてもよく、上述の第１のＧａＮ層に対してエッチング作用を発揮する金属性材料であればよい。
１００，３００，４００：半導体基板、１０１，４０１：サファイア基板、１０２，４０２：第１のＧａＮ層、１０２ａ，４０２ａ：空洞、１０３，４０３：Ｔａ層、１０３ａ，３０１ａ：孔、１０４，４０４：第２のＧａＮ層、２００：ＬＥＤ、２０１：下部半導体層、２０２：活性層、２０３：上部半導体層、３０１：Ｔｉ層、４０４ａ：穴、４０５：第３のＧａＮ層

Claims (5)

  1. 第１の基板の上に、少なくとも第１の半導体層を含む複数の化合物半導体層を形成し、
    前記複数の化合物半導体層の上に第２の基板を配置し、
    前記複数の化合物半導体層から前記第１の基板を分離し、
    前記複数の化合物半導体層を形成することは、
    前記第１の半導体層の上にパターン層を形成し、
    前記第１の半導体層に複数の空洞を形成し、
    前記複数の空洞の体積を増加させることを含み、
    前記複数の空洞の体積を増加させることは、
    前記パターン層の上部に第２の半導体層を形成することを含む発光ダイオード素子の製造方法。
  2. 前記パターン層は酸化物層を含む、請求項１に記載の発光ダイオード素子の製造方法。
  3. 前記パターン層はストライプパターンで構成されている、請求項２に記載の発光ダイオード素子の製造方法。
  4. 前記パターン層は孔を含む、請求項３に記載の発光ダイオード素子の製造方法。
  5. 前記空洞は、前記第１基板から離れるほど拡がるように形成されている、請求項２に記載の発光ダイオード素子の製造方法。
JP2013019926A 2009-06-10 2013-02-04 半導体基板の製造方法 Expired - Fee Related JP5706919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013019926A JP5706919B2 (ja) 2009-06-10 2013-02-04 半導体基板の製造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009139212 2009-06-10
JP2009139212 2009-06-10
JP2009166682 2009-07-15
JP2009166682 2009-07-15
JP2009194334 2009-08-25
JP2009194334 2009-08-25
JP2013019926A JP5706919B2 (ja) 2009-06-10 2013-02-04 半導体基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010262697A Division JP5606885B2 (ja) 2009-06-10 2010-11-25 半導体基板、その製造方法、半導体デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013140994A true JP2013140994A (ja) 2013-07-18
JP5706919B2 JP5706919B2 (ja) 2015-04-22

Family

ID=43305702

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010262697A Expired - Fee Related JP5606885B2 (ja) 2009-06-10 2010-11-25 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP2013019926A Expired - Fee Related JP5706919B2 (ja) 2009-06-10 2013-02-04 半導体基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010262697A Expired - Fee Related JP5606885B2 (ja) 2009-06-10 2010-11-25 半導体基板、その製造方法、半導体デバイス及びその製造方法

Country Status (5)

Country Link
US (4) US8860183B2 (ja)
EP (2) EP2441097A4 (ja)
JP (2) JP5606885B2 (ja)
CN (2) CN102804414B (ja)
WO (1) WO2010143895A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586698B2 (en) 2016-03-11 2020-03-10 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5647497B2 (ja) * 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
WO2011025149A2 (ko) * 2009-08-26 2011-03-03 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5875249B2 (ja) * 2011-04-28 2016-03-02 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、半導体装置及びその製造方法
KR101259999B1 (ko) 2011-04-28 2013-05-06 서울옵토디바이스주식회사 반도체 기판 및 그 제조방법
KR101253198B1 (ko) * 2011-07-05 2013-04-10 엘지전자 주식회사 무분극 이종 기판, 이를 이용한 질화물계 발광 소자 및 그 제조방법
CN103811592A (zh) * 2012-11-12 2014-05-21 展晶科技(深圳)有限公司 发光二极管制造方法
WO2014142892A1 (en) * 2013-03-14 2014-09-18 King Abdullah University Of Science And Technology Defect free single crystal thin layer
KR102188494B1 (ko) 2014-07-21 2020-12-09 삼성전자주식회사 반도체 발광소자, 반도체 발광소자 제조방법 및 반도체 발광소자 패키지 제조방법
US10763188B2 (en) * 2015-12-23 2020-09-01 Intel Corporation Integrated heat spreader having electromagnetically-formed features

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123540A1 (ja) * 2005-05-19 2006-11-23 Sumitomo Chemical Company, Limited ３－５族窒化物半導体積層基板、３－５族窒化物半導体自立基板の製造方法、及び半導体素子

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6024884A (en) * 1998-03-12 2000-02-15 Storage Technology Corporation Method for creating microstructures
AU4708399A (en) 1998-06-23 2000-01-10 Trustees Of Boston University Crystallographic wet chemical etching of iii-nitride material
WO2000055893A1 (fr) 1999-03-17 2000-09-21 Mitsubishi Cable Industries, Ltd. Base de semiconducteur et son procede de fabrication et procede de fabrication de cristal semiconducteur
EP1104031B1 (en) * 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
US6784074B2 (en) * 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP3823775B2 (ja) * 2001-08-07 2006-09-20 日亜化学工業株式会社 窒化物半導体基板の製造方法
JP2004026624A (ja) 2001-09-10 2004-01-29 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
EP1291904A3 (en) * 2001-09-10 2009-10-07 FUJIFILM Corporation GaN substrate formed over GaN layer having discretely formed minute holes produced by selective growth
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
EP1508922B1 (en) * 2002-05-15 2009-03-11 Panasonic Corporation Semiconductor light emitting element and production method therefor
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP2004266624A (ja) 2003-03-03 2004-09-24 Unicom Tsushin Kk 帯域阻止フィルタ
JP3821232B2 (ja) * 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2005057220A (ja) 2003-08-07 2005-03-03 Sony Corp 半導体光素子及びその製造方法
JP4427993B2 (ja) 2003-08-12 2010-03-10 ソニー株式会社 半導体発光素子の製造方法
JP2005101475A (ja) * 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2005085851A (ja) 2003-09-05 2005-03-31 Hitachi Cable Ltd 窒化物系化合物半導体発光素子の製造方法
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
JP2005232559A (ja) * 2004-02-23 2005-09-02 Meltex Inc チタン剥離液
JP4581490B2 (ja) * 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
US7560294B2 (en) * 2004-06-07 2009-07-14 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
KR100682879B1 (ko) 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US20060151801A1 (en) * 2005-01-11 2006-07-13 Doan Trung T Light emitting diode with thermo-electric cooler
WO2006095566A1 (en) * 2005-03-09 2006-09-14 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
CN100547734C (zh) 2005-05-19 2009-10-07 住友化学株式会社 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件
KR100797180B1 (ko) 2005-06-25 2008-01-23 (주)에피플러스 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
KR101132910B1 (ko) 2005-07-05 2012-04-04 엘지이노텍 주식회사 발광 다이오드 제조방법
KR20070009854A (ko) 2005-07-14 2007-01-19 에피밸리 주식회사 화합물 반도체 발광소자
DE102005052358A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
DE102005052357A1 (de) 2005-09-01 2007-03-15 Osram Opto Semiconductors Gmbh Verfahren zum lateralen Zertrennen eines Halbleiterwafers und optoelektronisches Bauelement
US20090053845A1 (en) 2005-11-14 2009-02-26 Palo Alto Research Center Incorporated Method For Controlling The Structure And Surface Qualities Of A Thin Film And Product Produced Thereby
JP4879614B2 (ja) 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
JP4862442B2 (ja) * 2006-03-15 2012-01-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
KR100794121B1 (ko) 2006-04-10 2008-01-10 광주과학기술원 발광 다이오드
US7470599B2 (en) * 2006-04-14 2008-12-30 Applied Materials, Inc. Dual-side epitaxy processes for production of nitride semiconductor structures
US7364991B2 (en) * 2006-04-27 2008-04-29 Applied Materials, Inc. Buffer-layer treatment of MOCVD-grown nitride structures
DE102006043400A1 (de) 2006-09-15 2008-03-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
US7818567B2 (en) 2006-09-27 2010-10-19 Lenovo (Singapore) Pte. Ltd. Method for protecting security accounts manager (SAM) files within windows operating systems
JP5171016B2 (ja) * 2006-10-27 2013-03-27 キヤノン株式会社 半導体部材、半導体物品の製造方法、その製造方法を用いたｌｅｄアレイ
US7425278B2 (en) * 2006-11-28 2008-09-16 International Business Machines Corporation Process of etching a titanium/tungsten surface and etchant used therein
US7943485B2 (en) 2007-01-22 2011-05-17 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101338698B1 (ko) 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP4892445B2 (ja) * 2007-10-01 2012-03-07 昭和電工株式会社 半導体発光素子および半導体発光素子の製造方法
TWI368293B (en) 2007-11-21 2012-07-11 Nanya Technology Corp Method for fabricating a deep trench in a substrate
WO2009070625A1 (en) * 2007-11-27 2009-06-04 Nanocrystal, Llc Ultra-low dislocation density group iii - nitride semiconductor substrates grown via nano-or micro-particle film
CN101477943B (zh) 2008-01-04 2013-02-13 晶元光电股份有限公司 分离两种材料系统的方法
US7803714B2 (en) 2008-03-31 2010-09-28 Freescale Semiconductor, Inc. Semiconductor through silicon vias of variable size and method of formation
TWI407491B (zh) 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
JP5132524B2 (ja) 2008-11-04 2013-01-30 キヤノン株式会社 窒化ガリウム系化合物半導体層の移設方法、及び窒化ガリウム系化合物半導体層が接合された基板
TWI377685B (en) * 2008-12-08 2012-11-21 Pvnext Corp Photovoltaic cell structure and manufacturing method thereof
JP5199057B2 (ja) * 2008-12-24 2013-05-15 スタンレー電気株式会社 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
JP5647497B2 (ja) 2010-02-10 2014-12-24 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 半導体基板、その製造方法、半導体デバイス及びその製造方法
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
WO2011025149A2 (ko) * 2009-08-26 2011-03-03 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006123540A1 (ja) * 2005-05-19 2006-11-23 Sumitomo Chemical Company, Limited ３－５族窒化物半導体積層基板、３－５族窒化物半導体自立基板の製造方法、及び半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10586698B2 (en) 2016-03-11 2020-03-10 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus and recording medium

Also Published As

Publication number Publication date
CN103187493A (zh) 2013-07-03
US20170338370A1 (en) 2017-11-23
JP5706919B2 (ja) 2015-04-22
US9425347B2 (en) 2016-08-23
WO2010143895A3 (en) 2011-03-24
EP2709173A1 (en) 2014-03-19
EP2441097A2 (en) 2012-04-18
JP2011082547A (ja) 2011-04-21
CN102804414A (zh) 2012-11-28
US20160329460A1 (en) 2016-11-10
CN103187493B (zh) 2015-09-30
US20150037963A1 (en) 2015-02-05
US9773940B2 (en) 2017-09-26
US8860183B2 (en) 2014-10-14
EP2441097A4 (en) 2014-03-05
WO2010143895A2 (en) 2010-12-16
CN102804414B (zh) 2015-07-08
JP5606885B2 (ja) 2014-10-15
US10128403B2 (en) 2018-11-13
US20100314717A1 (en) 2010-12-16

Similar Documents

Publication Publication Date Title
JP5706919B2 (ja) 半導体基板の製造方法
JP5847083B2 (ja) 発光素子の製造方法
KR101220433B1 (ko) 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US9202685B2 (en) Method of manufacturing a compound semiconductor substrate in a flattened growth substrate
JP5647497B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
KR20100132910A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
KR20060001015A (ko) 기판제거가 용이한 질화갈륨 성장 방법
KR101229832B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR101106136B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
JP5570838B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
KR20120057600A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
KR101106149B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR101593213B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR20120088613A (ko) 반도체기판, 그 제조방법, 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150227

R150 Certificate of patent or registration of utility model

Ref document number: 5706919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees