CN108767108A - 霍尔器件制备方法及霍尔器件 - Google Patents

霍尔器件制备方法及霍尔器件 Download PDF

Info

Publication number
CN108767108A
CN108767108A CN201810386678.6A CN201810386678A CN108767108A CN 108767108 A CN108767108 A CN 108767108A CN 201810386678 A CN201810386678 A CN 201810386678A CN 108767108 A CN108767108 A CN 108767108A
Authority
CN
China
Prior art keywords
hall device
substrate surfaces
gaas substrate
metal electrode
structure sheaf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810386678.6A
Other languages
English (en)
Inventor
钟青
王雪深
李劲劲
钟源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Metrology
Original Assignee
National Institute of Metrology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Metrology filed Critical National Institute of Metrology
Priority to CN201810386678.6A priority Critical patent/CN108767108A/zh
Publication of CN108767108A publication Critical patent/CN108767108A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00Hall-effect devices
    • H10N52/101Semiconductor Hall-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本申请提供一种霍尔器件制备方法及霍尔器件,通过霍尔器件制备方法获得的霍尔器件,在GaAs衬底表面上直接光刻电极图形,沉积金属层,使得金属材料与二维电子气结构层接触,形成所述多个金属电极。然后,通过对制备有多个金属电极的GaAs衬底放置于保护气中退火,使得GaAs衬底表面与二维电子气结构层形成良好的欧姆接触。最后,用划片机沿着多个金属电极的外侧切出霍尔器件。霍尔器件没有霍尔棒结构,使得霍尔器件具有相对较大的临界电流。同时,通过图案化的掩膜层可以使得在进行光刻时,确保多个金属电极的精确对称。并且,霍尔器件制备方法由于减少了化学腐蚀霍尔棒的工艺步骤,使得GaAs衬底表面与二维电子气结构层的欧姆接触电阻的成功率达到100%。

Description

霍尔器件制备方法及霍尔器件
技术领域
本申请涉及量子器件领域,特别是涉及一种霍尔器件制备方法及霍尔器件。
背景技术
当前半导体芯片上集成的元件的尺寸越来越小,量子效应变得越来越不可忽略。目前随着电阻计量的扁平化,以及SI单位制量子化改革的大趋势下,基于量子霍尔器件的便携式量子化电阻标准系统得到了广泛应用。为了精密的测量霍尔电阻的电压,需要通过霍尔器件的电流尽可能大,又不破坏霍尔器件的量子化状态,就需要器件具有较高的电流承载能力,即具有较高的临界电流。传统的霍尔器件具有霍尔棒结构,电流受压迫于霍尔棒长度上往下流通,而使霍尔电压依与磁场方向相交叉之电流方向产生,由于霍尔棒结构的限制,使得传统的霍尔器件的电流承载能力较低。同时,制备霍尔器件时采用湿法刻蚀窗口,不易控制。
发明内容
基于此,有必要针对传统霍尔器件的电流承载能力较低的问题,提供一种电流承载能力高、具有电极对称的霍尔器件。
本申请提供一种霍尔器件制备方法,包括:
S10,提供一个GaAs基底;
S20,在所述GaAs基底的表面生长二维电子气结构层,形成具有所述二维电子气结构层的GaAs衬底,所述GaAs衬底具有GaAs衬底表面;
S30,提供图案化的掩膜层,并以所述掩膜层为遮挡,在所述GaAs衬底表面形成多个电极窗口;
S40,在所述多个电极窗口中,沉积金属材料,形成金属电极层;以及
S50,将制备有所述金属电极层的所述GaAs衬底放置于保护气中,在温度400℃~500℃下,退火30秒~80秒,使所述GaAs衬底表面与所述二维电子气结构层的欧姆接触,形成多个金属电极,制备出霍尔器件。
在其中一个实施例中,所述霍尔器件制备方法还包括:
S60,将所述霍尔器件沿着所述多个金属电极的边缘切割。
在其中一个实施例中,在所述步骤S20中采用MOCVD技术在所述GaAs基底表面生长二维电子气结构层。
在其中一个实施例中,所述步骤S30包括:
S310,提供电极图形,并绘制光刻版图;
S320,根据所述光刻版图,将正性紫外光刻胶旋涂于所述GaAs衬底表面;以及
S330,采用紫外曝光法对所述GaAs衬底表面进行光刻,形成图案化的所述多个电极窗口。
在其中一个实施例中,在所述步骤S40中制备所述金属电极层时采用电子束蒸发法。
在其中一个实施例中,一种霍尔器件包括GaAs衬底以及多个金属电极。所述GaAs衬底具有二维电子气结构层,所述GaAs衬底具有GaAs衬底表面。所述多个金属电极与所述二维电子气结构层接触,形成所述GaAs衬底表面与所述二维电子气结构层的欧姆接触。
在其中一个实施例中,所述二维电子气结构层的厚度为1纳米~4纳米。
在其中一个实施例中,所述二维电子气结构层与所述GaAs衬底表面的距离为70纳米~100纳米。
在其中一个实施例中,所述多个金属电极包括多个第一金属电极以及多个第二金属电极。所述多个第一金属电极间隔设置于所述GaAs衬底表面的相对两侧,且所述GaAs衬底表面的相对两侧的每两个所述第一金属电极对称设置。所述多个第二金属电极设置于所述GaAs衬底表面的相对两侧,每两个所述第二金属电极对称设置,且所述多个第一金属电极与所述多个第二金属电极不在同一侧设置。
在其中一个实施例中,所述多个第一金属电极为电压端,所述多个第二金属电极为电流端。
通过所述霍尔器件制备方法获得的所述霍尔器件,在所述GaAs衬底表面上直接光刻电极图形,沉积金属层,使得所述金属材料与所述二维电子气结构层接触,形成所述多个金属电极。然后,通过对制备有所述多个金属电极的所述GaAs衬底放置于保护气中剥离、退火,使得所述GaAs衬底表面与所述二维电子气结构层形成良好的欧姆接触。最后,用划片机沿着所述多个金属电极的外侧切出所述霍尔器件。所述霍尔器件没有霍尔棒结构,使得所述霍尔器件具有相对较大的临界电流。同时,通过图案化的掩膜层可以使得在进行光刻时,确保所述多个金属电极的精确对称。并且,所述霍尔器件制备方法由于减少了化学腐蚀霍尔棒的工艺步骤,使得所述GaAs衬底表面与所述二维电子气结构层的欧姆接触电阻的成功率达到100%。
附图说明
图1为本申请提供的霍尔器件制备工艺流程图;
图2为本申请提供的霍尔器件多个电极窗口结构示意图;
图3为本申请提供的霍尔器件尺寸大小示意图;
图4为本申请提供的霍尔器件与含有霍尔棒结构器件的临界电流的测试示意图;
图5为本申请提供的霍尔器件的纵向电阻和霍尔电阻随磁场变化的曲线图;
图6为本申请提供的霍尔器件阵列的结构示意图。
附图标记说明
霍尔器件100、GaAs基底110、二维电子气结构层120、GaAs衬底10、GaAs衬底表面130、掩膜层40、电极窗口50、金属电极60、金属电极层601、第一金属电极610、第二金属电极620。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下通过实施例,并结合附图,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
请参见图1-2,本申请提供一种霍尔器件制备方法包括以下步骤:
S10,提供一个GaAs基底110;
S20,在所述GaAs基底110的表面生长二维电子气结构层120,形成具有所述二维电子气结构层120的GaAs衬底10,所述GaAs衬底10具有GaAs衬底表面130;
S30,提供图案化的掩膜层40,并以所述掩膜层40为遮挡,在所述GaAs衬底表面130形成多个电极窗口50;
S40,在所述多个电极窗口50中,沉积金属材料,形成金属电极层601;以及
S50,将制备有所述金属电极层601的所述GaAs衬底10放置于保护气中,在温度400℃~500℃下,退火30秒~80秒,使所述GaAs衬底表面130与所述二维电子气结构层20的欧姆接触,形成多个金属电极60,制备出霍尔器件100。
通过所述霍尔器件制备方法获得的所述霍尔器件100,在所述GaAs衬底表面130上直接光刻电极图形,沉积金属层,使得所述金属材料与所述二维电子气结构层120接触,形成所述多个金属电极60。然后,通过对制备有所述多个金属电极60的所述GaAs衬底10放置于保护气中退火,使得所述GaAs衬底表面130与所述二维电子气结构层120形成良好的欧姆接触。最后,用划片机沿着所述多个金属电极60的外侧切出所述霍尔器件100。所述霍尔器件100没有霍尔棒结构,使得所述霍尔器件100具有相对较大的临界电流。同时,通过图案化的掩膜层40可以使得在进行光刻时,确保所述多个金属电极60的精确对称。并且,所述霍尔器件制备方法由于减少了化学腐蚀霍尔棒的工艺步骤,使得所述GaAs衬底表面130与所述二维电子气结构层120的欧姆接触电阻的成功率达到100%。
在一个实施例中,所述霍尔器件制备方法还包括:
S60,将所述霍尔器件100沿着所述多个金属电极60的边缘切割。沿着所述多个金属电极60的外边缘,切割所述间隔层30与所述GaAs衬底10,切成一个形状为矩形的器件。
在一个实施例中,所述步骤S10中的所述GaAs衬底10的厚度为400纳米~700纳米。本实施例中,所述GaAs衬底10的厚度为600纳米。
在一个实施例中,在所述步骤S20中采用MOCVD技术在所述GaAs基底110表面生长二维电子气结构层120。
采用MOCVD技术在所述GaAs基底110的表面依次生长AlGaAs隔离层、AlGaAs掺杂层、以及GaAs层。在所述AlGaAs掺杂层掺杂的为Si。所述AlGaAs隔离层设置于所述GaAs基底110表面,所述AlGaAs掺杂层设置于所述AlGaAs隔离层表面,所述GaAs层设置于所述AlGaAs掺杂层表面。所述多个金属电极60依次穿过所述AlGaAs隔离层、所述AlGaAs掺杂层以及所述GaAs层与所述二维电子气结构层120接触,形成所述GaAs衬底表面130与所述二维电子气结构层120的欧姆接触。在所述AlGaAs隔离层与所述GaAs基底110之间,利用两种材料的势垒高度不同,在一个大约1纳米~4纳米厚度的范围内形成的近似的二维结构,形成所述二维电子气结构层120。
MOCVD(Metal-organic Chemical Vapor Deposition),金属有机化合物化学气相沉淀。通常MOCVD系统中的晶体生长都是在常压或低压(10-100Torr)下通H2的冷壁石英(不锈钢)反应室中进行,衬底温度为500-1200℃,用射频感应加热石墨基座(衬底基片在石墨基座上方),H2通过温度可控的液体源鼓泡携带金属有机物到生长区。MOCVD适用范围广泛,几乎可以生长所有化合物及合金半导体,非常适合于生长各种异质结构材料。同时,MOCVD可以生长超薄外延层,并能获得很陡的界面过渡,生长易于控制。并且,MOCVD可以生长纯度很高的材料,外延层大面积均匀性良好,可以进行大规模生产。
在一个实施例中,在所述步骤S20中,在在所述GaAs基底110表面生长二维电子气结构层120时,还可以采用分子束外延法。
在所述步骤S20中,二维电子气(Two-dimensional electron gas,2DEG)指电子气可以自由在二维方向移动,而在第三维上受到限制的现象。所述分子束外延法是种物理沉积单晶薄膜方法,将半导体衬底放置在超高真空腔体中,和将需要生长的单晶物质按元素的不同分别放在喷射炉中(也在腔体内)。由分别加热到相应温度的各元素喷射出的分子流能在上述衬底上生长出极薄的(可薄至单原子层水平)单晶体和几种物质交替的超晶格结构。所述分子束外延法具有精确的原位实时监测系统、晶体完整性好、组分与厚度均匀准确,是良好的光电薄膜,半导体薄膜生长工具。
在一个实施例中,所述步骤S30包括:
S310,提供电极图形,并绘制光刻版图;
S320,根据所述光刻版图,将正性紫外光刻胶旋涂于所述GaAs衬底表面130;以及
S330,采用紫外曝光法对所述GaAs衬底表面130进行光刻,形成图案化的所述多个电极窗口50。
在所述步骤S330中,所述紫外曝光法采用紫外曝光机也就是光刻机、掩模对准曝光机、曝光系统、光刻系统等。一般的光刻工艺要经历硅片表面清洗烘干、涂底、旋涂光刻胶、软烘、对准曝光、后烘、显影、硬烘、刻蚀等工序。
在一个实施例中,在所述步骤S40中制备所述金属电极层601时采用电子束蒸发法。所述电子束蒸发法是真空蒸发镀膜的一种,是在真空条件下利用电子束进行直接加热蒸发材料,使蒸发材料气化并向基板输运,在基底上凝结形成薄膜的方法。电子束蒸发可以蒸发高熔点材料,比一般电阻加热蒸发热效率高、束流密度大、蒸发速度快,制成的薄膜纯度高、质量好,厚度可以较准确地控制,可以广泛应用于制备高纯薄膜和导电玻璃等各种光学材料薄膜。
在一个实施例中,在所述步骤S50中,使用的保护气为N2和H2,或者N2和H2的混合气体。在高温退火过程中,温度为400℃~500℃,退火时间为30秒~80秒。本实施例中,在所述步骤S50中,在430℃的N2/H2气氛中快速退火50秒。
在一个实施例中,一种霍尔器件100包括GaAs衬底10以及多个金属电极60。所述GaAs衬底10具有二维电子气结构层120。所述GaAs衬底10具有GaAs衬底表面130。述多个金属电极60与所述二维电子气结构层120接触,形成所述GaAs衬底表面130与所述二维电子气结构层120的欧姆接触。
在一个实施例中,所述二维电子气结构层120的厚度为1纳米~4纳米。
在一个实施例中,所述二维电子气结构层120与所述GaAs衬底表面130的距离为70纳米~100纳米。
在一个实施例中,所述多个金属电极60包括多个第一金属电极610以及多个第二金属电极620。所述多个第一金属电极610间隔设置于所述GaAs衬底表面130的相对两侧,且所述GaAs衬底表面130的相对两侧的每两个所述第一金属电极610对称设置。所述多个第二金属电极620设置于所述GaAs衬底表面130的相对两侧,每两个所述第二金属电极620对称设置,且所述多个第一金属电极610与所述多个第二金属电极620不在同一侧设置。
在一个实施例中,所述多个第一金属电极610相同,所述多个第二金属电极620相同。本实施例中,所述霍尔器件100包括6个所述第一金属电极610,2个所述第二金属电极620。每3所述第一金属电极610分别设置于所述GaAs衬底表面130的相对两侧。2个所述第二金属电极620分别设置于所述GaAs衬底表面130的相对两侧,且所述第一金属电极610与所述第二金属电极620不在同一侧设置。
在一个实施例中,所述多个第一金属电极610为电压端,所述多个第二金属电极620为电流端。
在一个实施例中,所述多个第一金属电极610与所述多个第二金属电极620的材料均为Au、Ge和Ni。金、银、铂、钯、铱及其一些合金是电的良导体,还具有抗氧化、抗腐蚀、超电压低、不钝化等一个或若干个特性,适于作阳极材料,制成片、网、丝等形状的阳极,可用于高电流密度的超高频电路。
在一个实施例中,所述多个第一金属电极610与所述多个第二金属电极620中的金属材料中Au为1072纳米/Ge为528纳米/Ni为400纳米。请参见图3,本实施例中,所述霍尔器件100尺寸为1.6mm×2.4mm,每个所述第一金属电极610中间,间隔为0.6mm。
请参见图4,在相同的所述GaAs衬底10分别制备了有霍尔棒结构的器件以及本申请的没有霍尔棒结构的所述霍尔器件100,并进行了临界电流的测试。临界电流的测试的平均结果如图4所示,可知本申请的没有霍尔棒结构的所述霍尔器件100纵向电阻的临界电流有改善,电流端接触电阻的临界电流有显著提高。同时,测试了29个所述霍尔器件100,共计116个电极,三线电阻都小于2Ω,100%满足量子霍尔器件的要求。
请参见图5,可知,测试的所述霍尔器件100的纵向电阻和霍尔电阻随磁场变化的曲线具有很好的量子霍尔特征,并且纵向电阻没有对霍尔电阻产生影响。
通过所述霍尔器件制备方法获得的所述霍尔器件100具有所述二维电子气结构层120比较稳定,电子密度可以在1.0×1011/cm2~10.0×1011/cm2的范围内可调,电子迁移率可以达到1.0×105/cm2~10.0×105/cm2/Vs的调节区域,可以满足大部分半导体量子器件对于二维电子气的性能要求。
请参见图6,在一个实施例中,采用所述霍尔器件制备方法制备所述霍尔器件100时,可以大批量制备。将高温退火后的霍尔器件阵列沿着所述多个金属电极60的外侧切割,形成多个所述霍尔器件100。在较大的所述GaAs衬底10上同时制备多个所述霍尔器件100,也就是说可以制备所述霍尔器件100的阵列,用以一次性可以形成多个所述霍尔器件100,提高了所述霍尔器件100的制备效率。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种霍尔器件制备方法,其特征在于,包括:
S10,提供一个GaAs基底(110);
S20,在所述GaAs基底(110)的表面生长二维电子气结构层(120),形成具有所述二维电子气结构层(120)的GaAs衬底(10),所述GaAs衬底(10)具有GaAs衬底表面(130);
S30,提供图案化的掩膜层(40),并以所述掩膜层(40)为遮挡,在所述GaAs衬底表面(130)形成多个电极窗口(50);
S40,在所述多个电极窗口(50)中,沉积金属材料,形成金属电极层(601);以及
S50,将制备有所述金属电极层(601)的所述GaAs衬底(10)放置于保护气中,在温度400℃~500℃下,退火30秒~80秒,使所述GaAs衬底表面(130)与所述二维电子气结构层(20)的欧姆接触,形成多个金属电极(60),制备出霍尔器件(100)。
2.如权利要求1所述的霍尔器件制备方法,其特征在于,还包括:
S60,将所述霍尔器件(100)沿着所述多个金属电极(60)的边缘切割。
3.如权利要求1所述的霍尔器件制备方法,其特征在于,在所述步骤S20中采用MOCVD技术在所述GaAs基底(110)表面生长二维电子气结构层(120)。
4.如权利要求1所述的霍尔器件制备方法,其特征在于,所述步骤S30包括:
S310,提供电极图形,并绘制光刻版图;
S320,根据所述光刻版图,将正性紫外光刻胶旋涂于所述GaAs衬底表面(130);以及
S330,采用紫外曝光法对所述GaAs衬底表面(130)进行光刻,形成图案化的所述多个电极窗口(50)。
5.如权利要求1所述的霍尔器件制备方法,其特征在于,在所述步骤S40中制备所述金属电极层(601)时采用电子束蒸发法。
6.一种霍尔器件(100),其特征在于,包括:
GaAs衬底(10),具有二维电子气结构层(120),所述GaAs衬底(10)具有GaAs衬底表面(130);以及
多个金属电极(60),所述多个金属电极(60)与所述二维电子气结构层(120)接触,形成所述GaAs衬底表面(130)与所述二维电子气结构层(120)的欧姆接触。
7.如权利要求6所述的霍尔器件(100),其特征在于,所述二维电子气结构层(120)的厚度为1纳米~4纳米。
8.如权利要求6所述的霍尔器件(100),其特征在于,所述二维电子气结构层(120)与所述GaAs衬底表面(130)的距离为70纳米~100纳米。
9.如权利要求6所述的霍尔器件(100),其特征在于,所述多个金属电极(60)包括:
多个第一金属电极(610),所述多个第一金属电极(610)间隔设置于所述GaAs衬底表面(130)的相对两侧,且所述GaAs衬底表面(130)的相对两侧的每两个所述第一金属电极(610)对称设置;以及
多个第二金属电极(620),设置于所述GaAs衬底表面(130)的相对两侧,每两个所述第二金属电极(620)对称设置,且所述多个第一金属电极(610)与所述多个第二金属电极(620)不在同一侧设置。
10.如权利要求9所述的霍尔器件(100),其特征在于,所述多个第一金属电极(610)为电压端,所述多个第二金属电极(620)为电流端。
CN201810386678.6A 2018-04-26 2018-04-26 霍尔器件制备方法及霍尔器件 Pending CN108767108A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810386678.6A CN108767108A (zh) 2018-04-26 2018-04-26 霍尔器件制备方法及霍尔器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810386678.6A CN108767108A (zh) 2018-04-26 2018-04-26 霍尔器件制备方法及霍尔器件

Publications (1)

Publication Number Publication Date
CN108767108A true CN108767108A (zh) 2018-11-06

Family

ID=64012068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810386678.6A Pending CN108767108A (zh) 2018-04-26 2018-04-26 霍尔器件制备方法及霍尔器件

Country Status (1)

Country Link
CN (1) CN108767108A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828316A (zh) * 2019-11-01 2020-02-21 苏州科技大学 一种钛酸锶表面电子气pn结的制备方法
CN112186101A (zh) * 2020-09-29 2021-01-05 中国科学院半导体研究所 一种基于半导体二维电子气进行弱磁场空间成像的方法
CN114200373A (zh) * 2021-12-09 2022-03-18 中国科学院上海微系统与信息技术研究所 小型量子电阻标准器
CN115144797A (zh) * 2022-08-30 2022-10-04 深圳平创半导体有限公司 SiC MOSFET中JFET区域的霍尔迁移率的模拟测试方法
CN117098445A (zh) * 2023-10-17 2023-11-21 北京东方计量测试研究所 一种低磁场砷化镓量子化霍尔电阻样品及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912451A (en) * 1988-03-28 1990-03-27 Nippon Soken, Inc. Heterojunction magnetic field sensor
CN102403450A (zh) * 2011-11-23 2012-04-04 中国科学院微电子研究所 一种二维电子气结构的霍尔元件及其制备方法
CN103022028A (zh) * 2011-09-23 2013-04-03 英飞凌科技奥地利有限公司 具有集成霍尔传感器的半导体装置
CN103985747A (zh) * 2014-05-27 2014-08-13 中国科学技术大学 GaAs/AlGaAs半导体异质结结构体及其制作方法
CN104134747A (zh) * 2013-05-03 2014-11-05 远翔科技股份有限公司 用于感测电磁感应的半导体结构及其制造方法
CN104393168A (zh) * 2014-11-25 2015-03-04 苏州矩阵光电有限公司 一种霍尔元件及其制备方法
CN105449098A (zh) * 2016-01-12 2016-03-30 中国科学院半导体研究所 高信噪比霍尔传感器及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912451A (en) * 1988-03-28 1990-03-27 Nippon Soken, Inc. Heterojunction magnetic field sensor
CN103022028A (zh) * 2011-09-23 2013-04-03 英飞凌科技奥地利有限公司 具有集成霍尔传感器的半导体装置
CN102403450A (zh) * 2011-11-23 2012-04-04 中国科学院微电子研究所 一种二维电子气结构的霍尔元件及其制备方法
CN104134747A (zh) * 2013-05-03 2014-11-05 远翔科技股份有限公司 用于感测电磁感应的半导体结构及其制造方法
CN103985747A (zh) * 2014-05-27 2014-08-13 中国科学技术大学 GaAs/AlGaAs半导体异质结结构体及其制作方法
CN104393168A (zh) * 2014-11-25 2015-03-04 苏州矩阵光电有限公司 一种霍尔元件及其制备方法
CN105449098A (zh) * 2016-01-12 2016-03-30 中国科学院半导体研究所 高信噪比霍尔传感器及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
QING ZHONG等: "Investigation of single quantum Hall device of resistance standard in NIM", 《29TH CONFERENCE ON PRECISION ELECTROMAGNETIC MEASUREMENTS (CPEM 2014)》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828316A (zh) * 2019-11-01 2020-02-21 苏州科技大学 一种钛酸锶表面电子气pn结的制备方法
CN112186101A (zh) * 2020-09-29 2021-01-05 中国科学院半导体研究所 一种基于半导体二维电子气进行弱磁场空间成像的方法
CN114200373A (zh) * 2021-12-09 2022-03-18 中国科学院上海微系统与信息技术研究所 小型量子电阻标准器
CN115144797A (zh) * 2022-08-30 2022-10-04 深圳平创半导体有限公司 SiC MOSFET中JFET区域的霍尔迁移率的模拟测试方法
CN117098445A (zh) * 2023-10-17 2023-11-21 北京东方计量测试研究所 一种低磁场砷化镓量子化霍尔电阻样品及其制作方法
CN117098445B (zh) * 2023-10-17 2023-12-22 北京东方计量测试研究所 一种低磁场砷化镓量子化霍尔电阻样品及其制作方法

Similar Documents

Publication Publication Date Title
CN108767108A (zh) 霍尔器件制备方法及霍尔器件
US8652944B2 (en) Method for making side growth semiconductor nanowires and transistors obtained by said method
US6465782B1 (en) Strongly textured atomic ridges and tip arrays
CN101595565B (zh) 在垂直半导体结构上制造精密垂直和水平层的方法
CN109863607A (zh) 结构物、该结构物的制造方法、半导体元件以及电子电路
Marıl et al. On the temperature dependent forward bias current–voltage (I–V) characteristics in Au/2% graphene–cobalt doped (Ca3Co4Ga0. 001Ox)/n-Si structure
US9947749B2 (en) Thin film compositions and methods
US7097708B2 (en) Substituted donor atoms in silicon crystal for quantum computer
Lu et al. Wafer‐Scale Growth of Aligned C60 Single Crystals via Solution‐Phase Epitaxy for High‐Performance Transistors
Giannazzo et al. Nanoscale current transport through Schottky contacts on wide bandgap semiconductors
Tan et al. Highly uniform zinc blende GaAs nanowires on Si (111) using a controlled chemical oxide template
US20180245204A1 (en) Semiconductor silicon-germanium thin film preparation method
CN103325942B (zh) 铁电隧道结器件
Meth et al. Patterned thin film transistors incorporating chemical bath deposited cadmium sulfide as the active layer
Hastas et al. Electrical characterization of nanocrystalline carbon–silicon heterojunctions
Talin et al. Electrical transport in GaN nanowires grown by selective epitaxy
Torkhov Effect of the periphery of metal-semiconductor contacts with Schottky barriers on their static current-voltage characteristic
US9525030B2 (en) Semiconductor device and method for growing semiconductor crystal
Lee et al. Surface morphology and IV characteristics of single-crystal, polycrystalline, and amorphous silicon FEA's
KR102023045B1 (ko) 일차원 전이금속 칼코젠 화합물 및 일차원 전이금속 칼코젠 화합물 배선, 및 이를 포함하는 전자 장치
Woodham et al. Fabrication of atomic‐scale metallic microstructures by retarding‐field focused ion beams
Macherzyński et al. Fabrication of ohmic contact based on platinum to p-type compositionally graded AlGaAs layers
Lee et al. Surface morphology and IV characteristics of single crystal, polycrystalline and amorphous silicon FEAs
Ayesh Device fabrication using Bi nanoclusters
Tiagulskyi et al. Homogeneous Resistive Switching in Individual ZnO Nanorod pn Junctions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181106

RJ01 Rejection of invention patent application after publication