JP2014524661A - ＡｌＮバッファＮ極ＧａＮＨＥＭＴプロファイル - Google Patents

ＡｌＮバッファＮ極ＧａＮＨＥＭＴプロファイル Download PDF

Info

Publication number
JP2014524661A
JP2014524661A JP2014523972A JP2014523972A JP2014524661A JP 2014524661 A JP2014524661 A JP 2014524661A JP 2014523972 A JP2014523972 A JP 2014523972A JP 2014523972 A JP2014523972 A JP 2014523972A JP 2014524661 A JP2014524661 A JP 2014524661A
Authority
JP
Japan
Prior art keywords
layer
barrier layer
buffer layer
buffer
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014523972A
Other languages
English (en)
Other versions
JP6224584B2 (ja
Inventor
ガンビン，ヴィンセント
グ，シン
ヘイン，ベンジャミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Northrop Grumman Systems Corp
Original Assignee
Northrop Grumman Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Northrop Grumman Systems Corp filed Critical Northrop Grumman Systems Corp
Publication of JP2014524661A publication Critical patent/JP2014524661A/ja
Application granted granted Critical
Publication of JP6224584B2 publication Critical patent/JP6224584B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

ＮフェイスＧａＮ半導体デバイスは、基板と、前記基板上に配置されたアルミニウムを包含するバッファ層と、前記バッファ層上に配置されたアルミニウムを包含するバリア層と、前記バリア層の上に堆積されたＧａＮチャネル層とを有する。チャネル層、バリア層およびバッファ層が、チャネル層とバリア層との間に遷移して２次元電子ガス(2-DEG)層を形成することを特徴とする。

Description

政府契約
[0001] DARPAによって与えられる契約番号HR011-09-C-0132の条件によって提供されるように、アメリカ政府は特許所有者が相応な値段で他を認可することを必要とするために本発明の支払済みの許可および限られた状況の権利を有することができる。
[0002] 本発明は、一般にN-フェイスGaN半導体デバイスに関し、より詳しくはAlNまたはAlGaNバッファ層を含むN-フェイスGaN高電子移動度トランジスタ（HEMT）デバイスに関する。
[0003] デバイスの回路構成要素を提供するために堆積させるかまたは半導体基板上のさまざまな半導体層を育てるエピタキシャル製作過程までに、集積回路は概して製造される。集積回路のための基板は、さまざまな半導体材料（例えばシリコン、InP、GaAsなど）を含む。
集積回路製作技術が進み、より複雑になるにつれて、より多くの回路構成要素は同じ領域の中の基板に作られ、一緒により密接に間隔を置かれることが可能である。更に、これらの集積回路製作技術によって、回路の操作の周波数が超短波（GHzレンジ）まで増加することができる。
[0004] HEMTデバイスは、多くのアプリケーション、特に高周波または高速アプリケーションを有するポピュラーな半導体デバイスである。GaN HEMTデバイスは適切な基板（例えば炭化ケイ素（SiC）、サファイヤ、シリコンなど）に、典型的にはエピタキシャル成長し、全て当業者にとって公知である。GaN HEMTデバイスのための１つの製造方法は従来技術においてGaフェイス製造と称される。ここで、デバイスプロファイル層は正、またはGa極方位を有して成長する。例えば、典型的HEMTデバイスは、シリコンおよびカーボンの交流結晶質の層を含むSiC基板を有することができる。核形成層（例えばAIN層）はエピタキシャル成長を促進するために概してSIC基板に堆積され、核形成層および次のデバイス層の結晶構造の方位にガリウム方位があるために、核形成層はシリコン表面を有する基板側で成長する。ガリウムおよび窒素が核形成層のエピタキシャル堆積処理のための減圧室に提供されるとき、ガリウムまたはアルミニウムの交互層および窒素が形成されるために、半導体エレメントはそれらの結晶方位に基づいて基板に置かれる。ここで、窒素層は最初に形成される。限られた欠陥を有する結晶構造を提供する核形成層に、GaNバッファ層は、典型的に成長される。AlGaNバリア層はバッファ層に堆積され、ここで、バッファ層およびバリア層の組合せはこれらの層間の遷移で電子の流れのための二次元の電子ガス（2-DEG）層をつくる。
[0005] エピタキシャル層が成長することができる効率を原因として生じるので、様々な形のGaフェイス製造プロセスは、一般的に使用された。基板の反対側が、N-フェイスまたはN極デバイスプロセスと称され、他のデバイスプロファイル層が成長する側であるために、エピタキシャル成長プロセスの方位を逆転させることは従来技術において提唱された。典型的なN-フェイスGaN HEMTデバイス（時々、逆構造HEMT（inverted-HEMT）と概して称される）は、AIN核形成層、GaNバッファ層、AlGaNバックバリア層およびGaNチャネル層を含む。SiC基板のための上で議論される実施形態のために、デバイスプロファイル層は基板のカーボン表面に成長され、その結果、デバイスプロファイル層の結晶方位にガリウム方位の代わりに窒素方位がある。
[0006] 上記のように、N-フェイスデバイスに関して、類似した層はGaフェイスデバイスに関しては主要部として堆積するが、しかし、アルミニウムの方位、ガリウムおよび核形成層、GaNバッファ層およびGaNチャネルが階層化するAlGaN/AINを形成する窒素の結晶が結晶方位において対向するために、それらは対向する方位および極性を有する。GaNチャネル層はAlGaNバックバリア層に成長し、ここで、2-DEGチャネルはそれからそれらの２つの層の間で形成される。2-DEG層のチャネル電子は、AlGaN/AlNバックバリアおよびGaNチャネル層の間の圧電性の/自然発生的な分極化効果から誘導される。AlGaNのバックバリア層はGaNバッファ層上に成長させるとき、Ｎフェイスデバイスの場合、結晶の向きが反対の2-DEG層がその間に形成されることはない。
[0007] N-フェイス製造方法がGaフェイス製造プロセスより概してむずかしいにもかかわらず、2-DEG層を形成するとき、N-フェイス製造方法は概してより望ましい結果を提供する。チャネル層がN-フェイスデバイスのAlGaNバックバリア層の上に形成されるので、多くの効果（例えばソースおよびドレイン端子により良い電気的接点を作る能力）は理解されることができる。また、チャネル層がバリア層および接触の間にあるので、デバイスをオン／オフ動作に切替えることはより迅速かつ効率よく実行されることができる。更に、チャネル層の位置はバッファリーク電流を減らし、それはパワーを節約して、パフォーマンスを増やす。
[0008] 垂直方向のＮフェイスHEMTデバイスのスケーリングは、それが2-DEG層の電荷を減少させるために、自然に発生する表面空乏層が観測されるゲート-チャネル間距離を減少させるために行うことができる。これは、より大きい分極電荷が補償を提供することを必要とする。厚みおよび／またはAlGaN/AlNバックバリア層のアルミニウム組成は、2-DEG層の充分なキャリア密度を維持するために増加しなければならない。標準GaNバッファ層プロファイルと、アルミニウム組成の増大またはバックバリアの厚さは、原子間間隔の差の結果として、デバイスに大きな応力を生成する。その結果、ウェハは深刻な反りか、クラックが入ったりすることがある。このクラッキングは、2-DEG層のチャージを減少させる。更に、ウェハの反りは、高解像度リソグラフィの低い歩留まりの原因となる。
[0009] 図1は、周知のN-フェイスHEMTデバイスのデバイスプロファイルである。 [0010] 図２は、AlNバッファ層を含んでいるN-フェイスHEMTデバイスのデバイスプロファイルである。 [0011] 図3は、AlGaNバッファ層を含んでいるN-フェイスHEMTデバイスのデバイスプロファイルである。 [0012] 図４は、水平軸に深さ、左の垂直軸にエネルギー、および、右側の垂直軸に図3に示されるデバイスの電子エネルギーを示すボリュームを示すグラフである。
[0013] AlNまたはAlGaNバッファ層を含んでいるN-フェイスGaN HEMTデバイスに向けられる本発明の実施形態の以下の説明は、単に自然に典型的で、本発明またはそのアプリケーションを制限することを目的とする方法または使用法ではない。
[0014] 図1は、HEMTデバイス10のさまざまなエピタキシャルまたはデバイスプロファイル層が周知のエピタキシャル成長技術を使用して堆積する基板12を含んでいる周知のN-フェイスHEMTデバイス10のデバイスプロファイルである。基板12は、本願明細書において議論される目的に適しているいかなる基板（例えばSiC、サファイヤ、GaN、AIN、Siなど）であってよい。デバイス10がN-フェイスデバイスであるので、基板12の方位はデバイス10の他のプロファイル層を仕上げている基板12の上部表面がデバイス層に当業者によってかなりよく理解されているように、窒素方位を有するものである。
[0015] 本実施形態では、AlN核形成層14は、基層をデバイスプロファイル層の適当なエピタキシャル成長に提供するために基板12上で成長する。次いで、GaNバッファ層16は核形成層14上で成長し、AlGaNバリア層18はバッファ層16上に成長し、任意のAlNバリア層20はバリア層18上に成長し、ここで、層18および20の組合せは電子チャネルのためのバックバリアを形成する。GaNチャネル層22は、バリア層20に堆積され、AlGaN/AlNバックバリアおよびGaNチャネル層22間の圧電性の/自然発生的な分極化効果はバリア層20およびチャネル層22間の2-DEG層24を生成する。適切なパタニングおよび金属堆積ステップは、それからソース、ドレインおよびゲート端子（図示せず）をチャネル層22に堆積するように実行される。
[0016] デバイス10に示すのと同じであるか又は類似したデバイス層を有することができるGaフェイスデバイスにおいて、エピタキシャル成長プロセスの結果として、起こる要素および層の対向するクリスタル方位はバッファ層16とバリア層18との間の2-DEG層をつくる。ここで、GaNチャネル層22はGa表面デバイスのそのタイプに、入れられない。AlGaNバリア層18は、電子チャネルの中の電子ガスとコンタクトとの間の電子のソースである。
[0017] N-フェイスデバイス10に関して、さまざまな要素および層の方位は、2-DEG層24にそれがデバイス10の端末または接点（図示せず）を有するより良い電気的接点を作ることができているバリア層20の上にある。しかし、この構成、そして、層のオリエンテーション圧電性の効果および電荷保存の結果としての層16と18との間の自由なホールチャージ層26を作成する。それが寄生的な静電容量をつくって、漏出電流を引き起こすことがありえ、デバイス10による電流の流れの周波数レスポンスを減らすので、自由なホールチャージ層26は逆にデバイス性能を遂行する。更に、自由なホールチャージ層26はトラップチャージを作成する穴の流れを引き起こし、それはまた、デバイス10の速度を制限する。また、GaNバッファ層16およびAlGaNバリア層18の間の遷移は、層16および18の格子の方位間の原子間隔の違いの結果として、層16および18間の横方向の張力の緊張を引き起こす。特に、AIGaNおよびAINバリア層18および20の原子間隔は層16の原子間隔より狭く、層18または層18および20の厚みのアルミニウムの濃度があまりに高い場合、横方向の張力の圧力は層18および20にクラックが入り、または、ウェーハは著しい湾曲を有する。このクラッキングおよび湾曲問題が層18のアルミニウムおよび／またはクラッキングを予防するのに必要である層18および20の厚みの量を制限するので、チャージまたは実行することができる電子の量はまた、制限され、それは速度およびデバイス10の性能を制限する。
[0018] 図２は、上記のように、デバイス10の横方向の張力の圧力に関する課題に対応して修正するN-フェイスHEMTデバイス30のデバイスプロファイルである。デバイス30は、基板12と同様の基板32、およびいかなる適切な材料からなる存在をも含む。AIN核形成層14およびGaNバッファ層16の代わりに、デバイス30は基板32に直接発達するAlNバッファ層34を含む。そして、それは核形成層14の必要を除去する。したがって、バッファ層34は、エピタキシャル成長を促進するための構造および基板32で起こることができる欠陥を減らす層を提供する。任意のAlGaNバックバリア層36は、バッファ層34に堆積され、必要な場合は、導かれることができるバリア層18と類似し、または、AINバッファ層34がGaNチャネルに十分なチャージを提供するので、除去されることができる。次いで、GaNチャネル層38は、バックバリア層36に堆積され、ここで、AINバッファ層34およびGaNチャネル層38間の圧電性の/自然発生的な分極化効果は、電子フローチャネルを提供する2-DEG層40を形成させる。ある実施形態では、層36としてのアルミニウムおよびガリウム変化の濃度が堆積する所で、任意のバックバリア層36は傾斜される。一般的に、任意の層36の傾斜づけは、バッファ層34とバックバリア層36との間の遷移の近くでより低い濃度のアルミニウムとより高い濃度のガリウムと、層36とチャネル層38との間の遷移の近くで、より高い濃度のアルミニウムとより低い濃度のガリウムとを提供する。所望ならば、任意のAlNキャップ層42は、チャネル層38の上に堆積することができる。
[0019] ガリウムがバッファ層34のアルミニウムと取り替えられるので、自由なホールチャージ層がもはや存在しない。層32および34の間の基板接点に対するAINバッファは、成長した層（充電層は有意に開発することができない自由なホール）と関連する欠陥の有意な数を含み、著しいチャージを負うことが可能でない。AINバッファ層34が使用される場合、引張歪みがもはや存在せず、オプションのバックバリア層36が使用される場合、歪みが大幅に低減されるが、しかし、層34および36の間の原子間隔の差を低減することにより、バッファ層34におけるアルミニウムの添加の結果としての圧縮の性質である。更に、バックバリア層36より多くのバッファ層34のアルミニウムは、デバイス30がクラックが入るのを防止する圧縮緊張を引き起こす。
[0020] 強い圧電性フィールドがAlNバッファ層34の間にあり、GaNは2-DEG層40の電子を誘導する層38を向け、このように、AIGaNバックバリア層36は任意である。バッファ層34のAlNのワイドバンドギャップは、2-DEG層40と基板32との間の理想的な絶縁を提供する。これはバックバリアの下で自由ホールチャージを除去し、それはRFパフォーマンス低下を引き起こすことがありえる。
[0021] 多数の設計オプションは、2-DEG層40の電子密度を制御するために利用でき、例えばGaNチャネル層38の厚みを制御して、AlNキャップ層42を提供し、および／またはAlGaN層36を傾斜づけする。さまざまな技術は、厚みを選ぶことを含む特定のデバイスまたは手段アプリケーションおよびバックバリア層36の組成のためのGaNチャネル層38の電子の数を制御するために使用されることができる。更なる他の設計考慮は、2-DEG層40の位置を制御するために使用されることができる。
[0022] 図3はまた、デバイス10を有する上で議論される割れる課題に対処するN-フェイス他のHEMTデバイス50のデバイスプロファイルである。デバイス50は、基板32と同様の基板52およびチャネル層38と同様のGaNチャネル層54を含む。本実施形態では、AlNバッファ層34は、例えば、同じであるか類似した効果を提供するAlGaNバッファ層56と取り替えられる。そして、圧力を減らすかまたは除去する。任意のAlNバックバリア層58はバッファ層56に置かれる。ここで、バックバリア層58およびチャネル層54間の圧電性の/自然発生的な分極化効果は2-DEG層60をつくる。デバイス50は、歪分散と格子不整合のための利点を提供しつつ、上述のように自由ホールチャージ層28、バッファ層56およびバック障壁層58との間の引張歪みを排除している。デバイス50のために、1つの非制限する実施形態で、バックバリア層58は2ナノメートルであってもよく、チャネル層54は厚さ6ナノメートルであってもよい。
[0023] 図4は、水平軸に深さ、左の垂直軸にエネルギーおよび右側の垂直軸にボリュームを有するグラフである。グラフ線62および64は伝導帯のエネルギーを識別し、それぞれ、バッファ層56およびグラフ第66行の原子価バンドは2-DEG層60の電子の濃度である。
[0024] HEMTデバイス30および50は、手段10に示される周知のN-フェイスHEMT側面に勝る多くの利点を提供する。例えば、デバイス30および50はGaNチャネル層およびAlNまたはAlGaNバッファ層間の強い圧電性フィールドのために、積極的なデバイススケーリングを可能にする。更に、AlNまたはAlGaNバッファ層の大きいバンドギャップは、バッファリークを減らして、チャネルコンファインメントを増やす。また、クラックが入っているエピ層は、AlGaNバックバリア層の抗張力を減らすことによって除去される。また、デバイス30および50は、バックバリア層の背後にある電荷の自由ホールを排除し、引張応力を排除するか、全体的なエピ層の応力のバランスをとることによって、ウェハの湾曲を最小限に抑える。更に、デバイス30および50は、チャネル厚および2-DEG電荷の増加スケーリングを可能にすることにより、より高いチャネル電荷にアクセス抵抗を低減することにより、 還元ウェハの反りに起因する高いデバイス歩留まりを設けることにより、GaNおよびAlGaNの対AlN層の高い熱伝導率を有するAlNバッファ・プロファイルのより高い熱放散を提供することにより、バッファ層下部のリーク電流を提供し、正孔の電荷の除去によってRFのばらつきを低減することによってHEMTデバイスの性能を向上させる。
[0025] 前述の議論は、単に典型的な実施形態だけを開示して記載する。当業者は、この種の議論から、および、添付の図面並びに特許請求の範囲（そのさまざまな変更）から直ちに、修正変更が以下の特許請求の範囲に記載の開示の趣旨および範囲から逸脱することなく、その中でなされることができると認識する。

Claims (20)

  1. 基板と、
    前記基板上に配置されたアルミニウムを包含するバッファ層と、
    前記バッファ層上に配置されたアルミニウムを包含するバリア層と、
    前記バリア層の上に堆積されたＧａＮチャネル層と
    を有し、
    チャネル層、バリア層およびバッファ層が、チャネル層とバリア層との間に遷移して２次元電子ガス(2-DEG)層を形成することを特徴とするＮフェイスＧａＮ半導体デバイス。
  2. 前記バッファ層がＡｌＮバッファ層であることを特徴とする請求項１に記載のデバイス。
  3. 前記バッファ層が、ＡｌＧａＮバッファ層であることを特徴とする請求項１に記載のデバイス。
  4. 前記バリア層が、ＡｌＧａＮバリア層であることを特徴とする請求項１に記載のデバイス。
  5. 前記ＡｌＧａＮバリア層が、傾斜層であり、バリア層のガリウムとアルミニウムが、バッファ層とバリア層との間の遷移で高い濃度のアルミニウム及び低い濃度のガリウムから、バリア層とチャネル層との間の遷移で低い濃度のアルミニウムおよび高い濃度のガリウムまで選択的に傾斜することを特徴とする請求項４に記載のデバイス。
  6. 前記バリア層が、ＡｌＮバリア層であることを特徴とする請求項１に記載のデバイス。
  7. 前記半導体デバイスが、高電子移動度トランジスタ(HEMT)デバイスであることを特徴とする請求項１に記載のデバイス。
  8. 基板が、シリコンカーバイド(SiC)基板であることを特徴とする請求項１に記載のデバイス。
  9. シリコンカーバイド(SiC)基板と、
    基板上に堆積されたアルミニウムを包含するバッファ層と、
    前記バッファ層上に堆積されたアルミニウムを包含するバリア層と、
    前記バリア層上に堆積されたＧａＮチャネル層と
    を有し、
    チャネル層、バリア層、および、バッファ層が、チャネル層とバリア層との間の遷移で２次元電子ガス(2-DEG)層を形成することを特徴とするＮフェイスＧａＮ高電子移動度トランジスタ(HEMT)デバイス。
  10. バッファ層がＡｌＮバッファ層であることを特徴とする請求項９に記載のデバイス。
  11. 前記バッファ層が、ＡｌＧａＮバッファ層であることを特徴とする請求項９に記載のデバイス。
  12. 前記バリア層が、ＡｌＧａＮバリア層であることを特徴とする請求項９に記載のデバイス。
  13. 前記ＡｌＧａＮバリア層が、傾斜層であり、バリア層のアルミニウムおよびガリウムが、バッファ層とバリア層との間の遷移で高い濃度のアルミニウム及び低い濃度のガリウムから、バリア層とチャネル層との間の遷移で低い濃度のアルミニウムおよび高い濃度のガリウムまで選択的に傾斜することを特徴とする請求項１２に記載のデバイス。
  14. 前記バリア層がＡｌＮバリア層であることを特徴とする請求項９に記載のデバイス。
  15. 基板を提供するステップと、
    バッファ層がアルミニウムを包含するＮフェイス方位デバイスを形成する基板の面にバッファ層をエピタキシャル成長させるステップと、
    バッファ層にアルミニウムを包含するバリア層をエピタキシャル成長させるステップと、
    チャネル層、バリア層、および、バッファ層が、チャネル層とバリア層との間の遷移で２次元電子ガス(2-DEG)層を形成するように、バリア層上にＧａＮチャネル層をエピタキシャル成長させるステップと、
    を有することを特徴とするＮフェイスＧａＮ半導体デバイスを製造する方法。
  16. 前記バッファ層をエピタキシャル成長させるステップが、ＡｌＮバッファ層をエピタキシャル成長させるステップを包含することを特徴とする請求項１５に記載の方法。
  17. 前記バッファ層をエピタキシャル成長させるステップが、ＡｌＧａＮバッファ層をエピタキシャル成長させるステップを包含することを特徴とする請求項１５に記載の方法。
  18. 前記バリア層をエピタキシャル成長させるステップが、ＡｌＧａＮバリア層をエピタキシャル成長させるステップを包含することを特徴とする請求項１５に記載の方法。
  19. 前記バリア層をエピタキシャル成長させるステップが、ＡｌＮバリア層をエピタキシャル成長させるステップを包含することを特徴とする請求項１５に記載の方法。
  20. 前記半導体デバイスが、高電子移動度トランジスタ(HEMT)デバイスであることを特徴とする請求項１５に記載の方法。
JP2014523972A 2011-07-29 2012-07-25 ＡｌＮバッファＮ極ＧａＮＨＥＭＴプロファイル Active JP6224584B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/194,213 US8710511B2 (en) 2011-07-29 2011-07-29 AIN buffer N-polar GaN HEMT profile
US13/194,213 2011-07-29
PCT/US2012/048178 WO2013019516A1 (en) 2011-07-29 2012-07-25 AIN BUFFER N-POLAR GaN HEMT PROFILE

Publications (2)

Publication Number Publication Date
JP2014524661A true JP2014524661A (ja) 2014-09-22
JP6224584B2 JP6224584B2 (ja) 2017-11-01

Family

ID=46690695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014523972A Active JP6224584B2 (ja) 2011-07-29 2012-07-25 ＡｌＮバッファＮ極ＧａＮＨＥＭＴプロファイル

Country Status (4)

Country Link
US (1) US8710511B2 (ja)
EP (1) EP2737538A1 (ja)
JP (1) JP6224584B2 (ja)
WO (1) WO2013019516A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016187025A (ja) * 2015-03-27 2016-10-27 富士通株式会社 半導体装置
CN107004579A (zh) * 2014-11-25 2017-08-01 三垦电气株式会社 外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法
JP2019050233A (ja) * 2017-09-07 2019-03-28 富士通株式会社 半導体装置及びその製造方法
JP2019083255A (ja) * 2017-10-30 2019-05-30 国立大学法人山口大学 電界効果トランジスタ及びその製造方法
JP2019192795A (ja) * 2018-04-25 2019-10-31 住友電工デバイス・イノベーション株式会社 高電子移動度トランジスタ
US10790385B2 (en) 2018-04-25 2020-09-29 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer
WO2022107233A1 (ja) * 2020-11-18 2022-05-27 日本電信電話株式会社 トランジスタの製造方法
WO2023153154A1 (ja) * 2022-02-10 2023-08-17 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板、エピタキシャル基板および機能素子

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781292B2 (ja) 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
US8722526B2 (en) * 2012-07-27 2014-05-13 Veeco Ald Inc. Growing of gallium-nitrade layer on silicon substrate
KR101933230B1 (ko) * 2012-08-10 2018-12-27 엔지케이 인슐레이터 엘티디 반도체 소자, ｈｅｍｔ 소자, 및 반도체 소자의 제조 방법
KR20140073646A (ko) * 2012-12-04 2014-06-17 서울바이오시스 주식회사 단결정 질화갈륨 기판 및 그 제조 방법
US9406564B2 (en) * 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
CN104979195B (zh) * 2015-07-15 2018-04-27 中国科学院半导体研究所 SiC基HEMT器件的制备方法
WO2017171870A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Gallium nitride transistor with underfill aluminum nitride for improved thermal and rf performance
US11588096B2 (en) 2016-04-11 2023-02-21 The Regents Of The University Of California Method to achieve active p-type layer/layers in III-nitrtde epitaxial or device structures having buried p-type layers
CN106816362B (zh) * 2017-01-12 2019-12-31 西安电子科技大学 基于c面Al2O3图形衬底的AlN薄膜及其制备方法
US10840264B2 (en) 2017-09-28 2020-11-17 International Business Machines Corporation Ultra-thin-body GaN on insulator device
WO2019066908A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE POLARIZATION JUNCTION DIODE
US11295992B2 (en) 2017-09-29 2022-04-05 Intel Corporation Tunnel polarization junction III-N transistors
US11437504B2 (en) 2017-09-29 2022-09-06 Intel Corporation Complementary group III-nitride transistors with complementary polarization junctions
WO2019066921A1 (en) 2017-09-29 2019-04-04 Intel Corporation GROUP III NITRIDE ELECTROLUMINESCENT DEVICES COMPRISING POLARIZATION JUNCTION
US10847623B2 (en) 2018-09-26 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with ferroelectric aluminum nitride
US11515407B2 (en) * 2018-12-26 2022-11-29 Intel Corporation High breakdown voltage structure for high performance GaN-based HEMT and MOS devices to enable GaN C-MOS
US11594625B2 (en) * 2019-02-26 2023-02-28 The Regents Of The University Of California III-N transistor structures with stepped cap layers
CN110838518A (zh) * 2019-10-10 2020-02-25 深圳大学 一种hemt器件的外延结构及其制备方法和应用
US20220285585A1 (en) * 2019-12-05 2022-09-08 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
US11522077B2 (en) * 2020-05-27 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of p-channel and n-channel E-FET III-V devices with optimization of device performance
CN112687738A (zh) * 2020-12-24 2021-04-20 晶能光电（江西）有限公司 N极性AlGaN/GaN HEMT器件及其生长方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310644A (ja) * 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびエピタキシャル基板
JP2008211089A (ja) * 2007-02-27 2008-09-11 Fujitsu Ltd 化合物半導体装置及びそれを用いたドハティ増幅器
JP2009509343A (ja) * 2005-09-16 2009-03-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ
JP2009283960A (ja) * 2005-04-26 2009-12-03 Sharp Corp 電界効果型トランジスタ
JP2011003808A (ja) * 2009-06-19 2011-01-06 Nec Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
CA2454269C (en) 2001-07-24 2015-07-07 Primit Parikh Insulating gate algan/gan hemt
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US20050006639A1 (en) 2003-05-23 2005-01-13 Dupuis Russell D. Semiconductor electronic devices and methods
US7052942B1 (en) 2003-09-19 2006-05-30 Rf Micro Devices, Inc. Surface passivation of GaN devices in epitaxial growth chamber
US20050133816A1 (en) 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
JP2006032911A (ja) 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
US7544963B2 (en) 2005-04-29 2009-06-09 Cree, Inc. Binary group III-nitride based high electron mobility transistors
US7399692B2 (en) 2005-10-03 2008-07-15 International Rectifier Corporation III-nitride semiconductor fabrication
JP5274245B2 (ja) 2006-04-10 2013-08-28 富士通株式会社 化合物半導体構造とその製造方法
JP2008124262A (ja) 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
US7501670B2 (en) 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
US20090085065A1 (en) 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
TW200903805A (en) 2007-05-24 2009-01-16 Univ California Polarization-induced barriers for N-face nitride-based electronics
WO2008151138A1 (en) 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
JP4584293B2 (ja) 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
US7800132B2 (en) 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
JP5100413B2 (ja) 2008-01-24 2012-12-19 株式会社東芝 半導体装置およびその製造方法
US8674407B2 (en) 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US20100084687A1 (en) 2008-10-03 2010-04-08 The Hong Kong University Of Science And Technology Aluminum gallium nitride/gallium nitride high electron mobility transistors
US20100109018A1 (en) 2008-10-31 2010-05-06 The Regents Of The University Of California Method of fabricating semi-insulating gallium nitride using an aluminum gallium nitride blocking layer
US7884394B2 (en) 2009-02-09 2011-02-08 Transphorm Inc. III-nitride devices and circuits
US20100219452A1 (en) 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES
JP2010238752A (ja) 2009-03-30 2010-10-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
JP5487749B2 (ja) 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
US8268707B2 (en) 2009-06-22 2012-09-18 Raytheon Company Gallium nitride for liquid crystal electrodes
US8168486B2 (en) 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
JP2011040676A (ja) 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5589329B2 (ja) 2009-09-24 2014-09-17 豊田合成株式会社 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置
KR20110122525A (ko) * 2010-05-04 2011-11-10 삼성전자주식회사 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283960A (ja) * 2005-04-26 2009-12-03 Sharp Corp 電界効果型トランジスタ
JP2006310644A (ja) * 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびエピタキシャル基板
JP2009509343A (ja) * 2005-09-16 2009-03-05 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｎ極窒化アルミニウムガリウム／窒化ガリウムエンハンスメントモード電界効果トランジスタ
JP2008211089A (ja) * 2007-02-27 2008-09-11 Fujitsu Ltd 化合物半導体装置及びそれを用いたドハティ増幅器
JP2011003808A (ja) * 2009-06-19 2011-01-06 Nec Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004579A (zh) * 2014-11-25 2017-08-01 三垦电气株式会社 外延晶片、半导体元件、外延晶片的制造方法、以及半导体元件的制造方法
JP2016187025A (ja) * 2015-03-27 2016-10-27 富士通株式会社 半導体装置
JP2019050233A (ja) * 2017-09-07 2019-03-28 富士通株式会社 半導体装置及びその製造方法
JP2019083255A (ja) * 2017-10-30 2019-05-30 国立大学法人山口大学 電界効果トランジスタ及びその製造方法
JP7037801B2 (ja) 2017-10-30 2022-03-17 国立大学法人山口大学 電界効果トランジスタ及びその製造方法
JP2019192795A (ja) * 2018-04-25 2019-10-31 住友電工デバイス・イノベーション株式会社 高電子移動度トランジスタ
US10790385B2 (en) 2018-04-25 2020-09-29 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer
US10971614B2 (en) 2018-04-25 2021-04-06 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer
JP7074282B2 (ja) 2018-04-25 2022-05-24 住友電工デバイス・イノベーション株式会社 高電子移動度トランジスタ
US11557668B2 (en) 2018-04-25 2023-01-17 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer
WO2022107233A1 (ja) * 2020-11-18 2022-05-27 日本電信電話株式会社 トランジスタの製造方法
WO2023153154A1 (ja) * 2022-02-10 2023-08-17 日本碍子株式会社 Ｉｉｉ族元素窒化物半導体基板、エピタキシャル基板および機能素子

Also Published As

Publication number Publication date
EP2737538A1 (en) 2014-06-04
US20130026489A1 (en) 2013-01-31
US8710511B2 (en) 2014-04-29
JP6224584B2 (ja) 2017-11-01
WO2013019516A1 (en) 2013-02-07

Similar Documents

Publication Publication Date Title
JP6224584B2 (ja) ＡｌＮバッファＮ極ＧａＮＨＥＭＴプロファイル
US8450782B2 (en) Field effect transistor, method of manufacturing field effect transistor, and method of forming groove
US8362492B2 (en) Electronic field effect devices and methods for their manufacture
US8575651B2 (en) Devices having thick semi-insulating epitaxial gallium nitride layer
US7901994B2 (en) Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers
JP2018533837A (ja) ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ
US20070164315A1 (en) Cap Layers Including Aluminum Nitride for Nitride-Based Transistors and Methods of Fabricating Same
CN101399284B (zh) 氮化镓基高电子迁移率晶体管结构
JP5546514B2 (ja) 窒化物半導体素子及び製造方法
EP1817798A2 (en) Cap layers and/or passivation layers for nitride-based transistors, transistor structures and methods of fabricating same
JP2012156538A (ja) 高電子移動度トランジスタ（ｈｅｍｔ）
EP1771876A1 (en) Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
JP2010232377A (ja) 半導体素子
JP2013504889A (ja) 半導体構造
JP2011166067A (ja) 窒化物半導体装置
JP6896063B2 (ja) イオン注入を用いた高抵抗窒化物バッファ層の半導体材料成長
JP2015527749A (ja) Ｉｎｇａｎチャネルのｎ極のｇａｎｈｅｍｔ特性
US20150357182A1 (en) Fabrication of III-Nitride Power Semiconductor Device
JP2008091699A (ja) 半導体トランジスタの製造方法
JP2015133354A (ja) 窒化物半導体エピタキシャルウェハ及び窒化物半導体デバイス
JP2011171639A (ja) 半導体装置、半導体ウェハ、半導体装置の製造方法及び半導体ウェハの製造方法
JP2010062168A (ja) 高周波用半導体素子、高周波用半導体素子形成用のエピタキシャル基板、および高周波用半導体素子形成用エピタキシャル基板の作製方法
US20120132962A1 (en) Method of Manufacturing Semiconductor Device and Semiconductor Device
TWI572036B (zh) Nitride crystal structure
KR101462430B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171005

R150 Certificate of patent or registration of utility model

Ref document number: 6224584

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250