JP2016187025A - 半導体装置 - Google Patents

Abstract

【課題】オン抵抗が低く、２次元電子ガスとソース電極及びドレイン電極との間の抵抗の低い、効率の高い半導体装置を提供する。【解決手段】基板１０の上に、窒化物半導体により形成された表面が窒素極性の電子供給層２１と、電子供給層２１の上に、窒化物半導体により形成された表面が窒素極性の電子走行層２３と、電子走行層２３の上に、窒化物半導体により形成された表面が窒素極性のキャップ層２４と、キャップ層２４の上に形成されたゲート電極３１、ソース電極３２及びドレイン電極３３と、を有する。電子供給層２１は、ＩｎＡｌＮを含む材料により形成されており、電子走行層２３は、ＧａＮを含む材料により形成されており、キャップ層２４は、ＩｎＧａＮを含む材料により形成されている。【選択図】図２

Description

本発明は、半導体装置に関するものである。

近年、次世代の高効率高周波デバイスとして、ＧａＮと格子整合するＩｎ組成１７％のＩｎＡｌＮを電子供給層に用いた高電子移動度トランジスタ（ＩｎＡｌＮ／ＧａＮ ＨＥＭＴ）が注目を集めている。格子整合したＩｎＡｌＮ／ＧａＮにおいて、ＩｎＡｌＮとＧａＮの高い伝導体不連続量とＩｎＡｌＮの自発分極により発生した２次元電子ガス（two dimensional electron gas）は、従来のＡｌＧａＮ／ＧａＮの構成よりも、電子密度が２、３倍高い。

国際公開第２０１１／１３２２８４号パンフレット 国際公開第２００８／１０５３７８号パンフレット

Can-Tao Zhong, and Guo-Yi Zhang, RARE METALS, Springerlink.com, 2013, DOI 10.1007/s12598-013-0163-5

ところで、ＩｎＡｌＮ／ＧａＮ ＨＥＭＴにおいては、ＩｎＡｌＮとＧａＮの間に、ＩｎＡｌＮよりもバンドギャップの大きいＡｌＮをスペーサ層として形成した構造のものがある。このようにＡｌＮによりスペーサ層を形成し、２次元電子の閉じ込め効果を高めることにより、界面ポテンシャルから染み出した２次元電子が、ＩｎＡｌＮで合金散乱を受け、移動度が低下することを抑制することができる。

しかしながら、バンドギャップの大きいＡｌＮをスペーサ層として形成した場合、スペーサ層が２次元電子ガスとソース電極及びドレイン電極との間に形成される。このため、ソース電極及びドレイン電極と２次元電子ガスとの間の抵抗が高くなり、オン電流が低下し、効率が低下する等の問題点があった。

このため、２次元電子ガスとソース電極及びドレイン電極との間の抵抗が低く、オン電流が大きく、効率の高い半導体装置が求められている。

本実施の形態の一観点によれば、基板の上に、窒化物半導体により形成された表面が窒素極性の電子供給層と、前記電子供給層の上に、窒化物半導体により形成された表面が窒素極性の電子走行層と、前記電子走行層の上に、窒化物半導体により形成された表面が窒素極性のキャップ層と、前記キャップ層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有し、前記電子供給層は、ＩｎＡｌＮを含む材料により形成されており、前記電子走行層は、ＧａＮを含む材料により形成されており、前記キャップ層は、ＩｎＧａＮを含む材料により形成されていることを特徴とする。

開示の半導体装置によれば、２次元電子ガスとソース電極及びドレイン電極との間の抵抗を低くすることができるため、オン電流を大きくすることができ、効率を向上させることができる。

窒化物半導体により形成された半導体装置（ＨＥＭＴ）の構造図 第１の実施の形態における半導体装置の構造図 窒化物半導体により形成されたキャップ層を有しない半導体装置の構造図 図３に示す半導体装置の半導体層のエネルギバンド図 第１の実施の形態における半導体装置の半導体層のエネルギバンド図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の製造方法の工程図（３） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の半導体層のエネルギバンド図（１） 第２の実施の形態における半導体装置の半導体層のエネルギバンド図（２） 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の製造方法の工程図（３） 第２の実施の形態における半導体装置の製造方法の工程図（４） 第２の実施の形態における半導体装置の製造方法の工程図（５） 第３の実施の形態における半導体装置の構造図 第４の実施の形態における半導体デバイスの説明図 第４の実施の形態におけるＰＦＣ回路の回路図 第４の実施の形態における電源装置の回路図 第４の実施の形態における高周波増幅器の構造図

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。

〔第１の実施の形態〕
最初に、窒化物半導体により形成された半導体装置として、電子走行層にＧａＮを用い、電子供給層にＩｎＡｌＮを用いたＨＥＭＴについて、図１に基づき説明する。この半導体装置は、図１に示されるように、基板９１０の上に、バッファ層９１１、電子走行層９２１、スペーサ層９２２、電子供給層９２３が積層して形成されている。電子供給層９２３の上には、ゲート電極９３１、ソース電極９３２、ドレイン電極９３３が形成されている。バッファ層９１１はＡｌＧａＮ等により形成されており、電子走行層９２１はＧａＮにより形成されており、スペーサ層９２２はＡｌＮにより形成されており、電子供給層９２３はＩｎ_０．１７Ａｌ_０．８３Ｎにより形成されている。これにより、電子走行層９２１において、電子走行層９２１とスペーサ層９２２との界面近傍のには、２ＤＥＧ（two dimensional electron gas：二次元電子ガス）が生成される。

図１に示される電子走行層にＧａＮを用い、電子供給層にＩｎ_０．１７Ａｌ_０．８３Ｎを用いたＨＥＭＴでは、２ＤＥＧは自発分極により生成され、電子密度は２．７３×１０^１３／ｃｍ^２である。これに対し、電子走行層にＧａＮを用い、電子供給層にＡｌ_０．２Ｇａ_０．８Ｎを用いたＨＥＭＴでは、２ＤＥＧは自発分極とピエゾ分極により生成され、電子密度は１．０５×１０^１３／ｃｍ^２である。よって、電子供給層をＡｌ_０．２Ｇａ_０．８ＮからＩｎ_０．１７Ａｌ_０．８３Ｎにすることにより、２ＤＥＧの電子密度を２〜３倍にすることができる。

また、図１に示される半導体装置においては、ＧａＮにより形成される電子走行層９２１とＩｎＡｌＮにより形成される電子供給層９２３との間に、ＡｌＮによりスペーサ層９２２が形成することにより、キャリアの移動度を高めることができる。しかしながら、ＡｌＮはバンドギャップが大きいため、ソース電極９３２と２ＤＥＧ９２１ａとの間、及び、ドレイン電極９３３と２ＤＥＧ９２１ａとの間の抵抗が高くなり、オン電流が低くなるため、効率が低くなる。

（半導体装置）
次に、第１の実施の形態の半導体装置について、図２に基づき説明する。本実施の形態における半導体装置は、基板１０の上に、第１のバッファ層１１、第２のバッファ層１２、電子供給層２１、スペーサ層２２、電子走行層２３、キャップ層２４が順に形成されている。

基板１０にはサファイア基板等が用いられており、第１のバッファ層１１は、表面が窒素極性のＡｌＮ、ＡｌＧａＮ等により形成されており、第２のバッファ層１２は、表面が窒素極性のＧａＮにより形成されている。電子供給層２１は、表面が窒素極性のＩｎＡｌＮにより形成されており、スペーサ層２２は、表面が窒素極性のＡｌＮにより形成されており、電子走行層２３は、表面が窒素極性のＧａＮにより形成されている。また、キャップ層２４は、表面が窒素極性のＩｎＧａＮにより形成されている。これにより、電子走行層２３において、スペーサ層２２と電子走行層２３との界面の近傍には、２ＤＥＧ２３ａが生成される。また、キャップ層２４の上には、ゲート電極３１、ソース電極３２、ドレイン電極３３が形成されている。

本実施の形態においては、基板１０となるサファイア基板をアンモニア雰囲気中で十分に窒化処理をすることにより、サファイア基板の表面を十分に窒化する。このように表面が窒化された基板１０の上に、窒化物半導体膜をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属気相成長法）によりエピタキシャル成長させると、成膜された窒化物半導体膜の表面は窒素極性となる。基板１０としては、サファイア基板以外には、ＳｉＣ基板等を用いることができる。

本実施の形態における半導体装置においては、ソース電極３２と２ＤＥＧ２３ａとの間、及び、ドレイン電極３３と２ＤＥＧ２３ａとの間には、バンドギャップの広いＡｌＮ等の膜が形成されていない。従って、ソース電極３２と２ＤＥＧ２３ａとの間及びドレイン電極３３と２ＤＥＧ２３ａとの間の抵抗を低くすることができ、オン電流を大きくすることができる。また、電子供給層２１と電子走行層２３との間には、ＡｌＮによりスペーサ層２２が形成されているため、図１に示される半導体装置と同様にキャリアの移動度が高い。

更に、本実施の形態における半導体装置は、ＩｎＧａＮによりキャップ層２４が形成されているため、２ＤＥＧ２３ａの密度を高くすることができる。具体的には、図３に示されるキャップ層２４が形成されていない半導体装置と比較して、図２に示される本実施の形態における半導体装置は、２ＤＥＧ２３ａの密度が高くなる。

尚、図３に示される半導体装置は、基板１０の上に、第１のバッファ層１１、第２のバッファ層１２、電子供給層２１、スペーサ層２２、電子走行層２３をが形成されている。基板１０にはサファイア基板等が用いられており、第１のバッファ層１１は、表面が窒素極性のＡｌＮ、ＡｌＧａＮ等により形成されており、第２のバッファ層１２は、表面が窒素極性のＧａＮにより形成されている。電子供給層２１は、表面が窒素極性のＩｎＡｌＮにより形成されており、スペーサ層２２は、表面が窒素極性のＡｌＮにより形成されており、電子走行層２３は、表面が窒素極性のＧａＮにより形成されている。電子走行層２３の上には、ゲート電極３１、ソース電極３２、ドレイン電極３３が形成されている。

図４は、図３に示される半導体装置のコンダクションバンドのエネルギの状態を示す。尚、電子走行層２３は膜厚が５ｎｍのＧａＮ、スペーサ層２２は膜厚が１ｎｍのＡｌＮ、電子供給層２１は膜厚が８ｎｍのＩｎＡｌＮにより形成されるものとする。シミュレーションにより得られた図３に示される半導体装置における２ＤＥＧ２３ａの密度は、６．７×１０^１９／ｃｍ^２であった。

図５は、図２に示される本実施の形態における半導体装置のコンダクションバンドのエネルギの状態を示す。尚、キャップ層２４は膜厚が５ｎｍのＩｎ_０．１Ｇａ_０．９Ｎ、電子走行層２３は膜厚が５ｎｍのＧａＮ、スペーサ層２２は膜厚が１ｎｍのＡｌＮ、電子供給層２１は膜厚が８ｎｍのＩｎＡｌＮにより形成されるものとする。シミュレーションにより得られた図２に示される本実施の形態における半導体装置における２ＤＥＧ２３ａの密度は、８．２×１０^１９／ｃｍ^２であった。

よって、本実施の形態における半導体装置においては、電子走行層２３の上にＩｎ_０．１Ｇａ_０．９Ｎによりキャップ層２４を形成することにより、圧縮歪みを発生させ、ピエゾ電界により、２ＤＥＧ２３ａの電子密度を増やすことができる。尚、図２に示される本実施の形態における半導体装置においては、キャップ層２４の膜厚を厚くしたり、Ｉｎの組成比を高くすることにより、２ＤＥＧ２３ａの発生量を増やすことができる。本実施の形態においては、キャップ層２４の膜厚は、２ｎｍ以上、１０ｎｍ以下が好ましく、更には、３ｎｍ以上、１０ｎｍ以下が好ましい。キャップ層２４の膜厚が薄すぎると、２ＤＥＧ２３ａを増やす効果が発揮されず、厚すぎると、キャップ層２４と電子走行層２３との間でチャネルが形成されるため、リーク電流が多くなるからである。また、キャップ層２４の組成比は、Ｉｎ_ｘＧａ_１−ｘＮで示した場合に、ｘの値は、０．０５以上、０．２以下であることが好ましい。ｘの値が小さすぎると、２ＤＥＧ２３ａを増やす効果が発揮されず、ｘの値が大きすぎると、キャップ層２４と電子走行層２３との間で別のチャネルが形成されるため、リーク電流が多くなるからである。

（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図６から図８に基づき説明する。本実施の形態における半導体装置は、基板１０の上に、窒化物半導体をＭＯＣＶＤによるエピタキシャル成長により形成する。窒化物半導体をＭＯＣＶＤにより結晶成長させる際には、Ｉｎの原料ガスとして、ＴＭＩ（トリメチルインジウム）、Ｇａの原料ガスとしてＴＭＧａ（トリメチルガリウム）、Ａｌの原料ガスとしてＴＭＡｌ（トリメチルアルミニウム）を用いる。また、窒素原料ガスにはアンモニアを用いる。

最初に、図６（ａ）に示すように、基板１０の表面の窒化処理を行う。具体的には、基板１０となるサファイア基板を水素雰囲気においてアニールすることにより、表面の清浄化した後、アンモニア雰囲気中で窒化処理を行う。窒化処理は１１００℃の温度で、２、３分アニールすることにより、基板１０の表面を十分に窒化させる。

次に、図６（ｂ）に示すように、基板１０の上に、第１のバッファ層１１を形成する。第１のバッファ層１１は、約１０００℃の温度で、膜厚が約１００ｎｍのＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等を成膜することにより形成する。

次に、図６（ｃ）に示すように、第１のバッファ層１１の上に、第２のバッファ層１２を形成する。第２のバッファ層１２は、約１０００℃の温度で、膜厚が約１０００ｎｍのＧａＮを成膜することにより形成する。

次に、図７（ａ）に示すように、第２のバッファ層１２の上に、電子供給層２１を形成する。電子供給層２１は、膜厚が約８ｎｍのＩｎ_０．１７Ａｌ_０．８３Ｎを成膜することにより形成する。Ｉｎの組成比が０．１７のＩｎ_０．１７Ａｌ_０．８３Ｎは、ＧａＮと格子整合しているため、厚く成膜することも可能であるが、厚く成膜しても発生する２ＤＥＧの量は変わらないため、膜厚は１０ｎｍ以下であってもよい。

次に、図７（ｂ）に示すように、電子供給層２１の上に、スペーサ層２２を形成する。スペーサ層２２は、膜厚が約１ｎｍのＡｌＮを成膜することにより形成する。ＡｌＮはバンドギャップが大きく２ＤＥＧの閉じ込め効果を得るための材料としては理想的であるが、平坦にすることは困難である。このため、Ａｌの組成比が０．５以上のＡｌＧａＮを用いてもよい。尚、スペーサ層２２の膜厚は、２ｎｍ以下が好ましい。

次に、図７（ｃ）に示すように、スペーサ層２２の上に、電子走行層２３、キャップ層２４を順に形成する。電子走行層２３は、膜厚が約５ｎｍのＧａＮを成膜することにより形成する。結晶性を確保するためには、電子走行層２３の厚さは厚い方が好ましいが、厚くなると、２ＤＥＧ２３ａとソース電極３２及びドレイン電極３３との間の抵抗が高くなるため、膜厚は５ｎｍ前後が好ましい。キャップ層２４は、膜厚が約５ｎｍのＩｎ_０．１Ｇａ_０．９Ｎを成膜することにより形成する。

次に、図８に示すように、キャップ層２４の上に、ゲート電極３１、ソース電極３２、ドレイン電極３３を形成する。

以上の工程により、本実施の形態における半導体装置を作製することができる。

〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態の半導体装置について、図９に基づき説明する。本実施の形態における半導体装置は、基板１０の上に、第１のバッファ層１１、第２のバッファ層１２、電子供給層２１、スペーサ層２２、電子走行層２３が順に形成されている。電子走行層２３の上には、ソース電極３２及びソース電極３２とゲート電極３１との間の領域、ドレイン電極３３及びドレイン電極３３とゲート電極３１との間の領域には、第１のキャップ領域１２４が形成されている。また、ゲート電極３１が形成される領域には、第２のキャップ領域１２５が形成されている。

基板１０にはサファイア基板等が用いられており、第１のバッファ層１１は、表面が窒素極性のＡｌＮ、ＡｌＧａＮ等により形成されており、第２のバッファ層１２は、表面が窒素極性のＧａＮにより形成されている。電子供給層２１は、表面が窒素極性のＩｎＡｌＮにより形成されており、スペーサ層２２は、表面が窒素極性のＡｌＮにより形成されており、電子走行層２３は、表面が窒素極性のＧａＮにより形成されている。これにより、電子走行層２３において、スペーサ層２２と電子走行層２３との界面の近傍には、２ＤＥＧ２３ａが生成される。また、第１のキャップ領域１２４は、表面が窒素極性のＩｎＧａＮにより形成されており、第２のキャップ領域１２５は、表面が窒素極性のＡｌＮにより形成されている。また、第１のキャップ領域１２４の上には、ソース電極３２及びドレイン電極３３が形成されており、第２のキャップ領域１２５の上には、ゲート電極３１が形成されている。

本実施の形態においては、基板１０となるサファイア基板をアンモニア雰囲気中で十分に窒化処理をすることにより、サファイア基板の表面を十分に窒化する。このように表面が窒化された基板１０の上に、窒化物半導体膜をＭＯＣＶＤによりエピタキシャル成長させると、成膜された窒化物半導体膜の表面は窒素極性となる。

本実施の形態における半導体装置においては、ソース電極３２と２ＤＥＧ２３ａとの間、ドレイン電極３３と２ＤＥＧ２３ａとの間には、バンドギャップの広いＡｌＮ等の膜が形成されていない。よって、ソース電極３２と２ＤＥＧ２３ａとの間及びドレイン電極３３と２ＤＥＧ２３ａとの間の抵抗を低くすることができ、オン電流を高くすることができる。また、電子供給層２１と電子走行層２３との間には、ＡｌＮによりスペーサ層２２が形成されているため、図１に示される半導体装置と同様にキャリアの移動度が高い。

また、本実施の形態では、ソース電極３２及びソース電極３２とゲート電極３１との間、ドレイン電極３３及びドレイン電極３３とゲート電極３１との間の領域には、ＩｎＧａＮにより第１のキャップ領域１２４が形成されている。よって、この領域における２ＤＥＧ２３ａの密度を高くすることができる。また、ゲート電極３１が形成される領域には、ＡｌＮにより第２のキャップ領域１２５が形成されている。よって、この領域における２ＤＥＧ２３ａの密度を低くすることにより、ノーマリーオフ動作に近づけることができる。

図１０は、本実施の形態における半導体装置の第１のキャップ領域１２４が形成されている部分のコンダクションバンドのエネルギの状態を示す。尚、第１のキャップ領域１２４は膜厚が２ｎｍのＩｎ_０．１Ｇａ_０．９Ｎ、電子走行層２３は膜厚が５ｎｍのＧａＮ、スペーサ層２２は膜厚が１ｎｍのＡｌＮ、電子供給層２１は膜厚が８ｎｍのＩｎＡｌＮにより形成されるものとする。シミュレーションにより得られた第１のキャップ領域１２４が形成されている部分の２ＤＥＧ２３ａの密度は、８．２×１０^１９／ｃｍ^２であった。

図１１は、本実施の形態における半導体装置の第２のキャップ領域１２５が形成されている部分のコンダクションバンドのエネルギの状態を示す。尚、第２のキャップ領域１２５は膜厚が２ｎｍのＡｌＮ、電子走行層２３は膜厚が５ｎｍのＧａＮ、スペーサ層２２は膜厚が１ｎｍのＡｌＮ、電子供給層２１は膜厚が８ｎｍのＩｎＡｌＮにより形成されるものとする。シミュレーションにより得られた第２のキャップ領域１２５が形成されている部分の２ＤＥＧ２３ａの密度は、１．６×１０^１９／ｃｍ^２であった。

よって、本実施の形態における半導体装置は、ゲート電極３１の直下の領域において２ＤＥＧ２３ａの密度を低くすることができ、ノーマリーオフ動作に近づけることができる。

（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１２から図１５に基づき説明する。本実施の形態における半導体装置は、基板１０の上に、窒化物半導体をＭＯＣＶＤによるエピタキシャル成長により形成する。窒化物半導体をＭＯＣＶＤにより結晶成長させる際には、Ｉｎの原料ガスとして、ＴＭＩ（トリメチルインジウム）、Ｇａの原料ガスとしてＴＭＧａ（トリメチルガリウム）、Ａｌの原料ガスとしてＴＭＡｌ（トリメチルアルミニウム）を用いる。また、窒素原料ガスにはアンモニアを用いる。

最初に、図１２（ａ）に示すように、基板１０の表面の窒化処理を行う。具体的には、基板１０となるサファイア基板を水素雰囲気においてアニールすることにより、表面の清浄化した後、アンモニア雰囲気中で窒化処理を行う。窒化処理は１１００℃の温度で、２、３分アニールすることにより、基板１０の表面を十分に窒化させる。

次に、図１２（ｂ）に示すように、基板１０の上に、第１のバッファ層１１を形成する。第１のバッファ層１１は、約１０００℃の温度で、膜厚が約１００ｎｍのＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ等を成膜することにより形成する。

次に、図１２（ｃ）に示すように、第１のバッファ層１１の上に、第２のバッファ層１２を形成する。第２のバッファ層１２は、約１０００℃の温度で、膜厚が約１０００ｎｍのＧａＮを成膜することにより形成する。

次に、図１３（ａ）に示すように、第２のバッファ層１２の上に、電子供給層２１を形成する。電子供給層２１は、膜厚が約８ｎｍのＩｎ_０．１７Ａｌ_０．８３Ｎを成膜することにより形成する。Ｉｎの組成比が０．１７のＩｎ_０．１７Ａｌ_０．８３Ｎは、ＧａＮと格子整合しているため、厚く成膜することも可能であるが、厚く成膜しても発生する２ＤＥＧの量は変わらないため、膜厚は１０ｎｍ以下であってもよい。

次に、図１３（ｂ）に示すように、電子供給層２１の上に、スペーサ層２２を形成する。スペーサ層２２は、膜厚が約１ｎｍのＡｌＮを成膜することにより形成する。ＡｌＮはバンドギャップが大きく２ＤＥＧの閉じ込め効果を得るための材料としては理想的であるが、平坦にすることは困難である。このため、Ａｌの組成比が０．５以上のＡｌＧａＮを用いてもよい。尚、スペーサ層２２の膜厚は、２ｎｍ以下が好ましい。

次に、図１３（ｃ）に示すように、スペーサ層２２の上に、電子走行層２３、ＩｎＧａＮ膜１２４ａを順に形成する。電子走行層２３は、膜厚が約５ｎｍのＧａＮを成膜することにより形成する。結晶性を確保するためには、電子走行層２３の厚さは厚い方が好ましいが、厚くなると、２ＤＥＧ２３ａとソース電極３２及びドレイン電極３３との間の抵抗が高くなるため、膜厚は５ｎｍ前後が好ましい。ＩｎＧａＮ膜１２４ａは、膜厚が約２ｎｍのＩｎ_０．１Ｇａ_０．９Ｎを成膜することにより形成する。

次に、図１４（ａ）に示すように、ＩｎＧａＮ膜１２４ａの上に、第２のキャップ領域１２５が形成される領域に開口部１６０ａを有する酸化シリコンマスク１６０を形成する。具体的には、ＩｎＧａＮ膜１２４ａの上にＡＬＤ（Atomic Layer Deposition）等により酸化シリコン膜を成膜する。この後、成膜された酸化シリコン膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、酸化シリコンマスク１６０の開口部１６０ａが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域の酸化シリコン膜をＩｎＧａＮ膜１２４ａの表面が露出するまで、ドライエッチング等により除去することにより、開口部１６０ａを有する酸化シリコンマスク１６０を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。

次に、図１４（ｂ）に示すように、酸化シリコンマスク１６０の開口部１６０ａにおけるＩｎＧａＮ膜１２４ａを電子走行層２３の表面が露出するまで、ドライエッチング等により除去する。これにより残存するＩｎＧａＮ膜１２４ａにより、第１のキャップ領域１２４が形成される。

次に、図１５（ａ）に示すように、酸化シリコンマスク１６０の開口部１６０ａにおいて露出している電子走行層２３の上に、ＡｌＮをエピタキシャル成長させることにより、第２のキャップ領域１２５を形成する。ＡｌＮはエピタキシャル成長により形成されるため、酸化シリコンマスク１６０の上には、結晶成長しない。よって、酸化シリコンマスク１６０の上には、ＡｌＮは成膜されない。

次に、図１５（ｂ）に示すように、酸等を用いて酸化シリコンマスク１６０を除去する。

次に、図１６に示すように、第１のキャップ領域１２４の上に、ソース電極３２、ドレイン電極３３を形成し、第２のキャップ領域１２５の上に、ゲート電極３１を形成する。

以上の工程により、本実施の形態における半導体装置を作製することができる。

尚、上記以外の内容については、第１の実施の形態と同様である。

〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態の半導体装置について、図１７に基づき説明する。本実施の形態における半導体装置は、ソース電極３２及びソース電極３２とゲート電極３１との間の領域、ドレイン電極３３及びドレイン電極３３とゲート電極３１との間の領域には、キャップ層２２４が形成されている。しかしながら、ゲート電極３１が形成される領域には、キャップ層２２４が形成されていない構造の半導体装置である。

具体的には、図１７に示されるように、基板１０の上に、第１のバッファ層１１、第２のバッファ層１２、電子供給層２１、スペーサ層２２、電子走行層２３が順に形成されている。電子走行層２３の上には、ソース電極３２及びソース電極３２とゲート電極３１との間の領域、ドレイン電極３３及びドレイン電極３３とゲート電極３１との間の領域には、キャップ層２２４が形成されている。ゲート電極３１が形成される領域には、キャップ層２２４が形成されておらず、ゲート電極３１は、電子走行層２３の上に形成されている。

基板１０にはサファイア基板等が用いられており、第１のバッファ層１１は、表面が窒素極性のＡｌＮ、ＡｌＧａＮ等により形成されており、第２のバッファ層１２は、表面が窒素極性のＧａＮにより形成されている。電子供給層２１は、表面が窒素極性のＩｎＡｌＮにより形成されており、スペーサ層２２は、表面が窒素極性のＡｌＮにより形成されており、電子走行層２３は、表面が窒素極性のＧａＮにより形成されている。これにより、電子走行層２３において、スペーサ層２２と電子走行層２３との界面の近傍には、２ＤＥＧ２３ａが生成される。また、キャップ層２２４は、表面が窒素極性のＩｎＧａＮにより形成されており、キャップ層２２４の上には、ソース電極３２及びドレイン電極３３が形成されている。

本実施の形態においては、基板１０となるサファイア基板をアンモニア雰囲気中で十分に窒化処理をすることにより、サファイア基板の表面を十分に窒化する。このように表面が窒化された基板１０の上に、窒化物半導体をＭＯＣＶＤによりエピタキシャル成長させると、成膜された膜の表面は窒素極性となる。

本実施の形態では、ソース電極３２及びソース電極３２とゲート電極３１との間、ドレイン電極３３及びドレイン電極３３とゲート電極３１との間の領域には、ＩｎＧａＮによりキャップ層２２４が形成されている。よって、この領域における２ＤＥＧ２３ａの密度を高くすることができる。また、ゲート電極３１が形成される領域には、キャップ層２２４が形成されていないため、この領域における２ＤＥＧ２３ａの密度を低くすることができ、ノーマリーオフ動作に近づけることができる。

本実施の形態における半導体装置のキャップ層２２４が形成されている部分のコンダクションバンドのエネルギの状態は、図５と同様である。シミュレーションにより得られたキャップ層２２４が形成されている領域の２ＤＥＧ２３ａの密度は、８．２×１０^１９／ｃｍ^２であった。

本実施の形態における半導体装置のキャップ層２２４が形成されていない部分のコンダクションバンドのエネルギの状態は、図４と同様である。シミュレーションにより得られたキャップ層２２４が形成されていない領域の２ＤＥＧ２３ａの密度は、６．７×１０^１９／ｃｍ^２であった。

よって、本実施の形態における半導体装置は、ゲート電極３１の直下の領域において２ＤＥＧ２３ａの密度を低くすることができ、ノーマリーオフ動作に近づけることができる。

尚、本実施の形態における半導体装置の製造方法は、第２の実施の形態における半導体装置の製造方法において、図１４（ｂ）に示す工程まで行った後、酸等を用いて酸化シリコンマスク１６０を除去する。この後、ＩｎＧａＮ膜１２４ａにより形成されるキャップ層２２４の上に、ソース電極３２及びドレイン電極３３を形成し、キャップ層２２４の形成されていない電子走行層２３の上に、ゲート電極３１を形成する。

尚、上記以外の内容については、第１の実施の形態と同様である。

〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。

（半導体デバイス）
本実施の形態における半導体デバイスは、第１から第３の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１８に基づき説明する。尚、図１８は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは、異なっている。

最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第３の実施の形態における半導体装置に相当するものである。

次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３は、Ａｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドの一種であり第１から第３の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドの一種であり、第１から第３の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドの一種であり、第１から第３の実施の形態における半導体装置のドレイン電極３３と接続されている。

次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。

（ＰＦＣ回路、電源装置及び高周波増幅器）
次に、本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器について説明する。本実施の形態におけるＰＦＣ回路、電源装置及び高周波増幅器は、第１から第３の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。

（ＰＦＣ回路）
次に、本実施の形態におけるＰＦＣ（Power Factor Correction）回路について説明する。本実施の形態におけるＰＦＣ回路は、第１から第３の実施の形態における半導体装置を有するものである。

図１９に基づき、本実施の形態におけるＰＦＣ回路について説明する。本実施の形態におけるＰＦＣ回路４５０は、スイッチ素子（トランジスタ）４５１と、ダイオード４５２と、チョークコイル４５３と、コンデンサ４５４、４５５と、ダイオードブリッジ４５６と、不図示の交流電源とを有している。スイッチ素子４５１には、第１から第３の実施の形態における半導体装置であるＨＥＭＴが用いられている。

ＰＦＣ回路４５０では、スイッチ素子４５１のドレイン電極とダイオード４５２のアノード端子及びチョークコイル４５３の一方の端子とが接続されている。また、スイッチ素子４５１のソース電極とコンデンサ４５４の一方の端子及びコンデンサ４５５の一方の端子とが接続されおり、コンデンサ４５４の他方の端子とチョークコイル４５３の他方の端子とが接続されている。コンデンサ４５５の他方の端子とダイオード４５２のカソード端子とが接続されており、コンデンサ４５４の双方の端子間にはダイオードブリッジ４５６を介して不図示の交流電源が接続されている。このようなＰＦＣ回路４５０においては、コンデンサ４５５の双方端子間より、直流（ＤＣ）が出力される。

（電源装置）
次に、本実施の形態における電源装置について説明する。本実施の形態における電源装置は、第１から第３の実施の形態における半導体装置であるＨＥＭＴを有する電源装置である。

図２０に基づき本実施の形態における電源装置について説明する。本実施の形態における電源装置は、前述した本実施の形態におけるＰＦＣ回路４５０を含んだ構造のものである。

本実施の形態における電源装置は、高圧の一次側回路４６１及び低圧の二次側回路４６２と、一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３とを有している。

一次側回路４６１は、前述した本実施の形態におけるＰＦＣ回路４５０と、ＰＦＣ回路４５０のコンデンサ４５５の双方の端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路４６０とを有している。フルブリッジインバータ回路４６０は、複数（ここでは４つ）のスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄを有している。また、二次側回路４６２は、複数（ここでは３つ）のスイッチ素子４６５ａ、４６５ｂ、４６５ｃを有している。尚、ダイオードブリッジ４５６には、交流電源４５７が接続されている。

本実施の形態においては、一次側回路４６１におけるＰＦＣ回路４５０のスイッチ素子４５１において、第１から第３の実施の形態における半導体装置であるＨＥＭＴが用いられている。更に、フルブリッジインバータ回路４６０におけるスイッチ素子４６４ａ、４６４ｂ、４６４ｃ、４６４ｄにおいて、第１から第３の実施の形態における半導体装置であるＨＥＭＴが用いられている。一方、二次側回路４６２のスイッチ素子４６５ａ、４６５ｂ、４６５ｃは、シリコンを用いた通常のＭＩＳ構造のＦＥＴ等が用いられている。

（高周波増幅器）
次に、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、第１から第３の実施の形態における半導体装置であるＨＥＭＴが用いられている構造のものである。図２１に基づき本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器は、ディジタル・プレディストーション回路４７１、ミキサー４７２ａ、４７２ｂ、パワーアンプ４７３及び方向性結合器４７４を備えている。

ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償するものである。ミキサー４７２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅するものであり、第１から第３の実施の形態における半導体装置であるＨＥＭＴを有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。尚、図２１では、例えばスイッチの切り替えにより、出力側の信号をミキサー４７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することができる。

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、窒化物半導体により形成された表面が窒素極性の電子供給層と、
前記電子供給層の上に、窒化物半導体により形成された表面が窒素極性の電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された表面が窒素極性のキャップ層と、
前記キャップ層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記電子供給層は、ＩｎＡｌＮを含む材料により形成されており、
前記電子走行層は、ＧａＮを含む材料により形成されており、
前記キャップ層は、ＩｎＧａＮを含む材料により形成されていることを特徴とする半導体装置。
（付記２）
基板の上に、窒化物半導体により形成された表面が窒素極性の電子供給層と、
前記電子供給層の上に、窒化物半導体により形成された表面が窒素極性の電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された表面が窒素極性のキャップ層と、
前記キャップ層の上に形成されたソース電極及びドレイン電極と、
前記電子走行層の上に形成されたゲート電極と、
を有し、
前記電子供給層は、ＩｎＡｌＮまたはＡｌＧａＮを含む材料により形成されており、
前記電子走行層は、ＧａＮを含む材料により形成されており、
前記キャップ層は、ＩｎＧａＮを含む材料により形成されていることを特徴とする半導体装置。
（付記３）
前記キャップ層の膜厚は、２ｎｍ以上、１０ｎｍ以下であることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記キャップ層は、Ｉｎ_ｘＧａ_１−ｘＮにより形成されており、ｘの値は、０．０５以上、０．２以下であることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
基板の上に、窒化物半導体により形成された表面が窒素極性の電子供給層と、
前記電子供給層の上に、窒化物半導体により形成された表面が窒素極性の電子走行層と、
前記電子走行層の上に、窒化物半導体により形成された表面が窒素極性の第１のキャップ領域及び第２のキャップ領域と、
前記第１のキャップ領域の上に形成されたソース電極及びドレイン電極と、
前記第２のキャップ領域の上に形成されたゲート電極と、
を有し、
前記電子供給層は、ＩｎＡｌＮまたはＡｌＧａＮを含む材料により形成されており、
前記電子走行層は、ＧａＮを含む材料により形成されており、
前記第１のキャップ領域は、ＩｎＧａＮを含む材料により形成されており、
前記第２のキャップ領域は、ＡｌＮを含む材料により形成されていることを特徴とする半導体装置。
（付記６）
前記第１のキャップ領域は、Ｉｎ_ｘＧａ_１−ｘＮにより形成されており、ｘの値は、０．０５以上、０．２以下であることを特徴とする付記５に記載の半導体装置。
（付記７）
前記電子走行層には、二次元電子ガスが生成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記電子供給層と電子走行層との間には、ＡｌＮを含む材料により形成されたスペーサ層が設けられていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記基板と前記電子供給層との間には、ＧａＮを含む材料により形成された表面が窒素極性のバッファ層が設けられていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記電子供給層は、Ｉｎ_０．１７Ａｌ_０．８３Ｎにより形成されているとを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記基板は、サファイア基板、または、ＳｉＣ基板であることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
付記１から１１のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１３）
付記１から１１のいずれかに記載の半導体装置を有することを特徴とする増幅器。

１０ 基板
１１ 第１のバッファ層
１２ 第２のバッファ層
２１ 電子供給層
２２ スペーサ層
２３ 電子走行層
２３ａ ２ＤＥＧ
２４ キャップ層
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極

Claims (11)

1. 基板の上に、窒化物半導体により形成された表面が窒素極性の電子供給層と、
   前記電子供給層の上に、窒化物半導体により形成された表面が窒素極性の電子走行層と、
   前記電子走行層の上に、窒化物半導体により形成された表面が窒素極性のキャップ層と、
   前記キャップ層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
   を有し、
   前記電子供給層は、ＩｎＡｌＮを含む材料により形成されており、
   前記電子走行層は、ＧａＮを含む材料により形成されており、
   前記キャップ層は、ＩｎＧａＮを含む材料により形成されていることを特徴とする半導体装置。
2. 基板の上に、窒化物半導体により形成された表面が窒素極性の電子供給層と、
   前記電子供給層の上に、窒化物半導体により形成された表面が窒素極性の電子走行層と、
   前記電子走行層の上に、窒化物半導体により形成された表面が窒素極性のキャップ層と、
   前記キャップ層の上に形成されたソース電極及びドレイン電極と、
   前記電子走行層の上に形成されたゲート電極と、
   を有し、
   前記電子供給層は、ＩｎＡｌＮまたはＡｌＧａＮを含む材料により形成されており、
   前記電子走行層は、ＧａＮを含む材料により形成されており、
   前記キャップ層は、ＩｎＧａＮを含む材料により形成されていることを特徴とする半導体装置。
3. 前記キャップ層の膜厚は、２ｎｍ以上、１０ｎｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記キャップ層は、Ｉｎ_ｘＧａ_１−ｘＮにより形成されており、ｘの値は、０．０５以上、０．２以下であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
5. 基板の上に、窒化物半導体により形成された表面が窒素極性の電子供給層と、
   前記電子供給層の上に、窒化物半導体により形成された表面が窒素極性の電子走行層と、
   前記電子走行層の上に、窒化物半導体により形成された表面が窒素極性の第１のキャップ領域及び第２のキャップ領域と、
   前記第１のキャップ領域の上に形成されたソース電極及びドレイン電極と、
   前記第２のキャップ領域の上に形成されたゲート電極と、
   を有し、
   前記電子供給層は、ＩｎＡｌＮまたはＡｌＧａＮを含む材料により形成されており、
   前記電子走行層は、ＧａＮを含む材料により形成されており、
   前記第１のキャップ領域は、ＩｎＧａＮを含む材料により形成されており、
   前記第２のキャップ領域は、ＡｌＮを含む材料により形成されていることを特徴とする半導体装置。
6. 前記第１のキャップ領域は、Ｉｎ_ｘＧａ_１−ｘＮにより形成されており、ｘの値は、０．０５以上、０．２以下であることを特徴とする請求項５に記載の半導体装置。
7. 前記電子走行層には、二次元電子ガスが生成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
8. 前記電子供給層と電子走行層との間には、ＡｌＮを含む材料により形成されたスペーサ層が設けられていることを特徴とする請求項１から７のいずれかに記載の半導体装置。
9. 前記基板と前記電子供給層との間には、ＧａＮを含む材料により形成された表面が窒素極性のバッファ層が設けられていることを特徴とする請求項１から８のいずれかに記載の半導体装置。
10. 前記電子供給層は、Ｉｎ_０．１７Ａｌ_０．８３Ｎにより形成されているとを特徴とする請求項１から９のいずれかに記載の半導体装置。
11. 前記基板は、サファイア基板、または、ＳｉＣ基板であることを特徴とする請求項１から１０のいずれかに記載の半導体装置。

Images