JP2004006461A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004006461A JP2004006461A JP2002158965A JP2002158965A JP2004006461A JP 2004006461 A JP2004006461 A JP 2004006461A JP 2002158965 A JP2002158965 A JP 2002158965A JP 2002158965 A JP2002158965 A JP 2002158965A JP 2004006461 A JP2004006461 A JP 2004006461A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier supply
- semiconductor device
- supply layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910052984 zinc sulfide Inorganic materials 0.000 claims abstract description 19
- 150000001875 compounds Chemical class 0.000 claims abstract description 16
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims description 25
- 125000006850 spacer group Chemical group 0.000 claims description 14
- 239000000203 mixture Substances 0.000 abstract description 17
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 239000000470 constituent Substances 0.000 abstract 1
- 239000002019 doping agent Substances 0.000 abstract 1
- 229910002704 AlGaN Inorganic materials 0.000 description 31
- 239000010408 film Substances 0.000 description 29
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 230000005669 field effect Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 15
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 13
- 238000000034 method Methods 0.000 description 13
- 239000013078 crystal Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 10
- 230000006911 nucleation Effects 0.000 description 10
- 238000010899 nucleation Methods 0.000 description 10
- 230000005533 two-dimensional electron gas Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 125000005842 heteroatom Chemical group 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】
Ａｌ組成比、膜厚をあげることなしにＩｍａｘを増加させることができる半導体装置を提供すること。
【解決手段】
基板上に、バッファ層と、（０００１）面を主面とするウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするとともに圧縮歪を受ける動作層と、を備える半導体装置において、前記動作層と前記バッファ層の間に介在するとともに、ウルツ鉱型ＩＩＩ−Ｖ族窒化物半導体を主成分とするキャリア供給層を備え、前記キャリア供給層の一部又は全部にｎ型となる不純物が添加されていることを特徴とする。
【選択図】
図１
Ａｌ組成比、膜厚をあげることなしにＩｍａｘを増加させることができる半導体装置を提供すること。
【解決手段】
基板上に、バッファ層と、（０００１）面を主面とするウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするとともに圧縮歪を受ける動作層と、を備える半導体装置において、前記動作層と前記バッファ層の間に介在するとともに、ウルツ鉱型ＩＩＩ−Ｖ族窒化物半導体を主成分とするキャリア供給層を備え、前記キャリア供給層の一部又は全部にｎ型となる不純物が添加されていることを特徴とする。
【選択図】
図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ヘテロ接合電界効果トランジスタを有する半導体装置に関し、特に、Ａｌ組成比、膜厚をあげることなしにＩｍａｘを増加させることができる半導体装置に関する。
【０００２】
【従来の技術】
ＡｌＧａＮ／ＧａＮ系ヘテロ接合電界効果トランジスタ（ＨＪＦＥＴ）構造において動作層（キャリア走行層）としてＩｎＧａＮ層を有するＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ構造がある。ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ構造とすることで、ＡｌＧａＮ／ＩｎＧａＮヘテロ界面における伝導帯不連続量（ΔＥＣ）が、ＡｌＧａＮ／ＧａＮへテロ界面におけるΔＥＣよりも大きくなる。このことから、ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ構造では、従来のＧａＡｓ系ＨＪＦＥＴ構造（ＡｌＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ構造）と同様に、Ａｌ組成比（ＡｌＸＧａ１−ＸＡｓ中のＸ）、膜厚をあげることなしに最大電流（Ｉｍａｘ）の増加が期待された。
【０００３】
また、ＧａＡｓ系ＨＪＦＥＴでは、Ｉｍａｘ増加のためにキャリア走行層若しくはキャリア走行層の基板側に不純物（例えば、Ｓｉ）を添加し、２次元電子ガス濃度を高めようとする手法が、例えば、特開平４−２４１４３０号公報に示されている。
【０００４】
図６は、特開平４−２４１４３０号公報において示された電界効果トランジスタの構造を模式的に示した部分断面図である。この電界効果トランジスタの構造では、ＩｎＰ半導体基板１００１上に、膜厚１μｍのＡｌＩｎＡｓ層１００２、膜厚１０ｎｍのＩｎＧａＡｓ層１００３、膜厚１０ｎｍで２×１０１８ｃｍ−３のＳｉが添加されたＳｉ＋ＩｎＧａＡｓ層１００４、膜厚１０ｎｍのＩｎＧａＡｓ層１００５、膜厚２０ｎｍのＡｌＩｎＡｓ層１００６がこの順で積層している。このように、ＩｎＧａＡｓ層１００５と同等の組成比であるＩｎＧａＡｓにＳｉが添加されたＳｉ＋ＩｎＧａＡｓ層１００４を有することで、ＩｎＧａＡｓ層１００３〜１００５（動作層又はキャリア走行層）を走行する電子濃度を高くすることができるというものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ系ＨＪＦＥＴでは、ＩｎＧａＮ層に加わった圧縮歪によりピエゾ電荷（電気分極）が発生し、ＩｎＧａＮ／ＧａＮへテロ界面の伝導帯エネルギーが高くなり、ＧａＮに対するＩｎＧａＮの臨界膜厚が薄いことから実効的に井戸幅が狭くなるため、ＡｌＧａＮ／ＩｎＧａＮ界面に閉じ込められた電子がＧａＮ側へリークし、実際には２次元電子ガス濃度を高くすることができず、Ｉｍａｘは増加しなかった。
【０００６】
また、従来のＧａＡｓ系ＨＪＦＥＴでは、２次元電子ガス濃度を高くすることはできるものの、同じ動作層（図６の１００３〜１００５）内の中間に正帯電したＳｉが添加されたＳｉ＋ＩｎＧａＡｓ層１００４が存在するため、そのクーロン散乱によりキャリア（電子）の移動度は低下してしまうという問題があった。
【０００７】
本発明の第１の目的は、Ａｌ組成比、膜厚をあげることなしにＩｍａｘを増加させることができる半導体装置を提供することである。
【０００８】
本発明の第２の目的は、移動度を低下させることのない半導体装置を提供することである。
【０００９】
【課題を解決するための手段】
本発明の第１の視点においては、基板上に、バッファ層と、（０００１）面を主面とするウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするとともに圧縮歪を受ける動作層と、を備える半導体装置において、前記動作層と前記バッファ層の間に介在するとともに、ウルツ鉱型ＩＩＩ−Ｖ族窒化物半導体を主成分とするキャリア供給層を備え、前記キャリア供給層の一部又は全部にｎ型となる不純物が添加されていることを特徴とする。
【００１０】
本発明の第２の視点においては、基板上に、バッファ層と、（０００１）面を主面とするウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするとともに圧縮歪を受ける動作層と、を備える半導体装置において、前記動作層と前記バッファ層の間に介在するとともに、ウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とし、ｎ型であるキャリア供給層を備えることを特徴とする。
【００１１】
また、本発明の前記半導体装置において、前記動作層及び前記キャリア供給層の両方の層は、ＩｎｘＧａ１ − ｘＮ（０≦ｘ≦１）を主成分とすることが好ましい。
【００１２】
また、本発明の前記半導体装置において、前記キャリア供給層は、前記動作層の圧縮歪よりも小さい圧縮歪を受けていることが好ましい。
【００１３】
また、本発明の前記半導体装置において、前記動作層は、ＩｎａＧａ１−ａＮ（０＜ａ≦１）を主成分とし、前記キャリア供給層は、ＩｎｂＧａ１−ｂＮ（０≦ｂ＜ａ）を主成分とすることが好ましい。
【００１４】
また、本発明の前記半導体装置において、前記動作層上に形成されるとともに、無歪のウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とする第２のキャリア供給層を備えることが好ましい。
【００１５】
また、本発明の前記半導体装置において、前記バッファ層は、前記基板上に形成された層のうち最も膜厚が厚く、かつ、ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）を主成分とすることが好ましい。
【００１６】
また、本発明の前記半導体装置において、前記第２のキャリア供給層は、ＡｌｃＧａ１−ｃＮ（０＜ｃ≦１）を主成分とし、前記動作層は、ＧａＮを主成分とし、前記キャリア供給層は、ＡｌｚＧａ１−ｚＮ（０＜ｚ＜ｙ）を主成分とすることが好ましい。
【００１７】
また、本発明の前記半導体装置において、前記キャリア供給層は、前記基板上に形成された層のうち最も膜厚が厚い層に対する臨界膜厚以下であることが好ましい。
【００１８】
また、本発明の前記半導体装置において、前記動作層と前記第２のキャリア供給層の間に介在するとともに、無歪のウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするスペーサー層を備えることが好ましい。
【００１９】
また、本発明の前記半導体装置において、前記第２のキャリア供給層上に形成されるソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記キャリア供給層上に形成されるゲート電極と、を備えることが好ましい。
【００２０】
【発明の実施の形態】
本発明の実施の形態について図面を用いて説明する。図３は、本発明の作用を説明するための模式図である。図４は、ウルツ鉱型ＩＩＩ−Ｖ型化合物半導体の結晶構造を示した模式図である。図５は、本発明の一実施形態に係る半導体装置における深さと電子ガス濃度及び伝導帯の関係を模式的に示したグラフである。
【００２１】
基本的な原理として、ウルツ鉱型ＩＩＩ−Ｖ族化合物半導体（ＧａＮ系半導体）は、結晶の歪みにより、弾性的な格子振動によって電気分極が生じ、結晶内部に電位が形成されるピエゾ効果が発生する。例えば、（０００１）面を主面とするＧａＮ層１１０１上にＧａＮ層より格子定数の小さいＡｌＧａＮ層１１０２を形成した場合、図３（Ａ）に示すように、ＡｌＧａＮ／ＧａＮへテロ界面側（ＡｌＧａＮ層の（０００−１）面側）に正の電荷が、その反対側（ＡｌＧａＮ層の（０００１）面側）に負の電荷が発生する。逆に、（０００１）面を主面とするＧａＮ層１１０３上にＧａＮ層より格子定数の大きいＩｎＧａＮ層１１０４を形成した場合、図３（Ｂ）に示すように、ＩｎＧａＮ／ＧａＮへテロ界面側（ＩｎＧａＮ層の（０００−１）面側）に負の電荷が、その反対側（ＩｎＧａＮ層の（０００１）面側）に正の電荷が発生する。結晶面の方向については図４を参照されたい。
【００２２】
本発明の半導体装置では、圧縮歪の加わったウルツ鉱型ＩＩＩ−Ｖ族化合物半導体（例えば、ＩｎＧａＮ）が用いられた動作層（図１の１０４参照）と、動作層における負の電荷が発生する（０００−１）面側（基板側）にキャリア（電子）を供給するためのｎ型不純物（Ｓｉ）を添加したウルツ鉱型ＩＩＩ−Ｖ族化合物半導体（例えば、ＩｎＧａＮ）が用いられたｎ型半導体層（図１の１０３参照）と、を有する。
【００２３】
このような構造とすることで、ｎ型不純物（Ｓｉ）から供給された電子は、正の電荷が発生している動作層（ＩｎＧａＮ層）の（０００１）面側にためることが可能となり、ｎ型半導体層のない従来技術（ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ系ＨＪＦＥＴ）と比較して大幅に電子ガス濃度を増加（２〜３割程度の増加）させることができる（図５及び図７を参照）。
【００２４】
また、電子を供給し正に帯電したｎ型不純物（Ｓｉ）と、放出された電子と、は空間的に離れるため、正に帯電したｎ型不純物（Ｓｉ）によるクーロン散乱の影響を小さくすることができ、優れた電子輸送特性を実現することができる。同時に、動作層（ＩｎＧａＮ層）の（０００−１）面側には負の電荷が発生するため、キャリア供給層／動作層界面（ＡｌＧａＮ／ＩｎＧａＮ界面）に閉じ込められた電子のバッファ層（ＧａＮ層）側への染み出しを抑制することもできる。すなわち、動作層（ＩｎＧａＮ層）側へ効果的に電子を供給しつつ、バッファ層（ＧａＮ層）へのリークを抑制できるため、電界効果トランジスタにおいて高電圧動作時の大電流化に対し著しい効果を得ることができる。
【００２５】
さらに、表面側のキャリア供給層（ＡｌＧａＮ層）からの電子供給とは独立して動作層（ＩｎＧａＮ層）に電子を供給することができるため、例えば、オーミック接触におけるトンネル抵抗を低減する目的で、金属（オーミック金属）／キャリア供給層兼ショットキー層（ＡｌＧａＮ層）／動作層（ＩｎＧａＮ層）型構造におけるキャリア供給層兼ショットキー層（ＡｌＧａＮ層）の膜厚を薄くしても動作層（ＩｎＧａＮ層）中に電子をためることができ、シート抵抗の増加を抑制する効果もある。
【００２６】
次に、本発明の実施形態１について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の構造を模式的に示した部分断面図である。
【００２７】
この半導体装置は、電界効果トランジスタに関するものであるが、基板１０１上に、バッファ層１０２、第１のキャリア供給層１０３、動作層１０４、第２のキャリア供給層１０５をこの順に形成する。その後、第２のキャリア供給層１０５上に第２のキャリア供給層１０５とオーミック接触するソース電極１０６及びドレイン電極１０７を形成する。更に、ソース電極１０６とドレイン電極１０７との間の第２のキャリア供給層１０５上に、第２のキャリア供給層１０５とショットキー接触するゲート電極１０８を形成する。これにより電界効果トランジスタが製作される。
【００２８】
基板１０１には、例えば、サファイア、炭化シリコンのほか、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等のＩＩＩ族窒化物半導体が用いられる。また、基板１０１は、その上層の結晶を成長させる面として、ｃ面（（０００１）面）を用いることが好ましいが、ＧａＮ系半導体がＣ軸配向して成長し、ピエゾ効果が発生する面であれば良く、任意の方向に約５５°まで傾斜させることができる。ただし、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０°以内の傾斜とすることが好ましい。
【００２９】
バッファ層１０２は、基板１０１とキャリア供給層１０３との格子不整合による歪みを緩和する層であり、基板１０１上に形成された層のうち最も厚い層である。バッファ層１０２には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。なお、バッファ層１０２の形成のために、基板１０１とバッファ層１０２の間にＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体からなる核形成層１０９を挟んでもよい。また、バッファ層１０２には、適宜、不純物を添加してもよい。不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅ等のｎ型不純物や、Ｂｅ、Ｃ、Ｍｇ等のｐ型不純物が用いられる。
【００３０】
第１のキャリア供給層１０３は、その格子定数がバッファ層１０２の格子定数より大きく、圧縮歪を受ける物質又は組成である。第１のキャリア供給層１０３には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。また、第１のキャリア供給層１０３には、適宜、不純物を添加してもよい。不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅ等のｎ型不純物が用いられる。また、第１のキャリア供給層１０３の膜厚は、所望の厚さとすることができる。なお、第１のキャリア供給層１０３の格子定数は、バッファ層１０２の格子定数と異なっているため、転位が発生する臨界膜厚以下とすることが好ましい。
【００３１】
動作層１０４は、キャリア走行層ともいうが、その格子定数が第１のキャリア供給層１０３の格子定数より大きく、第１のキャリア供給層１０３よりも強く圧縮歪を受ける物質または組成である。ただし、あまりに高歪とすると臨界膜厚が薄くなり、キャリア走行層として機能しなくなるため、バッファ層１０２と格子定数差は３％以内とすることが好ましい。また、動作層１０４には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。また、動作層１０４には、適宜、不純物を添加してもよい。不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅ等のｎ型不純物や、Ｂｅ、Ｃ、Ｍｇ等のｐ型不純物が用いられる。ただし、動作層１０４中の不純物濃度が高くなるとクーロン散乱の影響により電子の移動度が低下するため、動作層１０４中の不純物濃度は１×１０１７ｃｍ−３以下が望ましい。また、動作層１０４の膜厚は、所望の厚さとすることができる。ただし、動作層１０４の格子定数は、バッファ層１０２の格子定数と異なっているため、転位が発生する臨界膜厚以下とすることが好ましい。
【００３２】
第２のキャリア供給層１０５は、第１のキャリア供給層１０３より電子親和力の小さい物質又は組成である。また、第２のキャリア供給層１０５には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。また、第２のキャリア供給層１０５には、適宜、不純物を添加してもよい。不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅ等のｎ型不純物や、Ｂｅ、Ｃ、Ｍｇ等のｐ型不純物が用いられる。また、第２のキャリア供給層１０５の膜厚は、所望の厚さとすることができる。ただし、第２のキャリア供給層１０５の格子定数は、バッファ層１０２の格子定数と異なっているため、転位が発生する臨界膜厚以下とすることが好ましい。
【００３３】
ソース電極１０６及びドレイン電極１０７には、第２のキャリア供給層１０５とオーミック接触する金属が用いられ、例えば、Ｗ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができる。また、ソース電極１０６及びドレイン電極１０７は、複数の前記金属を積層した構造としてもよい。
【００３４】
ゲート電極１０８には、第２のキャリア供給層１０５とショットキー接触する金属が用いられ、例えば、Ｗ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができる。また、ゲート電極１０８は、複数の前記金属を積層した構造としてもよい。
【００３５】
本発明の実施形態２について図面を用いて説明する。図２は、本発明の実施形態２に係る半導体装置の構造を模式的に示した部分断面図である。
【００３６】
この半導体装置は、電界効果トランジスタに関するものであるが、基板２０１上に、バッファ層２０２、第１のキャリア供給層２０３、動作層２０４、スペーサー層２０５、第２のキャリア供給層２０６を形成する。その後、第２のキャリア供給層２０６上に第２のキャリア供給層２０６とオーミック接触するソース電極２０７及びドレイン電極２０８を形成する。更に、ソース電極２０７とドレイン電極２０８との間の第２のキャリア供給層２０６上に第２のキャリア供給層２０６とショットキー接触するゲート電極２０９を形成することで電界効果トランジスタが製作される。
【００３７】
スペーサー層２０５以外の基板２０１、核形成層２１０、バッファ層２０２、第１のキャリア供給層２０３、キャリア走行層２０４、第２のキャリア供給層２０６、ソース電極２０７、ドレイン電極２０８及びゲート電極２０９の各構成については、前記実施形態１で説明したものと同様である。各構成の詳細な説明については、実施形態１における説明を参照されたい。
【００３８】
スペーサー層２０５には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。ただし、スペーサー層２０５は膜形成時に平滑なヘテロ界面を形成するため、バッファ層２０２に係る半導体に対し等しい格子定数を持つ物質又は組成、若しくは、キャリア走行層２０４と第２のキャリア供給層２０６の間の格子定数を有する物質又は組成が好ましい。
【００３９】
【実施例】
本発明の実施例１に係る半導体装置について説明する。実施例１の半導体装置の構造については図１を参照されたい。
【００４０】
実施例１に係る半導体装置の製法について説明する。まず、基板１０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層１０９としてＡｌＮ層、バッファ層１０２としてＧａＮ（膜厚１５００ｎｍ）、第１のキャリア供給層１０３としてＳｉが添加されたＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層１０４としてＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ）、第２のキャリア供給層１０５としてＡｌＧａＮ層（Ａｌ０ ． ３Ｇａ０．７Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層１０５上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極１０６及びドレイン電極１０７を形成する。次に、第２のキャリア供給層１０５、ソース電極１０６及びドレイン電極１０７上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極１０８を形成する。以上により電界効果型トランジスタが製作される。
【００４１】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３および動作層（ＩｎＧａＮ層）１０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３／バッファ層（ＧａＮ層）１０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３に添加されているＳｉがほぼ１００％活性化し、電子を動作層（ＩｎＧａＮ層）１０４に供給する。その結果、効果的に二次元電子ガス濃度を高め、Ｉｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３と、電子が蓄積された動作層（ＩｎＧａＮ層）１０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３中の正帯電したＳｉによるクーロン散乱の影響を小さくすることができ、移動度の低下も小さくすることができる。
【００４２】
なお、第２のキャリア走行層（ＩｎＧａＮ層）１０５中には、不純物は添加していないが、バッファ層（ＧａＮ）１０２中のＮ空孔がｎ型不純物と同様に振舞うため電子を放出し、その密度が約５×１０１６ｃｍ−３であったためである。
【００４３】
次に、本発明の実施例２に係る半導体装置について説明する。実施例２の半導体装置の構造については図１を参照されたい。
【００４４】
実施例２に係る半導体装置の製法について説明する。まず、基板１０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層１０９としてＡｌＮ層、バッファ層１０２としてＡｌＧａＮ（Ａｌ０ ． ２Ｇａ０．８Ｎ、膜厚１５００ｎｍ）、第１のキャリア供給層１０３としてＳｉが添加されたＧａＮ層（膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層１０４としてＧａＮ層（膜厚１５ｎｍ）、第２のキャリア供給層１０５としてＡｌＧａＮ層（Ａｌ０ ． ４Ｇａ０．６Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層１０５上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極１０６及びドレイン電極１０７を形成する。次に、第２のキャリア供給層１０５、ソース電極１０６及びドレイン電極１０７上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極１０８を形成する。以上により電界効果型トランジスタが製作される。
【００４５】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３および動作層（ＧａＮ層）１０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３／バッファ層（ＡｌＧａＮ層）１０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３に添加したＳｉがほぼ１００％活性化し電子を動作層（ＧａＮ層）１０４に供給する。その結果、効果的に二次元電子ガス濃度を高め、Ｉｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３と、電子が蓄積された動作層（ＧａＮ層）１０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３中の正帯電したＳｉによるクーロン散乱の影響は小さくでき、移動度の低下も小さくできる。
【００４６】
次に、本発明の実施例３に係る半導体装置について説明する。実施例３の半導体装置の構造については図１を参照されたい。
【００４７】
実施例３に係る半導体装置の製法について説明する。まず、基板１０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層１０９としてＡｌＮ層、バッファ層１０２としてＧａＮ（膜厚１５００ｎｍ）、第１のキャリア供給層１０３としてＳｉが添加されたＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層１０４としてＩｎＧａＮ層（Ｉｎ０ ． １５Ｇａ０．８５Ｎ、膜厚５ｎｍ）、第２のキャリア供給層１０５としてＡｌＧａＮ層（Ａｌ０ ． ３Ｇａ０．７Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層１０５上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極１０６及びドレイン電極１０７を形成する。次に、第２のキャリア供給層１０５、ソース電極１０６及びドレイン電極１０７上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極１０８を形成する。以上により電界効果型トランジスタが製作される。
【００４８】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３および動作層（ＩｎＧａＮ層）１０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３／バッファ層（ＧａＮ層）１０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。特に、動作層（ＩｎＧａＮ層）１０４の歪量が大きくピエゾ効果も強く作用するため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３の伝導帯をより高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３に添加したＳｉがほぼ１００％活性化し電子を動作層（ＩｎＧａＮ層）１０４に供給する。その結果、効果的に二次元電子ガス濃度を高め、Ｉｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３と、電子が蓄積された動作層（ＩｎＧａＮ層）１０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３中の正帯電したＳｉによるクーロン散乱の影響を小さくすることができ、移動度の低下も小さくすることができる。
【００４９】
次に、本発明の実施例４に係る半導体装置について説明する。実施例４の半導体装置の構造については図１を参照されたい。
【００５０】
実施例４に係る半導体装置の製法について説明する。まず、基板１０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層１０９としてＡｌＮ層、バッファ層１０２としてＡｌＧａＮ（Ａｌ０ ． ２Ｇａ０．８Ｎ、膜厚１５００ｎｍ）、第１のキャリア供給層１０３としてＳｉが添加されたＧａＮ層（膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層１０４としてＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ）、第２のキャリア供給層１０５としてＡｌＧａＮ層（Ａｌ０ ． ４Ｇａ０．６Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層１０５上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極１０６及びドレイン電極１０７を形成する。次に、第２のキャリア供給層１０５、ソース電極１０６及びドレイン電極１０７上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極１０８を形成する。以上により電界効果型トランジスタが製作される。
【００５１】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３および動作層（ＩｎＧａＮ層）１０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３／バッファ層（ＡｌＧａＮ層）１０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。特に、動作層（ＩｎＧａＮ層）１０４の歪量が大きくピエゾ効果も強く作用するため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３の伝導帯をより高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３に添加したＳｉがほぼ１００％活性化し電子を動作層（ＩｎＧａＮ層）１０４に供給する。その結果、効果的に二次元電子ガス濃度を高めＩｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３と、電子が蓄積された動作層（ＩｎＧａＮ層）１０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３中の正帯電したＳｉによるクーロン散乱の影響を小さくすることができ、移動度の低下も小さくすることができる。
【００５２】
次に、本発明の実施例５に係る半導体装置について説明する。実施例５の半導体装置の構造については図２を参照されたい。
【００５３】
実施例５に係る半導体装置の製法について説明する。まず、基板２０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層２１０としてＡｌＮ層、バッファ層２０２としてＧａＮ（膜厚１５００ｎｍ）、第１のキャリア供給層２０３としてＳｉが添加されたＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層２０４としてＩｎＧａＮ層（Ｉｎ０ ． １５Ｇａ０．８５Ｎ、膜厚５ｎｍ）、スペーサー層２０５としてＧａＮ（膜厚２ｎｍ）、第２のキャリア供給層２０６としてＡｌＧａＮ層（Ａｌ０ ． ３Ｇａ０．７Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層２０６上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極２０７及びドレイン電極２０８を形成する。次に、第２のキャリア供給層２０６、ソース電極２０７及びドレイン電極２０８上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極２０９を形成する。以上により電界効果型トランジスタが製作される。
【００５４】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３および動作層（ＩｎＧａＮ層）２０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３／バッファ層（ＧａＮ層）２０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。特に、動作層（ＩｎＧａＮ層）２０４の歪量が大きくピエゾ効果も強く作用するため第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３の伝導帯をより高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３に添加されているＳｉがほぼ１００％活性化し電子を動作層（ＩｎＧａＮ層）２０４に供給する。その結果、効果的に二次元電子ガス濃度を高めＩｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３と、電子が蓄積された動作層（ＩｎＧａＮ層）２０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３中の正帯電したＳｉによるクーロン散乱の影響は小さくでき、移動度の低下も小さい。さらに、スペーサー層（ＧａＮ層）２０５は、通常、成長条件が大きく異なる動作層（ＩｎＧａＮ層）２０４と第２のキャリア供給層（ＡｌＧａＮ層）２０６の中間の成長条件で形成できるため、平滑なヘテロ界面を形成することができ、一層高い移動度を得ることができる。
【００５５】
次に、本発明の実施例６に係る半導体装置について説明する。実施例６の半導体装置の構造については図２を参照されたい。
【００５６】
実施例６に係る半導体装置の製法について説明する。まず、基板２０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層２１０としてＡｌＮ層、バッファ層２０２としてＡｌＧａＮ（Ｉｎ０ ． ２Ｇａ０．８Ｎ、膜厚１５００ｎｍ）、第１のキャリア供給層２０３としてＳｉが添加されたＩｎＧａＮ層（Ｉｎ０ ． ０５Ｇａ０．９５Ｎ、膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層２０４としてＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚７ｎｍ）、スペーサー層２０５としてＧａＮ（膜厚２ｎｍ）、第２のキャリア供給層２０６としてＡｌＧａＮ層（Ａｌ０ ． ４Ｇａ０．６Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層２０６上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極２０７及びドレイン電極２０８を形成する。次に、第２のキャリア供給層２０６、ソース電極２０７及びドレイン電極２０８上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極２０９を形成する。以上により電界効果型トランジスタが製作される。
【００５７】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３および動作層（ＩｎＧａＮ層）２０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３／バッファ層（ＡｌＧａＮ層）２０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。特に、動作層（ＩｎＧａＮ層）２０４の歪量が大きくピエゾ効果も強く作用するため第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３の伝導帯をより高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３に添加されているＳｉがほぼ１００％活性化し電子を動作層（ＩｎＧａＮ層）２０４に供給する。その結果、効果的に二次元電子ガス濃度を高めＩｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３と、電子が蓄積された動作層（ＩｎＧａＮ層）２０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３中の正帯電したＳｉによるクーロン散乱の影響は小さくでき、移動度の低下も小さい。さらに、スペーサー層（ＧａＮ層）２０５は、通常、成長条件が大きく異なる動作層（ＩｎＧａＮ層）２０４と第２のキャリア供給層（ＡｌＧａＮ層）２０６の中間の成長条件で形成できるため、平滑なヘテロ界面を形成することができ、一層高い移動度を得ることができる。
【００５８】
【発明の効果】
本発明によれば、動作層側へ効果的に電子を供給しつつ、バッファ層へのリークを抑制できるため、Ａｌ組成比、膜厚をあげることなしにＩｍａｘを増加させることができる。
【００５９】
また、クーロン散乱の影響を小さくすることができ、優れた電子輸送特性を実現することができる。
【００６０】
さらに、表面側の第２のキャリア供給層からの電子供給とは独立して動作層に電子を供給することができるため、オーミック接触におけるトンネル抵抗を低減する目的で、第２のキャリア供給層の膜厚を薄くしても動作層中に電子をためることができ、シート抵抗の増加を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る半導体装置の構成を模式的に示した部分断面図である。
【図２】本発明の実施形態２に係る半導体装置の構成を模式的に示した部分断面図である。
【図３】本発明の作用を説明するための模式図である。
【図４】ウルツ鉱型ＩＩＩ−Ｖ型化合物半導体の結晶構造を示した模式図である。
【図５】本発明の一実施形態に係る半導体装置における深さと電子ガス濃度及び伝導帯の関係を模式的に示したグラフである。
【図６】従来の一例に係る電界効果トランジスタの構造を模式的に示した断面図である。
【図７】従来の一例に係る電界効果トランジスタにおける動作層の深さと電子ガス濃度及び伝導帯の関係を模式的に示したグラフである。
【符号の説明】
１０１、２０１ 基板
１０２、２０２ バッファ層
１０３、２０３ 第１のキャリア供給層
１０４、２０４ 動作層
１０５、２０６ 第２のキャリア供給層
１０６、２０７ ソース電極
１０７、２０８ ドレイン電極
１０８、２０９ ゲート電極
１０９、２１０ 核形成層
２０５ スペーサー層
１００１ ＩｎＰ基板
１００２ ＡｌＩｎＡｓ層（核形成層）
１００３ ＩｎＧａＡｓ層（動作層）
１００４ Ｓｉ＋ＩｎＧａＡｓ層（動作層）
１００５ ＩｎＧａＡｓ層（動作層）
１００６ ＡｌＧａＡｓ層（キャリア供給層）
１００７ ＩｎＧａＡｓ層（キャップ膜）
１００８ ドレイン電極
１００９ ソース電極
１０１０ ゲート電極
【発明の属する技術分野】
本発明は、ヘテロ接合電界効果トランジスタを有する半導体装置に関し、特に、Ａｌ組成比、膜厚をあげることなしにＩｍａｘを増加させることができる半導体装置に関する。
【０００２】
【従来の技術】
ＡｌＧａＮ／ＧａＮ系ヘテロ接合電界効果トランジスタ（ＨＪＦＥＴ）構造において動作層（キャリア走行層）としてＩｎＧａＮ層を有するＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ構造がある。ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ構造とすることで、ＡｌＧａＮ／ＩｎＧａＮヘテロ界面における伝導帯不連続量（ΔＥＣ）が、ＡｌＧａＮ／ＧａＮへテロ界面におけるΔＥＣよりも大きくなる。このことから、ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ構造では、従来のＧａＡｓ系ＨＪＦＥＴ構造（ＡｌＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ構造）と同様に、Ａｌ組成比（ＡｌＸＧａ１−ＸＡｓ中のＸ）、膜厚をあげることなしに最大電流（Ｉｍａｘ）の増加が期待された。
【０００３】
また、ＧａＡｓ系ＨＪＦＥＴでは、Ｉｍａｘ増加のためにキャリア走行層若しくはキャリア走行層の基板側に不純物（例えば、Ｓｉ）を添加し、２次元電子ガス濃度を高めようとする手法が、例えば、特開平４−２４１４３０号公報に示されている。
【０００４】
図６は、特開平４−２４１４３０号公報において示された電界効果トランジスタの構造を模式的に示した部分断面図である。この電界効果トランジスタの構造では、ＩｎＰ半導体基板１００１上に、膜厚１μｍのＡｌＩｎＡｓ層１００２、膜厚１０ｎｍのＩｎＧａＡｓ層１００３、膜厚１０ｎｍで２×１０１８ｃｍ−３のＳｉが添加されたＳｉ＋ＩｎＧａＡｓ層１００４、膜厚１０ｎｍのＩｎＧａＡｓ層１００５、膜厚２０ｎｍのＡｌＩｎＡｓ層１００６がこの順で積層している。このように、ＩｎＧａＡｓ層１００５と同等の組成比であるＩｎＧａＡｓにＳｉが添加されたＳｉ＋ＩｎＧａＡｓ層１００４を有することで、ＩｎＧａＡｓ層１００３〜１００５（動作層又はキャリア走行層）を走行する電子濃度を高くすることができるというものである。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ系ＨＪＦＥＴでは、ＩｎＧａＮ層に加わった圧縮歪によりピエゾ電荷（電気分極）が発生し、ＩｎＧａＮ／ＧａＮへテロ界面の伝導帯エネルギーが高くなり、ＧａＮに対するＩｎＧａＮの臨界膜厚が薄いことから実効的に井戸幅が狭くなるため、ＡｌＧａＮ／ＩｎＧａＮ界面に閉じ込められた電子がＧａＮ側へリークし、実際には２次元電子ガス濃度を高くすることができず、Ｉｍａｘは増加しなかった。
【０００６】
また、従来のＧａＡｓ系ＨＪＦＥＴでは、２次元電子ガス濃度を高くすることはできるものの、同じ動作層（図６の１００３〜１００５）内の中間に正帯電したＳｉが添加されたＳｉ＋ＩｎＧａＡｓ層１００４が存在するため、そのクーロン散乱によりキャリア（電子）の移動度は低下してしまうという問題があった。
【０００７】
本発明の第１の目的は、Ａｌ組成比、膜厚をあげることなしにＩｍａｘを増加させることができる半導体装置を提供することである。
【０００８】
本発明の第２の目的は、移動度を低下させることのない半導体装置を提供することである。
【０００９】
【課題を解決するための手段】
本発明の第１の視点においては、基板上に、バッファ層と、（０００１）面を主面とするウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするとともに圧縮歪を受ける動作層と、を備える半導体装置において、前記動作層と前記バッファ層の間に介在するとともに、ウルツ鉱型ＩＩＩ−Ｖ族窒化物半導体を主成分とするキャリア供給層を備え、前記キャリア供給層の一部又は全部にｎ型となる不純物が添加されていることを特徴とする。
【００１０】
本発明の第２の視点においては、基板上に、バッファ層と、（０００１）面を主面とするウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするとともに圧縮歪を受ける動作層と、を備える半導体装置において、前記動作層と前記バッファ層の間に介在するとともに、ウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とし、ｎ型であるキャリア供給層を備えることを特徴とする。
【００１１】
また、本発明の前記半導体装置において、前記動作層及び前記キャリア供給層の両方の層は、ＩｎｘＧａ１ − ｘＮ（０≦ｘ≦１）を主成分とすることが好ましい。
【００１２】
また、本発明の前記半導体装置において、前記キャリア供給層は、前記動作層の圧縮歪よりも小さい圧縮歪を受けていることが好ましい。
【００１３】
また、本発明の前記半導体装置において、前記動作層は、ＩｎａＧａ１−ａＮ（０＜ａ≦１）を主成分とし、前記キャリア供給層は、ＩｎｂＧａ１−ｂＮ（０≦ｂ＜ａ）を主成分とすることが好ましい。
【００１４】
また、本発明の前記半導体装置において、前記動作層上に形成されるとともに、無歪のウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とする第２のキャリア供給層を備えることが好ましい。
【００１５】
また、本発明の前記半導体装置において、前記バッファ層は、前記基板上に形成された層のうち最も膜厚が厚く、かつ、ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）を主成分とすることが好ましい。
【００１６】
また、本発明の前記半導体装置において、前記第２のキャリア供給層は、ＡｌｃＧａ１−ｃＮ（０＜ｃ≦１）を主成分とし、前記動作層は、ＧａＮを主成分とし、前記キャリア供給層は、ＡｌｚＧａ１−ｚＮ（０＜ｚ＜ｙ）を主成分とすることが好ましい。
【００１７】
また、本発明の前記半導体装置において、前記キャリア供給層は、前記基板上に形成された層のうち最も膜厚が厚い層に対する臨界膜厚以下であることが好ましい。
【００１８】
また、本発明の前記半導体装置において、前記動作層と前記第２のキャリア供給層の間に介在するとともに、無歪のウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするスペーサー層を備えることが好ましい。
【００１９】
また、本発明の前記半導体装置において、前記第２のキャリア供給層上に形成されるソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間の前記キャリア供給層上に形成されるゲート電極と、を備えることが好ましい。
【００２０】
【発明の実施の形態】
本発明の実施の形態について図面を用いて説明する。図３は、本発明の作用を説明するための模式図である。図４は、ウルツ鉱型ＩＩＩ−Ｖ型化合物半導体の結晶構造を示した模式図である。図５は、本発明の一実施形態に係る半導体装置における深さと電子ガス濃度及び伝導帯の関係を模式的に示したグラフである。
【００２１】
基本的な原理として、ウルツ鉱型ＩＩＩ−Ｖ族化合物半導体（ＧａＮ系半導体）は、結晶の歪みにより、弾性的な格子振動によって電気分極が生じ、結晶内部に電位が形成されるピエゾ効果が発生する。例えば、（０００１）面を主面とするＧａＮ層１１０１上にＧａＮ層より格子定数の小さいＡｌＧａＮ層１１０２を形成した場合、図３（Ａ）に示すように、ＡｌＧａＮ／ＧａＮへテロ界面側（ＡｌＧａＮ層の（０００−１）面側）に正の電荷が、その反対側（ＡｌＧａＮ層の（０００１）面側）に負の電荷が発生する。逆に、（０００１）面を主面とするＧａＮ層１１０３上にＧａＮ層より格子定数の大きいＩｎＧａＮ層１１０４を形成した場合、図３（Ｂ）に示すように、ＩｎＧａＮ／ＧａＮへテロ界面側（ＩｎＧａＮ層の（０００−１）面側）に負の電荷が、その反対側（ＩｎＧａＮ層の（０００１）面側）に正の電荷が発生する。結晶面の方向については図４を参照されたい。
【００２２】
本発明の半導体装置では、圧縮歪の加わったウルツ鉱型ＩＩＩ−Ｖ族化合物半導体（例えば、ＩｎＧａＮ）が用いられた動作層（図１の１０４参照）と、動作層における負の電荷が発生する（０００−１）面側（基板側）にキャリア（電子）を供給するためのｎ型不純物（Ｓｉ）を添加したウルツ鉱型ＩＩＩ−Ｖ族化合物半導体（例えば、ＩｎＧａＮ）が用いられたｎ型半導体層（図１の１０３参照）と、を有する。
【００２３】
このような構造とすることで、ｎ型不純物（Ｓｉ）から供給された電子は、正の電荷が発生している動作層（ＩｎＧａＮ層）の（０００１）面側にためることが可能となり、ｎ型半導体層のない従来技術（ＡｌＧａＮ／ＩｎＧａＮ／ＧａＮ系ＨＪＦＥＴ）と比較して大幅に電子ガス濃度を増加（２〜３割程度の増加）させることができる（図５及び図７を参照）。
【００２４】
また、電子を供給し正に帯電したｎ型不純物（Ｓｉ）と、放出された電子と、は空間的に離れるため、正に帯電したｎ型不純物（Ｓｉ）によるクーロン散乱の影響を小さくすることができ、優れた電子輸送特性を実現することができる。同時に、動作層（ＩｎＧａＮ層）の（０００−１）面側には負の電荷が発生するため、キャリア供給層／動作層界面（ＡｌＧａＮ／ＩｎＧａＮ界面）に閉じ込められた電子のバッファ層（ＧａＮ層）側への染み出しを抑制することもできる。すなわち、動作層（ＩｎＧａＮ層）側へ効果的に電子を供給しつつ、バッファ層（ＧａＮ層）へのリークを抑制できるため、電界効果トランジスタにおいて高電圧動作時の大電流化に対し著しい効果を得ることができる。
【００２５】
さらに、表面側のキャリア供給層（ＡｌＧａＮ層）からの電子供給とは独立して動作層（ＩｎＧａＮ層）に電子を供給することができるため、例えば、オーミック接触におけるトンネル抵抗を低減する目的で、金属（オーミック金属）／キャリア供給層兼ショットキー層（ＡｌＧａＮ層）／動作層（ＩｎＧａＮ層）型構造におけるキャリア供給層兼ショットキー層（ＡｌＧａＮ層）の膜厚を薄くしても動作層（ＩｎＧａＮ層）中に電子をためることができ、シート抵抗の増加を抑制する効果もある。
【００２６】
次に、本発明の実施形態１について図面を用いて説明する。図１は、本発明の実施形態１に係る半導体装置の構造を模式的に示した部分断面図である。
【００２７】
この半導体装置は、電界効果トランジスタに関するものであるが、基板１０１上に、バッファ層１０２、第１のキャリア供給層１０３、動作層１０４、第２のキャリア供給層１０５をこの順に形成する。その後、第２のキャリア供給層１０５上に第２のキャリア供給層１０５とオーミック接触するソース電極１０６及びドレイン電極１０７を形成する。更に、ソース電極１０６とドレイン電極１０７との間の第２のキャリア供給層１０５上に、第２のキャリア供給層１０５とショットキー接触するゲート電極１０８を形成する。これにより電界効果トランジスタが製作される。
【００２８】
基板１０１には、例えば、サファイア、炭化シリコンのほか、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等のＩＩＩ族窒化物半導体が用いられる。また、基板１０１は、その上層の結晶を成長させる面として、ｃ面（（０００１）面）を用いることが好ましいが、ＧａＮ系半導体がＣ軸配向して成長し、ピエゾ効果が発生する面であれば良く、任意の方向に約５５°まで傾斜させることができる。ただし、傾斜角が大きくなると良好な結晶性を得ることが困難になるため、任意の方向に１０°以内の傾斜とすることが好ましい。
【００２９】
バッファ層１０２は、基板１０１とキャリア供給層１０３との格子不整合による歪みを緩和する層であり、基板１０１上に形成された層のうち最も厚い層である。バッファ層１０２には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。なお、バッファ層１０２の形成のために、基板１０１とバッファ層１０２の間にＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体からなる核形成層１０９を挟んでもよい。また、バッファ層１０２には、適宜、不純物を添加してもよい。不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅ等のｎ型不純物や、Ｂｅ、Ｃ、Ｍｇ等のｐ型不純物が用いられる。
【００３０】
第１のキャリア供給層１０３は、その格子定数がバッファ層１０２の格子定数より大きく、圧縮歪を受ける物質又は組成である。第１のキャリア供給層１０３には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。また、第１のキャリア供給層１０３には、適宜、不純物を添加してもよい。不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅ等のｎ型不純物が用いられる。また、第１のキャリア供給層１０３の膜厚は、所望の厚さとすることができる。なお、第１のキャリア供給層１０３の格子定数は、バッファ層１０２の格子定数と異なっているため、転位が発生する臨界膜厚以下とすることが好ましい。
【００３１】
動作層１０４は、キャリア走行層ともいうが、その格子定数が第１のキャリア供給層１０３の格子定数より大きく、第１のキャリア供給層１０３よりも強く圧縮歪を受ける物質または組成である。ただし、あまりに高歪とすると臨界膜厚が薄くなり、キャリア走行層として機能しなくなるため、バッファ層１０２と格子定数差は３％以内とすることが好ましい。また、動作層１０４には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。また、動作層１０４には、適宜、不純物を添加してもよい。不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅ等のｎ型不純物や、Ｂｅ、Ｃ、Ｍｇ等のｐ型不純物が用いられる。ただし、動作層１０４中の不純物濃度が高くなるとクーロン散乱の影響により電子の移動度が低下するため、動作層１０４中の不純物濃度は１×１０１７ｃｍ−３以下が望ましい。また、動作層１０４の膜厚は、所望の厚さとすることができる。ただし、動作層１０４の格子定数は、バッファ層１０２の格子定数と異なっているため、転位が発生する臨界膜厚以下とすることが好ましい。
【００３２】
第２のキャリア供給層１０５は、第１のキャリア供給層１０３より電子親和力の小さい物質又は組成である。また、第２のキャリア供給層１０５には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。また、第２のキャリア供給層１０５には、適宜、不純物を添加してもよい。不純物としては、例えば、Ｓｉ、Ｓ、Ｓｅ等のｎ型不純物や、Ｂｅ、Ｃ、Ｍｇ等のｐ型不純物が用いられる。また、第２のキャリア供給層１０５の膜厚は、所望の厚さとすることができる。ただし、第２のキャリア供給層１０５の格子定数は、バッファ層１０２の格子定数と異なっているため、転位が発生する臨界膜厚以下とすることが好ましい。
【００３３】
ソース電極１０６及びドレイン電極１０７には、第２のキャリア供給層１０５とオーミック接触する金属が用いられ、例えば、Ｗ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができる。また、ソース電極１０６及びドレイン電極１０７は、複数の前記金属を積層した構造としてもよい。
【００３４】
ゲート電極１０８には、第２のキャリア供給層１０５とショットキー接触する金属が用いられ、例えば、Ｗ、Ｍｏ、Ｓｉ、Ｔｉ、Ｐｔ、Ａｌ、Ａｕ等の金属を用いることができる。また、ゲート電極１０８は、複数の前記金属を積層した構造としてもよい。
【００３５】
本発明の実施形態２について図面を用いて説明する。図２は、本発明の実施形態２に係る半導体装置の構造を模式的に示した部分断面図である。
【００３６】
この半導体装置は、電界効果トランジスタに関するものであるが、基板２０１上に、バッファ層２０２、第１のキャリア供給層２０３、動作層２０４、スペーサー層２０５、第２のキャリア供給層２０６を形成する。その後、第２のキャリア供給層２０６上に第２のキャリア供給層２０６とオーミック接触するソース電極２０７及びドレイン電極２０８を形成する。更に、ソース電極２０７とドレイン電極２０８との間の第２のキャリア供給層２０６上に第２のキャリア供給層２０６とショットキー接触するゲート電極２０９を形成することで電界効果トランジスタが製作される。
【００３７】
スペーサー層２０５以外の基板２０１、核形成層２１０、バッファ層２０２、第１のキャリア供給層２０３、キャリア走行層２０４、第２のキャリア供給層２０６、ソース電極２０７、ドレイン電極２０８及びゲート電極２０９の各構成については、前記実施形態１で説明したものと同様である。各構成の詳細な説明については、実施形態１における説明を参照されたい。
【００３８】
スペーサー層２０５には、例えば、ＧａＮ、ＩｎＮ、ＡｌＮ若しくはこれら２種又は３種の混合物等のＧａＮ系半導体が用いられる。ただし、スペーサー層２０５は膜形成時に平滑なヘテロ界面を形成するため、バッファ層２０２に係る半導体に対し等しい格子定数を持つ物質又は組成、若しくは、キャリア走行層２０４と第２のキャリア供給層２０６の間の格子定数を有する物質又は組成が好ましい。
【００３９】
【実施例】
本発明の実施例１に係る半導体装置について説明する。実施例１の半導体装置の構造については図１を参照されたい。
【００４０】
実施例１に係る半導体装置の製法について説明する。まず、基板１０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層１０９としてＡｌＮ層、バッファ層１０２としてＧａＮ（膜厚１５００ｎｍ）、第１のキャリア供給層１０３としてＳｉが添加されたＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層１０４としてＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ）、第２のキャリア供給層１０５としてＡｌＧａＮ層（Ａｌ０ ． ３Ｇａ０．７Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層１０５上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極１０６及びドレイン電極１０７を形成する。次に、第２のキャリア供給層１０５、ソース電極１０６及びドレイン電極１０７上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極１０８を形成する。以上により電界効果型トランジスタが製作される。
【００４１】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３および動作層（ＩｎＧａＮ層）１０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３／バッファ層（ＧａＮ層）１０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３に添加されているＳｉがほぼ１００％活性化し、電子を動作層（ＩｎＧａＮ層）１０４に供給する。その結果、効果的に二次元電子ガス濃度を高め、Ｉｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３と、電子が蓄積された動作層（ＩｎＧａＮ層）１０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３中の正帯電したＳｉによるクーロン散乱の影響を小さくすることができ、移動度の低下も小さくすることができる。
【００４２】
なお、第２のキャリア走行層（ＩｎＧａＮ層）１０５中には、不純物は添加していないが、バッファ層（ＧａＮ）１０２中のＮ空孔がｎ型不純物と同様に振舞うため電子を放出し、その密度が約５×１０１６ｃｍ−３であったためである。
【００４３】
次に、本発明の実施例２に係る半導体装置について説明する。実施例２の半導体装置の構造については図１を参照されたい。
【００４４】
実施例２に係る半導体装置の製法について説明する。まず、基板１０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層１０９としてＡｌＮ層、バッファ層１０２としてＡｌＧａＮ（Ａｌ０ ． ２Ｇａ０．８Ｎ、膜厚１５００ｎｍ）、第１のキャリア供給層１０３としてＳｉが添加されたＧａＮ層（膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層１０４としてＧａＮ層（膜厚１５ｎｍ）、第２のキャリア供給層１０５としてＡｌＧａＮ層（Ａｌ０ ． ４Ｇａ０．６Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層１０５上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極１０６及びドレイン電極１０７を形成する。次に、第２のキャリア供給層１０５、ソース電極１０６及びドレイン電極１０７上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極１０８を形成する。以上により電界効果型トランジスタが製作される。
【００４５】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３および動作層（ＧａＮ層）１０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３／バッファ層（ＡｌＧａＮ層）１０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３に添加したＳｉがほぼ１００％活性化し電子を動作層（ＧａＮ層）１０４に供給する。その結果、効果的に二次元電子ガス濃度を高め、Ｉｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３と、電子が蓄積された動作層（ＧａＮ層）１０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３中の正帯電したＳｉによるクーロン散乱の影響は小さくでき、移動度の低下も小さくできる。
【００４６】
次に、本発明の実施例３に係る半導体装置について説明する。実施例３の半導体装置の構造については図１を参照されたい。
【００４７】
実施例３に係る半導体装置の製法について説明する。まず、基板１０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層１０９としてＡｌＮ層、バッファ層１０２としてＧａＮ（膜厚１５００ｎｍ）、第１のキャリア供給層１０３としてＳｉが添加されたＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層１０４としてＩｎＧａＮ層（Ｉｎ０ ． １５Ｇａ０．８５Ｎ、膜厚５ｎｍ）、第２のキャリア供給層１０５としてＡｌＧａＮ層（Ａｌ０ ． ３Ｇａ０．７Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層１０５上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極１０６及びドレイン電極１０７を形成する。次に、第２のキャリア供給層１０５、ソース電極１０６及びドレイン電極１０７上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極１０８を形成する。以上により電界効果型トランジスタが製作される。
【００４８】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３および動作層（ＩｎＧａＮ層）１０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３／バッファ層（ＧａＮ層）１０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。特に、動作層（ＩｎＧａＮ層）１０４の歪量が大きくピエゾ効果も強く作用するため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３の伝導帯をより高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３に添加したＳｉがほぼ１００％活性化し電子を動作層（ＩｎＧａＮ層）１０４に供給する。その結果、効果的に二次元電子ガス濃度を高め、Ｉｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３と、電子が蓄積された動作層（ＩｎＧａＮ層）１０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）１０３中の正帯電したＳｉによるクーロン散乱の影響を小さくすることができ、移動度の低下も小さくすることができる。
【００４９】
次に、本発明の実施例４に係る半導体装置について説明する。実施例４の半導体装置の構造については図１を参照されたい。
【００５０】
実施例４に係る半導体装置の製法について説明する。まず、基板１０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層１０９としてＡｌＮ層、バッファ層１０２としてＡｌＧａＮ（Ａｌ０ ． ２Ｇａ０．８Ｎ、膜厚１５００ｎｍ）、第１のキャリア供給層１０３としてＳｉが添加されたＧａＮ層（膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層１０４としてＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ）、第２のキャリア供給層１０５としてＡｌＧａＮ層（Ａｌ０ ． ４Ｇａ０．６Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層１０５上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極１０６及びドレイン電極１０７を形成する。次に、第２のキャリア供給層１０５、ソース電極１０６及びドレイン電極１０７上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極１０８を形成する。以上により電界効果型トランジスタが製作される。
【００５１】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３および動作層（ＩｎＧａＮ層）１０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３／バッファ層（ＡｌＧａＮ層）１０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。特に、動作層（ＩｎＧａＮ層）１０４の歪量が大きくピエゾ効果も強く作用するため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３の伝導帯をより高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３に添加したＳｉがほぼ１００％活性化し電子を動作層（ＩｎＧａＮ層）１０４に供給する。その結果、効果的に二次元電子ガス濃度を高めＩｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３と、電子が蓄積された動作層（ＩｎＧａＮ層）１０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＧａＮ層）１０３中の正帯電したＳｉによるクーロン散乱の影響を小さくすることができ、移動度の低下も小さくすることができる。
【００５２】
次に、本発明の実施例５に係る半導体装置について説明する。実施例５の半導体装置の構造については図２を参照されたい。
【００５３】
実施例５に係る半導体装置の製法について説明する。まず、基板２０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層２１０としてＡｌＮ層、バッファ層２０２としてＧａＮ（膜厚１５００ｎｍ）、第１のキャリア供給層２０３としてＳｉが添加されたＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層２０４としてＩｎＧａＮ層（Ｉｎ０ ． １５Ｇａ０．８５Ｎ、膜厚５ｎｍ）、スペーサー層２０５としてＧａＮ（膜厚２ｎｍ）、第２のキャリア供給層２０６としてＡｌＧａＮ層（Ａｌ０ ． ３Ｇａ０．７Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層２０６上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極２０７及びドレイン電極２０８を形成する。次に、第２のキャリア供給層２０６、ソース電極２０７及びドレイン電極２０８上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極２０９を形成する。以上により電界効果型トランジスタが製作される。
【００５４】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３および動作層（ＩｎＧａＮ層）２０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３／バッファ層（ＧａＮ層）２０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。特に、動作層（ＩｎＧａＮ層）２０４の歪量が大きくピエゾ効果も強く作用するため第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３の伝導帯をより高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３に添加されているＳｉがほぼ１００％活性化し電子を動作層（ＩｎＧａＮ層）２０４に供給する。その結果、効果的に二次元電子ガス濃度を高めＩｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３と、電子が蓄積された動作層（ＩｎＧａＮ層）２０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３中の正帯電したＳｉによるクーロン散乱の影響は小さくでき、移動度の低下も小さい。さらに、スペーサー層（ＧａＮ層）２０５は、通常、成長条件が大きく異なる動作層（ＩｎＧａＮ層）２０４と第２のキャリア供給層（ＡｌＧａＮ層）２０６の中間の成長条件で形成できるため、平滑なヘテロ界面を形成することができ、一層高い移動度を得ることができる。
【００５５】
次に、本発明の実施例６に係る半導体装置について説明する。実施例６の半導体装置の構造については図２を参照されたい。
【００５６】
実施例６に係る半導体装置の製法について説明する。まず、基板２０１としてｃ面（（０００１）面）を結晶成長面とする炭化シリコン（ＳｉＣ）基板を用い、この上に核形成層２１０としてＡｌＮ層、バッファ層２０２としてＡｌＧａＮ（Ｉｎ０ ． ２Ｇａ０．８Ｎ、膜厚１５００ｎｍ）、第１のキャリア供給層２０３としてＳｉが添加されたＩｎＧａＮ層（Ｉｎ０ ． ０５Ｇａ０．９５Ｎ、膜厚５ｎｍ、Ｓｉ添加量１×１０１９ｃｍ−３）、動作層２０４としてＩｎＧａＮ層（Ｉｎ０ ． １Ｇａ０．９Ｎ、膜厚７ｎｍ）、スペーサー層２０５としてＧａＮ（膜厚２ｎｍ）、第２のキャリア供給層２０６としてＡｌＧａＮ層（Ａｌ０ ． ４Ｇａ０．６Ｎ、膜厚２０ｎｍ）をこの順で有機金属気相エピタキシャル（ＭＯＶＰＥ法）により成膜する。各層の成膜条件については、通常の条件（従来の条件）である。次に、第２のキャリア供給層２０６上にソース電極及びドレイン電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第一の金属としてＴｉ／Ａｌ（Ｔｉ層の膜厚１０ｎｍ、Ａｌ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフし、その後、ランプアニール（６５０℃、３０秒）することでソース電極２０７及びドレイン電極２０８を形成する。次に、第２のキャリア供給層２０６、ソース電極２０７及びドレイン電極２０８上にゲート電極形成用のレジストパターンを形成し、その後、電子銃蒸着法により第二の金属としてＮｉ／Ａｕ（Ｎｉ層の膜厚１０ｎｍ、Ａｕ層の膜厚２００ｎｍ）を蒸着し、その後、リフトオフすることによりゲート電極２０９を形成する。以上により電界効果型トランジスタが製作される。
【００５７】
このような構造であれば、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３および動作層（ＩｎＧａＮ層）２０４が圧縮歪を受けているため、ピエゾ効果により第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３／バッファ層（ＡｌＧａＮ層）２０２界面の伝導帯を高エネルギー側へ押し上げる方向に電界が発生する。特に、動作層（ＩｎＧａＮ層）２０４の歪量が大きくピエゾ効果も強く作用するため第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３の伝導帯をより高エネルギー側へ押し上げる方向に電界が発生する。そのため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３がＦｅｒｍｉレベルより高くなり、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３に添加されているＳｉがほぼ１００％活性化し電子を動作層（ＩｎＧａＮ層）２０４に供給する。その結果、効果的に二次元電子ガス濃度を高めＩｍａｘを増加させることができる。一方、電子を供給し正帯電したＳｉを含有する第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３と、電子が蓄積された動作層（ＩｎＧａＮ層）２０４と、は層が異なるため、第１のキャリア供給層（Ｓｉ＋ＩｎＧａＮ層）２０３中の正帯電したＳｉによるクーロン散乱の影響は小さくでき、移動度の低下も小さい。さらに、スペーサー層（ＧａＮ層）２０５は、通常、成長条件が大きく異なる動作層（ＩｎＧａＮ層）２０４と第２のキャリア供給層（ＡｌＧａＮ層）２０６の中間の成長条件で形成できるため、平滑なヘテロ界面を形成することができ、一層高い移動度を得ることができる。
【００５８】
【発明の効果】
本発明によれば、動作層側へ効果的に電子を供給しつつ、バッファ層へのリークを抑制できるため、Ａｌ組成比、膜厚をあげることなしにＩｍａｘを増加させることができる。
【００５９】
また、クーロン散乱の影響を小さくすることができ、優れた電子輸送特性を実現することができる。
【００６０】
さらに、表面側の第２のキャリア供給層からの電子供給とは独立して動作層に電子を供給することができるため、オーミック接触におけるトンネル抵抗を低減する目的で、第２のキャリア供給層の膜厚を薄くしても動作層中に電子をためることができ、シート抵抗の増加を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１に係る半導体装置の構成を模式的に示した部分断面図である。
【図２】本発明の実施形態２に係る半導体装置の構成を模式的に示した部分断面図である。
【図３】本発明の作用を説明するための模式図である。
【図４】ウルツ鉱型ＩＩＩ−Ｖ型化合物半導体の結晶構造を示した模式図である。
【図５】本発明の一実施形態に係る半導体装置における深さと電子ガス濃度及び伝導帯の関係を模式的に示したグラフである。
【図６】従来の一例に係る電界効果トランジスタの構造を模式的に示した断面図である。
【図７】従来の一例に係る電界効果トランジスタにおける動作層の深さと電子ガス濃度及び伝導帯の関係を模式的に示したグラフである。
【符号の説明】
１０１、２０１ 基板
１０２、２０２ バッファ層
１０３、２０３ 第１のキャリア供給層
１０４、２０４ 動作層
１０５、２０６ 第２のキャリア供給層
１０６、２０７ ソース電極
１０７、２０８ ドレイン電極
１０８、２０９ ゲート電極
１０９、２１０ 核形成層
２０５ スペーサー層
１００１ ＩｎＰ基板
１００２ ＡｌＩｎＡｓ層（核形成層）
１００３ ＩｎＧａＡｓ層（動作層）
１００４ Ｓｉ＋ＩｎＧａＡｓ層（動作層）
１００５ ＩｎＧａＡｓ層（動作層）
１００６ ＡｌＧａＡｓ層（キャリア供給層）
１００７ ＩｎＧａＡｓ層（キャップ膜）
１００８ ドレイン電極
１００９ ソース電極
１０１０ ゲート電極
Claims (11)
- 基板上に、バッファ層と、（０００１）面を主面とするウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするとともに圧縮歪を受ける動作層と、を備える半導体装置において、
前記動作層と前記バッファ層の間に介在するとともに、ウルツ鉱型ＩＩＩ−Ｖ族窒化物半導体を主成分とするキャリア供給層を備え、
前記キャリア供給層の一部又は全部にｎ型となる不純物が添加されていることを特徴とする半導体装置。 - 基板上に、バッファ層と、（０００１）面を主面とするウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするとともに圧縮歪を受ける動作層と、を備える半導体装置において、
前記動作層と前記バッファ層の間に介在するとともに、ウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とし、ｎ型であるキャリア供給層を備えることを特徴とする半導体装置。 - 前記動作層及び前記キャリア供給層の両方の層は、ＩｎｘＧａ１ − ｘＮ（０≦ｘ≦１）を主成分とすることを特徴とする請求項１又は２記載の半導体装置。
- 前記キャリア供給層は、前記動作層の圧縮歪よりも小さい圧縮歪を受けていることを特徴とする請求項１又は２記載の半導体装置。
- 前記動作層は、ＩｎａＧａ１−ａＮ（０＜ａ≦１）を主成分とし、
前記キャリア供給層は、ＩｎｂＧａ１−ｂＮ（０≦ｂ＜ａ）を主成分とすることを特徴とする請求項４記載の半導体装置。 - 前記動作層上に形成されるとともに、無歪のウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とする第２のキャリア供給層を備えることを特徴とする請求項１乃至５のいずれか一に記載の半導体装置。
- 前記バッファ層は、前記基板上に形成された層のうち最も膜厚が厚く、かつ、ＡｌｙＧａ１−ｙＮ（０＜ｙ≦１）を主成分とすることを特徴とする請求項１乃至６のいずれか一に記載の半導体装置。
- 前記第２のキャリア供給層は、ＡｌｃＧａ１−ｃＮ（０＜ｃ≦１）を主成分とし、
前記動作層は、ＧａＮを主成分とし、
前記キャリア供給層は、ＡｌｚＧａ１−ｚＮ（０＜ｚ＜ｙ）を主成分とすることを特徴とする請求項７記載の半導体装置。 - 前記キャリア供給層は、前記基板上に形成された層のうち最も膜厚が厚い層に対する臨界膜厚以下であることを特徴とする請求項１乃至８のいずれか一に記載の半導体装置。
- 前記動作層と前記第２のキャリア供給層の間に介在するとともに、無歪のウルツ鉱型ＩＩＩ−Ｖ族化合物半導体を主成分とするスペーサー層を備えることを特徴とする請求項６乃至９のいずれか一に記載の半導体装置。
- 前記第２のキャリア供給層上に形成されるソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間の前記キャリア供給層上に形成されるゲート電極と、
を備えることを特徴とする６乃至１０のいずれか一に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158965A JP2004006461A (ja) | 2002-05-31 | 2002-05-31 | 半導体装置 |
| PCT/JP2003/006315 WO2003103037A1 (fr) | 2002-05-31 | 2003-05-21 | Dispositif a semi-conducteur |
| AU2003242347A AU2003242347A1 (en) | 2002-05-31 | 2003-05-21 | Semiconductor device |
| US10/515,886 US20060054929A1 (en) | 2002-05-31 | 2004-11-29 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002158965A JP2004006461A (ja) | 2002-05-31 | 2002-05-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004006461A true JP2004006461A (ja) | 2004-01-08 |
Family
ID=29706499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002158965A Pending JP2004006461A (ja) | 2002-05-31 | 2002-05-31 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060054929A1 (ja) |
| JP (1) | JP2004006461A (ja) |
| AU (1) | AU2003242347A1 (ja) |
| WO (1) | WO2003103037A1 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005300493A (ja) * | 2004-04-16 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体変位検出素子および検出器 |
| JP2006093400A (ja) * | 2004-09-24 | 2006-04-06 | Ngk Insulators Ltd | 半導体積層構造およびｈｅｍｔ素子 |
| JP2008288474A (ja) * | 2007-05-21 | 2008-11-27 | Sharp Corp | ヘテロ接合電界効果トランジスタ |
| JP2009200096A (ja) * | 2008-02-19 | 2009-09-03 | Sharp Corp | 窒化物半導体装置とそれを含む電力変換装置 |
| JP2010238699A (ja) * | 2009-03-30 | 2010-10-21 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| US7985984B2 (en) | 2007-02-28 | 2011-07-26 | Nec Corporation | III-nitride semiconductor field effect transistor |
| WO2011132284A1 (ja) * | 2010-04-22 | 2011-10-27 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| JP2016187025A (ja) * | 2015-03-27 | 2016-10-27 | 富士通株式会社 | 半導体装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006032911A (ja) | 2004-06-15 | 2006-02-02 | Ngk Insulators Ltd | 半導体積層構造、半導体素子およびｈｅｍｔ素子 |
| US7531854B2 (en) | 2007-05-04 | 2009-05-12 | Dsm Solutions, Inc. | Semiconductor device having strain-inducing substrate and fabrication methods thereof |
| US8372671B2 (en) | 2010-06-21 | 2013-02-12 | Micron Technology, Inc. | Solid state devices with semi-polar facets and associated methods of manufacturing |
| KR20130092548A (ko) * | 2010-08-31 | 2013-08-20 | 스미또모 가가꾸 가부시키가이샤 | 반도체 기판, 절연 게이트형 전계 효과 트랜지스터 및 반도체 기판의 제조 방법 |
| WO2013109884A1 (en) * | 2012-01-18 | 2013-07-25 | Iqe Kc, Llc | Iiii -n- based double heterostructure field effect transistor and method of forming the same |
| US9396933B2 (en) * | 2012-04-26 | 2016-07-19 | Applied Materials, Inc. | PVD buffer layers for LED fabrication |
| US8759879B1 (en) * | 2013-05-03 | 2014-06-24 | Texas Instruments Incorporated | RESURF III-nitride HEMTs |
| US9076812B2 (en) | 2013-06-27 | 2015-07-07 | Iqe Kc, Llc | HEMT structure with iron-doping-stop component and methods of forming |
| US9620598B2 (en) * | 2014-08-05 | 2017-04-11 | Semiconductor Components Industries, Llc | Electronic device including a channel layer including gallium nitride |
| US10644127B2 (en) * | 2017-07-28 | 2020-05-05 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a transistor structure |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274474A (ja) * | 1998-03-19 | 1999-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP2000294768A (ja) * | 1999-04-01 | 2000-10-20 | Sony Corp | 半導体素子およびその製造方法 |
| JP2001077353A (ja) * | 1999-06-30 | 2001-03-23 | Toshiba Corp | 高電子移動度トランジスタ及び電力増幅器 |
| WO2001092428A1 (de) * | 2000-06-02 | 2001-12-06 | Erhard Kohn | Heterostruktur mit rückseitiger donatordotierung |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436470A (en) * | 1991-01-14 | 1995-07-25 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
| JP4022708B2 (ja) * | 2000-06-29 | 2007-12-19 | 日本電気株式会社 | 半導体装置 |
| US6849882B2 (en) * | 2001-05-11 | 2005-02-01 | Cree Inc. | Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer |
| US7030428B2 (en) * | 2001-12-03 | 2006-04-18 | Cree, Inc. | Strain balanced nitride heterojunction transistors |
-
2002
- 2002-05-31 JP JP2002158965A patent/JP2004006461A/ja active Pending
-
2003
- 2003-05-21 AU AU2003242347A patent/AU2003242347A1/en not_active Abandoned
- 2003-05-21 WO PCT/JP2003/006315 patent/WO2003103037A1/ja active Search and Examination
-
2004
- 2004-11-29 US US10/515,886 patent/US20060054929A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11274474A (ja) * | 1998-03-19 | 1999-10-08 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JP2000294768A (ja) * | 1999-04-01 | 2000-10-20 | Sony Corp | 半導体素子およびその製造方法 |
| JP2001077353A (ja) * | 1999-06-30 | 2001-03-23 | Toshiba Corp | 高電子移動度トランジスタ及び電力増幅器 |
| WO2001092428A1 (de) * | 2000-06-02 | 2001-12-06 | Erhard Kohn | Heterostruktur mit rückseitiger donatordotierung |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005300493A (ja) * | 2004-04-16 | 2005-10-27 | Nippon Telegr & Teleph Corp <Ntt> | 半導体変位検出素子および検出器 |
| JP2006093400A (ja) * | 2004-09-24 | 2006-04-06 | Ngk Insulators Ltd | 半導体積層構造およびｈｅｍｔ素子 |
| US7985984B2 (en) | 2007-02-28 | 2011-07-26 | Nec Corporation | III-nitride semiconductor field effect transistor |
| JP2008288474A (ja) * | 2007-05-21 | 2008-11-27 | Sharp Corp | ヘテロ接合電界効果トランジスタ |
| JP2009200096A (ja) * | 2008-02-19 | 2009-09-03 | Sharp Corp | 窒化物半導体装置とそれを含む電力変換装置 |
| JP2010238699A (ja) * | 2009-03-30 | 2010-10-21 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| WO2011132284A1 (ja) * | 2010-04-22 | 2011-10-27 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| JP5720678B2 (ja) * | 2010-04-22 | 2015-05-20 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
| US9252254B2 (en) | 2010-04-22 | 2016-02-02 | Fujitsu Limited | Semiconductor device and method of manufacturing the same, and power supply apparatus |
| JP2016187025A (ja) * | 2015-03-27 | 2016-10-27 | 富士通株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003242347A1 (en) | 2003-12-19 |
| US20060054929A1 (en) | 2006-03-16 |
| WO2003103037A1 (fr) | 2003-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4022708B2 (ja) | 半導体装置 | |
| JP3751791B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP4744109B2 (ja) | 半導体装置とその製造方法 | |
| US6429467B1 (en) | Heterojunction field effect transistor | |
| JP5810293B2 (ja) | 窒化物半導体装置 | |
| JP4663156B2 (ja) | 化合物半導体装置 | |
| US7557378B2 (en) | Boron aluminum nitride diamond heterostructure | |
| US7825434B2 (en) | Nitride semiconductor device | |
| JP5388839B2 (ja) | Ｉｉｉ族窒化物半導体電界効果トランジスタ | |
| JP2004006461A (ja) | 半導体装置 | |
| US20120299060A1 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP2014209659A (ja) | デプレッションモードＧａＮベースＦＥＴを使用したカスコード回路 | |
| US8183596B2 (en) | High electron mobility transistor, epitaxial wafer, and method of fabricating high electron mobility transistor | |
| JP2007109830A (ja) | 電界効果トランジスタ | |
| JP2007088185A (ja) | 半導体装置及びその製造方法 | |
| JP4474292B2 (ja) | 半導体装置 | |
| JP2009032713A (ja) | ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
| JP2011108712A (ja) | 窒化物半導体装置 | |
| JP2019004118A (ja) | 窒化物半導体エピタキシャル基板および半導体装置 | |
| JP3723018B2 (ja) | 窒化物半導体装置 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP5730505B2 (ja) | 化合物半導体装置 | |
| JP2004311921A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP6096523B2 (ja) | 半導体装置とその製造方法 | |
| JP2003197646A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090508 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090519 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090717 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110705 |