JP2009043913A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2009043913A
JP2009043913A JP2007206939A JP2007206939A JP2009043913A JP 2009043913 A JP2009043913 A JP 2009043913A JP 2007206939 A JP2007206939 A JP 2007206939A JP 2007206939 A JP2007206939 A JP 2007206939A JP 2009043913 A JP2009043913 A JP 2009043913A
Authority
JP
Japan
Prior art keywords
main surface
substrate
semiconductor device
plane
degrees
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007206939A
Other languages
English (en)
Inventor
Tetsuo Fujii
哲雄 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007206939A priority Critical patent/JP2009043913A/ja
Priority to US12/222,386 priority patent/US20090283760A1/en
Publication of JP2009043913A publication Critical patent/JP2009043913A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】矩形のチップとして分割され、且つ歩留まりの低下を抑制できる六方晶構造の半導体装置及び半導体装置の製造方法を提供する。
【解決手段】六方晶構造の酸化亜鉛系半導体からなり、極性面である第１の主面１１１、及びその第１の主面１１１に対し直交する基準の非極性面と４０度乃至５０度の角をなして第１の主面１１１と直交する４つの側面を第１の主面１１１に隣接させた基板１と、第１の主面１１１上に配置された半導体層２とを備える。
【選択図】図１

Description

本発明は、酸化亜鉛基板を用いた半導体装置及び半導体装置の製造方法に関する。
酸化亜鉛（ＺｎＯ）結晶はバンドギャップが約３．４ｅＶの直接遷移型半導体であり、ホール（正孔）と電子が固体内で結合した励起子の束縛エネルギーが６０ｍｅＶと大きく、室温でも安定に存在する。そのため、安価で環境負荷も小さい青色領域から紫外領域までの発光デバイスへの応用が期待されている。更に、発光デバイス以外にもＺｎＯ系半導体の用途は多く、例えば受光素子や圧電素子、透明電極等への応用も期待されている。
一般に、半導体素子を形成した基板を分割してチップ化するためには、ダイシングによる分割、或いはスクライバによる劈開が用いられている。ダイシングによる分割では、基板の裏面又は表面から一段階若しくは多段階に高速回転するブレードで切削し、基板を分割する。スクライバによる劈開では、ダイヤモンドを先端に配置したペン等によって基板にＶ字形状の溝を形成し、この溝に沿って劈開することにより基板を分割する。
ＺｎＯ系半導体からなる基板（以下において「ＺｎＯ基板」という。）を劈開によってチップ化する場合、基板の結晶面を考慮する必要がある。ＺｎＯ基板は窒化ガリウム（ＧａＮ）基板等と同じく、六方晶構造の結晶構造を有し、ｃ面（極性面）を主面としたＺｎＯ基板で最も劈開しやすい面はｍ面（非極性面）と呼ばれる｛１−１００｝面である。このｍ面はｃ軸［０００１］に平行な六角柱の側面に相当する。つまり、ｃ面を主面とするＺｎＯ基板やＧａＮ基板は、６０度毎に最も劈開しやすい面が存在する。
ｃ面を主面とするＧａＮ基板の劈開方法として、最も劈開しやすい面に沿って基板を分割してチップ化する方法が提案されている（例えば、特許文献１参照。）。この方法では、ＧａＮ基板の最も劈開しやすい面が互いに直交していないために、チップの主面形状が正三角形や六角形、平行四辺形、台形になる。しかし、現在のパッケージデザインや基板有効面積等を考慮すると、チップの主面形状は正方形或いは長方形等の矩形であることが望ましい。
特開平１１−３４０５７６号公報
しかしながら、チップの主面形状を矩形にするために最も劈開しやすい面以外に沿って基板を劈開した場合、チップ表面の切断箇所付近にクラックが発生したり、所望の切断箇所で切断されない箇所が生じたり、或いは所望の切断箇所以外で基板が切断される等して、半導体装置の歩留まりが低下する。
一方、ダイシングにより基板を切断してチップ化する場合、基板の表面にブレードの刃厚分のダイシング領域が必要になり、半導体装置を配置できる領域が減少する。更に、ダイシングによって基板を切断した場合、通常、切断面に生じる損傷をウェットエッチングにより取り除く工程が必要になる。ＺｎＯ系半導体はウェットエッチングの異方性が他の半導体材料よりも大きく、また耐薬品性が低い材料である。そのため、半導体装置の製造工程の終盤であるチップ化工程がウェットエッチングを含む場合、歩留まりが低下する。
上記問題点を鑑み、本発明は、主面が矩形のチップとして分割され、且つ歩留まりの低下を抑制できる六方晶構造の半導体装置及び半導体装置の製造方法を提供する。
本発明の一態様によれば、（イ）六方晶構造の酸化亜鉛系半導体からなり、極性面である第１の主面、及びその第１の主面に対し直交する基準の非極性面と４０度乃至５０度の角をなして第１の主面と直交する４つの側面を第１の主面に隣接させた基板と、（ロ）第１の主面上に配置された半導体層とを備える半導体装置が提供される。
本発明の他の態様によれば、六方晶構造の酸化亜鉛系半導体からなり、極性面である第１の主面、及びその第１の主面に対向する第２の主面を有する基板を複数のチップに分割する半導体装置の製造方法であって、基準非極性面を設定するステップと、基準非極性面とのなす角が４０度乃至５０度になるように切断面を決定するステップと、切断面に沿って基板を切断して複数のチップに分割するステップとを含む半導体装置の製造方法が提供される。
本発明によれば、主面が矩形のチップとして分割され、且つ歩留まりの低下を抑制できる六方晶構造の半導体装置及び半導体装置の製造方法を提供できる。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施の形態に係る半導体装置は、図１に示すように、六方晶構造の酸化亜鉛系半導体からなり、極性面である第１の主面１１１、及びその第１の主面１１１に対し直交する基準の非極性面と４０度乃至５０度の角をなして第１の主面１１１と直交する４つの側面を第１の主面１１１に隣接させた基板１と、第１の主面１１１上に配置された半導体層２とを備える。ここで、酸化亜鉛（ＺｎＯ）系半導体は、ＺｎＯをベースとした混晶材料であり、Ｚｎ（亜鉛）の一部をＩＩＡ族若しくはＩＩＢ族で置き換えたもの、Ｏ（酸素）の一部をVIＢ族で置き換えたもの、またはその両方の組み合わせを含むものをいい、例えばＺｎＯとマグネシウム（Ｍｇ）との混晶ＭｇxＺｎ1-xＯ（０≦ｘ＜１）等を含む。
図２及び図３に、図１に示した半導体装置の上面図及び下面図をそれぞれ示す。以下では、半導体層２と接する第１の主面１１１を基板１の「表面」、第１の主面１１１に対向する第２の主面１１２を基板１の「裏面」という。 図１は、基板１の一つの側面１３１方向からみた半導体装置の側面図であるが、その他の側面からみた半導体装置の側面図も図１と同様である。図１〜図３に示したように、表面１１１及び裏面１１２は矩形であり、且つ裏面１１２は表面１１１より面積が小さい。
基板１は、表面１１１を一つの面とする直方体である第１の直方体領域１１と、裏面１１２を一つの面とする直方体である第２の直方体領域１３と、第１の直方体領域１１と第２の直方体領域１３との間に配置され、四角錐を底面に平行な面で切断した構造の切頭四角錐領域１２とからなる。つまり、切頭四角錐領域１２は、表面１１１に対向する第１の直方体領域１１の面を底面とする四角錐を、その底面と平行な面で切頭（截頭）した構造である。第２の直方体領域１３は、裏面１１２に対向する面が切頭四角錐領域１２の切頭面である直方体である。そのため、図４に示すように、基板１の各側面に沿った断面形状は、表面１１１に直交して隣接する第１の矩形領域１０１、裏面１１２に直交して隣接する第２の矩形領域１０３、及び第１の矩形領域１０１と第２の矩形領域１０３とを連結する台形領域１０２からなる。
後述するように、第１の直方体領域１１の表面１１１に直交する側面は劈開によって切断された劈開面であり、第２の直方体領域１３及び切頭四角錐領域１２の側面はダイシングブレードによる切断面である。
半導体層２は、例えば図１に示したような、ガリウム（Ｇａ）がドープされたｎ型ＭｇＺｎＯ層２１、アンドープＭｇＺｎＯ層２２、及び窒素（Ｎ）がドープされたｐ型ＭｇＺｎＯ層２３がこの順に積層された構造を有するＺｎＯ系半導体積層体からなる発光ダイオード（ＬＥＤ）である。半導体層２は、例えば分子線エピタキシー（ＭＢＥ）法等によって、基板１上に結晶成長される。
図１〜３に示すように、本発明の実施の形態に係る半導体装置は、半導体層２とオーミック接続する上部電極３、及び基板１の裏面１１２とオーミック接続する下部電極４を更に備える。上部電極３からｐ型ＭｇＺｎＯ層２３に正孔が供給され、下部電極４からｎ型ＭｇＺｎＯ層２１に基板１を介して電子が供給される。半導体層２に供給された正孔と電子が再結合することにより、光が発生する。上部電極３には、例えばニッケル（Ｎｉ）と金（Ａｕ）の積層構造等が採用可能である。下部電極４には、例えばチタン（Ｔｉ）と金（Ａｕ）の積層構造等が採用可能である。
図５を参照して、ＺｎＯの結晶構造について説明する。図５は、ＺｎＯの結晶構造のユニットセルを示す模式図であり、図５に示すように、ＺｎＯの結晶構造は六方晶系で近似することができる。
六方晶系のｃ軸［０００１］は六角柱の軸方向に延伸し、このｃ軸を法線とする面（六角柱の頂面）がｃ面｛０００１｝である。ｃ面は、＋ｃ軸側と−ｃ軸側とで異なる性質を示し、極性面(Polar Plane)と呼ばれる。また、六方晶構造の結晶では、分極方向がｃ軸に沿っている。
六方晶系においては、六角柱の６つの側面がそれぞれｍ面｛１−１００｝であり、隣り合わない一対の稜線を通る面がａ面｛１１−２０｝である。これらは、ｃ面に対して垂直な結晶面であり、分極方向に対して直交しているため、極性のない平面、すなわち、非極性面(Nonpolar Plane)である。
図６に、図１に示した半導体装置が複数形成される基板の上面の一部を、六方晶構造と共に示す。即ち、図６は六方晶構造を角柱の頂面であるｃ面の法線方向からみた図であり、六方晶構造の各ユニットセルが実線で示されている。つまり、ユニットセルの各ｍ面を実線で示している。図６において、基板を複数のチップに分割するための切断面の基準となるｍ面（以下において、「基準ｍ面」という。）を、太実線で示している。半導体装置が形成される基板には、例えばオリエンテーションフラット等の面方位の基準が予め加工されているため、これらの面方位の基準を用いて基準ｍ面を設定できる。
更に、図６に、基板を複数のチップに分割する切断面を示す切断線１５１〜１５６を破線で示した。切断線１５１〜１５６に沿って基板１を切断した面が切断面になる。切断線１５１〜１５３の延伸する第１の切断方向と切断線１５４〜１５６の延伸する第２の切断方向は直交する。つまり、切断線１５１〜１５６に沿って基板を分割して得られるチップの主面形状は矩形である。以下において、主面形状が矩形であるチップを「矩形チップ」という。なお、図６では互いに直交する６本の切断線１５１〜１５６のみを便宜上示したが、切断線の本数が分割前の基板１の面積や分割後の矩形チップの面積に応じて決定されることは勿論である。
図６に示すように、切断線１５１〜１５６は、基準ｍ面とのなす角θmが４０度乃至５０度になるように設定される。このため、基準ｍ面と直交する１点鎖線で示したａ面（以下において「基準ａ面」という。）と切断線１５１〜１５６とがなす角θａは４０度乃至５０度である。
ｃ面を主面とするＺｎＯ基板は、主面からみた場合に、ｍ面の面法線であるｍ軸の延伸する方向とａ面の面法線であるａ軸の延伸する方向が３０度毎に存在する。そのため、矩形チップの一つの側面がｍ軸と垂直になるように設定して基板を分割した場合は、このｍ軸と垂直な側面に隣接する矩形チップの側面はａ軸と垂直になる。ａ軸と垂直に、即ちａ面と平行に劈開して基板を分割することは可能であるが、そのためには、基板の厚みが例えば５０〜１００μｍ程度になるように研磨した後、スクライバできれいなＶ字形状の溝を形成する必要がある。更に、ＺｎＯ基板で最も劈開しやすい面はｍ面であるため、溝の延伸する方向の精度や溝のＶ字形状の精度、及び溝の形成後に基板に応力を加えるブレーキングの条件が適正でない場合には、劈開しようとするａ面から３０度ずれたｍ面で基板が割れてしまう可能性がある。そのため、ａ面で劈開する場合には歩留まりが低下する。また、基板を薄く研磨するため、基板のハンドリングが困難である。
例えば図７に示すように、切断線２５１〜２５６をｍ軸或いはａ軸を平行に設定して劈開用の溝を形成した場合は、ｍ軸に垂直な切断線２５１〜２５３に沿った溝はｍ面と平行になるため劈開しやすい。しかし、ａ軸に垂直な切断線２５４〜２５６に沿った溝がブレーキングした後も劈開されずに、２つのチップが切断されずに残る所謂双子チップが発生しやすい。
しかし、図６に示したように、切断線１５１〜１５６と基準ｍ面とのなす角θm及び基準ａ面とのなす角θａのそれぞれを４０度乃至５０度になるように設定した場合は、六方晶系のｍ軸の延伸する方向とａ軸の延伸する方向が３０度毎に存在するため、切断線１５１〜１５６の延伸する方向はいずれのｍ面及びａ面にも並行にならない。つまり、切断線１５１〜１５６は、六方晶系のいずれかのｍ面とａ面の中間の方向に延伸する。このため、双子チップが発生することなく、半導体装置の歩留まりの低下を抑制できる。
角θm及び角θａが４５度から１５度ずれると、切断線１５１〜１５６はいずれかのｍ面或いはａ面と並行になる。そのため、角θm及び角θａは４０度乃至５０度、好ましくは４５度に設定される。通常、基板にはオリエンテーションフラット等の面方位の基準が加工されており、この面方位の基準を用いて角θmが４５度±５度の範囲になるように切断線１５１〜１５６を設定することは容易である。
図６に示した切断線１５１〜１５６に沿って基板を劈開した例を図８に、図７に示した切断線２５１〜２５６に沿って基板を劈開した例を図９に、それぞれ示す。図８及び図９は、劈開後の基板１の上面図である。図８に示した例では互いにつながった双子チップの発生が少ないのに対し、図９に示した例では双子チップが多く発生している。
以上に説明したように、本発明の実施の形態に係る半導体装置によれば、歩留まりの低下を抑制しつつ、矩形チップとして分割された半導体装置が得られる。
以下に、本発明の実施の形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能であることは勿論である。
（イ）ｃ面を主面とするＺｎＯ系半導体からなる基板１を用意する。基板１には、図１０に示すように、面方位の基準としてオリエンテーションフラット１００が予め加工されている。ここでは、オリエンテーションフラット１００がｍ面に平行であるとする。基板１の厚さは、例えば３５０μｍ程度である。そして、基板１の表面処理を行った後、基板１をＭＢＥ装置に搬入する。表面処理としては、例えば基板１を塩酸でエッチングし、純水洗浄した後、ドライ窒素で乾燥させる。
（ロ）ＭＢＥ法により、基板１の表面１１１上に半導体層２を成長させる。具体的には、Ｇａドープのｎ型ＭｇＺｎＯ層２１、アンドープＭｇＺｎＯ層２２、窒素（Ｎ）ドープのｐ型ＭｇＺｎＯ層２３がこの順に積層される。ｎ型ＭｇＺｎＯ層２１には、例えばＧａのドーピング濃度が５×１０18個／ｃｍ-3のＭｇ0.1Ｚｎ0.9Ｏ膜が採用可能である。アンドープＭｇＺｎＯ層２２には、例えばＭｇ0.02Ｚｎ0.98Ｏ膜が採用可能である。ｐ型ＭｇＺｎＯ層２３には、例えば窒素のドーピング濃度が５×１０18個／ｃｍ-3のＭｇ0.1Ｚｎ0.9Ｏ膜が採用可能である。
（ハ）半導体層２上に、フォトリソグラフィ技術等を用いて上部電極３を形成する。具体的には、フォトレジスト膜を半導体層２の全面に塗布した後、フォトリソグラフィ技術によって上部電極３を形成する部分のフォトレジスト膜を除去して半導体層２を露出させる。次いで、フォトレジスト膜及び半導体層２上に、上部電極３となる第１の導電体層をスパッタ法等により形成する。第１の導電体層としては、例えばＮｉとＡｕの積層体等が採用可能である。その後、フォトレジスト膜を用いたリフトオフ法により、上部電極３を形成する。
（ニ）ダイヤモンドスラリーを備えるラッピング装置等によって、厚みが１００μｍ程度になるまで基板１の裏面１１２を研磨する。
（ホ）基板１に加工済みのオリエンテーションフラット１００を用いて基準非極性面（基準ｍ面）を設定する。具体的には、例えばオリエンテーションフラット１００に平行なｍ面を基準ｍ面とする。
（ヘ）基準ｍ面を基準として、基準ｍ面とのなす角が４０度乃至５０度、好ましくは４５度になるように切断面を決定する。決定された切断面に沿って、例えば図６に示したような切断線１５１〜１５６が設定される。
（ト）次いで、基板１の裏面１１２上に、フォトリソグラフィ技術等を用いて下部電極４を形成する。具体的には、フォトレジスト膜を裏面１１２の全面に塗布した後、フォトリソグラフィ技術によって下部電極４を形成する部分のフォトレジスト膜を除去して裏面１１２を露出させる。次いで、フォトレジスト膜及び裏面１１２上に、下部電極４となる第２の導電体層をスパッタ法等により形成する。第２の導電体層としては、例えばＴｉとＡｕの積層体等が採用可能である。その後、フォトレジスト膜を用いたリフトオフ法により、下部電極４を形成する。下部電極４は、ダイシングする領域、即ち切断線が設定された領域に形成されないようにパターニングされる。
（チ）次に、図１１に示すように、上部電極３が形成された半導体層２の表面を粘着テープ２００に貼り付ける。なお、図１１において上部電極３は図示を省略している（以下において同様。）。
（リ）設定された切断線に沿って、ダイシングにより基板１の裏面１１２に溝を形成する。具体的には、図１２に示すように、裏面１１２から表面１１１と裏面１１２との中間地点まで達する溝１１０を形成する。図１２に示した例では、中間地点は表面１１１から距離ｄの地点である。基板１を分割して得られる矩形チップのサイズが例えば３００μｍ×３００μｍである場合、基板１の裏面１１２には３００μｍピッチの格子状の溝１１０が形成される。既に説明したように、溝１１０は下部電極４が形成されていない領域に形成される。このとき、ダイシングに使用するダイシング用ブレード３０１に、図１２に示すような、基板１と接触する先端部が切断面に垂直な断面形状がＶ字形状であるブレードを採用する。例えば刃厚Ｗが６０μｍ、先端部の刃先角度φが６０度のブレードが採用可能である。そのため、図１２に示すように、基板１の裏面１１２に底部がＶ字形状の溝１１０が形成される。
（ヌ）溝１１０に対応させて基板１の表面１１１から応力を加え、基板１の劈開を行う。具体的には、図１３に示すように、裏面１１２に形成された溝１１０の底部に形成されたＶ字の頂点に対応する表面１１１上の位置に劈開用ブレード３０２を接触させてブレーキングし、基板１を劈開する。
（ル）その後、粘着テープ２０が拡張（エキスパンド）され、図１に示した半導体装置が得られる。
以上に説明した方法によって基板１を切断して得られた半導体装置では、第１の直方体領域１１の表面１１１に隣接する側面は劈開によって切断された劈開面である。そして、第２の直方体領域１３の裏面１１２に隣接する側面、及び切頭四角錐領域１２の側面はダイシングによる切断面である。
ダイシング用ブレード３０１の刃先の形状がＶ字形状であるため、基板１の裏面１１２に形成される溝の底部がＶ字形状になり、劈開の歩留まりが向上する。これは、底部がＶ字形状になっているために、基板１の表面１１１から応力を加えたときに、応力が分散せずに溝底部のＶ字の先端に集中するためである。
溝１１０の底部に形成されるＶ字の頂点から基板１の表面１１１までの距離ｄは、溝１１０の頂点部から表面１１１までをきれいな切断面で歩留まり良く劈開でき、且つダイシングによるダメージが半導体層２に生じないように設定される。例えば距離ｄは、５０μｍ程度に設定される。
溝１１０の底部のＶ字形状は先端部の刃先角度φに依存する。つまり、切頭四角錐領域１２の形状は、ダイシング用ブレード３０１の刃先の形状に依存する。例えば、ダイシング用ブレード３０１の先端部の刃先角度φが６０度の場合は、表面１１１と切頭四角錐領域１２の側面とのなす角は３０度になる。
また、溝１１０の裏面１１２付近の幅はダイシング用ブレード３０１の刃厚Ｗで定まる。つまり、表面１１１と裏面１１２の面積の差は、ダイシング用ブレード３０１の刃厚Ｗに依存する。具体的には、表面１１１と裏面１１２の各辺の差は、ダイシング用ブレード３０１の刃厚Ｗになる。
以上の説明では、裏面１１２を研磨する工程と下部電極４を形成する工程の間で切断面を決定する例を示したが、下部電極４をパターニングする工程の前であれば切断面を決定する工程をいつ行ってもよい。例えば、裏面１１２を研磨する工程の前に切断面を決定してもよい。ただし、下部電極４も基板１と同時にダイシングする場合は、下部電極４を形成した後に切断面を決定してもよい。
一般に、ＧａＮ系半導体の成長基板として使用されるサファイア基板のようなモース硬度が大きい基板の場合は、ダイシングにより基板を切断してチップに分割することは難しい。サファイア基板をダイシングするためにはブレードにモールドするダイヤモンドの粒径を大きくする必要があるため、ブレードの刃厚を厚くする必要がある。そのため、基板表面のダイシング用領域が広くなり、基板の面積利用効率が低下し、製造コストが上昇する。更に、粒径の大きいダイヤモンドを使用するため、形成されるチップの側面の凹凸が大きくなる。
しかし、ＺｎＯ系半導体のモース硬度は４であり、ＧａＡｓと同程度である。そのため、ダイシング用ブレード３０１には、ＧａＡｓ基板のダイシングに通常使用されるブレードを使用できる。例えばレジン又はメタル内に複数のダイヤモンドを配置したレジン又はメタルブレード等が採用可能である。メタルブレードのボンド材はメタルであり、レジンブレードのボンド材は熱硬化性樹脂（フェノールレジン等）である。これらのブレードを基板１の表面１１１の溝形成に使用すれば、ダイシング用ブレード３０１の磨耗が小さく、ダイシングに使用できる期間が長くなる。ダイシング用ブレード３０１の先端部の刃先角度は狭いほうが溝を形成する上では好ましいが、磨耗することを考慮すれば、４５度乃至６０度程度が好ましい。
なお、ダイシングを行う場合には、必ずしも基板１を薄く研磨する必要はないが、ダイシング用ブレード３０１の磨耗を考慮すれば、ダイシング前に基板１をラッピングして薄くしておくほうが好ましい。基板１の厚みは薄いほどダイシング用ブレード３０１の磨耗の点では好ましいが、ラッピングのハンドリングを考慮すると、１００μｍ程度まで研磨すれば十分である。
また、刃厚の厚いブレードと刃先がＶ字形状のブレードとを組み合わせて、基板１を研磨せずに、裏面１１２に溝を形成してもよいことは勿論である。即ち、刃厚の厚いブレードで適当な深さまで溝を形成した後に、刃先がＶ字形状のブレードを用いて底部がＶ字形状の溝を裏面１１２に形成してもよい。
上記に説明したように、本発明の実施の形態に係る半導体装置の製造方法では、基準ｍ面とのなす角が４０度乃至５０度、好ましくは４５度になるように設定されて、底部がＶ字形状の溝が裏面１１２に形成される。そのため、切断面がｍ面とａ面の間に延伸し、双子チップの発生やチップ表面のクラックの発生等が抑制されて、歩留まり良く基板１が劈開される。基板１を切断してチップ化された図１に示す半導体装置の基板１の表面１１１及び裏面１１２に隣接する側面は、基準ｍ面と４０度乃至５０度の角をなし、基準ｍ面と直交するａ面のそれぞれと側面とがなす鋭角も４０度乃至５０度である。
既に述べたように、ＺｎＯ系半導体は、耐薬品性が低い材料であり、更に、−ｃ面のエッチング速度が大きく、＋ｃ面のエッチング速度が小さいというウェットエッチングにおけるの異方性が他の半導体材料よりも大きい材料である。そのため、−ｃ面を長時間エッチング液に浸すことができず、ダイシングによる損傷をウェットエッチングによって除去することが困難である。
しかし、上記に図１１〜図１３を参照して説明した半導体装置の製造方法によれば、先ず表面１１１まで達しないように基板１の裏面１１２に溝を形成する。その後、表面１１１から応力を加えることによって、基板１の表面１１１に近い領域は劈開によって切断される。そのため、表面１１１上に形成された半導体層２はダイシングによる損傷を受けない。したがって、チップ化した後に損傷をウェットエッチングにより取り除く必要がない。つまり、チップ化工程後のウェットエッチングの工程が必要ないため、歩留まりの低下が抑制される。
図１４〜図１６に、基板１の切断面の例を示す。図１４〜図１６では、ダイシングによって切断された部分を「ダイシング部」、劈開された部分を「劈開部」として示している。図１４は、基板１の裏面１１２に格子状に溝を形成した後、一方向の切断線のみに沿って基板１を切断した場合の断面図である。図１４から、底部がＶ字形状の溝が形成されていることが確認できる。図１５は、ダイシング部及び劈開部の電子顕微鏡写真であり、図１６は図１５に示した劈開部を拡大した電子顕微鏡写真である。ダイシング部に比べて、劈開部は表面の凹凸が少なく切断される。通常、図１１〜図１３を参照して説明した半導体装置の製造方法による基板１の各切断面は、いずれもｍ軸とａ軸が交互にあらわれた細かい山型の面で形成され、基板１を正方形や長方形の矩形に切断しても、双子チップやチップ表面のクラック等の発生が抑制される。
また、本発明の実施の形態に係る半導体装置の製造方法によれば、基板１の表面１１１に近い領域は劈開によって切断されるため、表面１１１にダイシング用の領域を用意する必要がない。例えば３００μｍ角の矩形チップを得るために、刃厚３０μｍのダイシング用ブレードを用いて基板１を裏面１１２から表面１１１までを切断する場合、表面１１１に３０μｍ幅のダイシング用領域を用意する必要がある。その結果、半導体層２を形成可能な領域が２０％程度減少する。しかし、図１１〜図１３を参照して説明した半導体装置の製造方法によれば、表面１１１における半導体層２を形成できる領域の減少が抑制され、取得されるチップ数の減少を抑制することができる。その結果、製造コストの上昇が抑制される。
以上に説明したように、本発明の実施の形態に係る半導体装置の製造方法によれば、歩留まりの低下を抑制しつつ、基板１を矩形チップに分割できる半導体装置の製造方法を提供できる。
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
既に述べた実施の形態の説明においては、切断面を決定するための基準非極性面をｍ面にする例を示したが、基準非極性面をａ面にしてもよい。
また、半導体層２がｎ型ＭｇＺｎＯ層２１、アンドープＭｇＺｎＯ層２２、及びｐ型ＭｇＺｎＯ層２３がこの順に積層された構造を有する例を示したが、半導体層２がｎ型半導体層とｐ型半導体層とが直接接合するｐｎ接合等の他の構造を有してもよい。或いは、アンドープＭｇＺｎＯ層２２がＭｇＺｎＯ系半導体から構成される超格子構造を有してもよい。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体装置の構成例を示す模式図である。 図１に示した半導体装置の上面図である。 図１に示した半導体装置の下面図である。 図１に示した半導体装置の側面に沿った方向の断面図である。 六方晶の結晶構造を説明するための模式図である。 本発明の実施の形態に係る半導体装置の基板上面を、六方晶構造及び切断面と共に示した模式図である。 半導体装置の切断面の例を、六方晶構造と共に示した模式図である。 図６に示した切断面に沿って基板を切断した例を示す写真である。 図７に示した切断面に沿って基板を切断した例を示す写真である。 本発明の実施の形態に係る半導体装置の分割前の基板の例を示す模式図である。 本発明の実施の形態に係る半導体装置の製造方法の例を説明するための工程断面図である（その１）。 本発明の実施の形態に係る半導体装置の製造方法の例を説明するための工程断面図である（その２）。 本発明の実施の形態に係る半導体装置の製造方法の例を説明するための工程断面図である（その３）。 本発明の実施の形態に係る半導体装置の切断面の例を示す電子顕微鏡写真である。 本発明の実施の形態に係る半導体装置の切断面の他の例を示す電子顕微鏡写真である。 図１５に示した電子顕微鏡写真の一部を拡大した写真である。
符号の説明
１…基板
２…半導体層
３…上部電極
４…下部電極
１１…第１の直方体領域
１２…切頭四角錐領域
１３…第２の直方体領域
２０…粘着テープ
１００…オリエンテーションフラット
１０１…第１の矩形領域
１０２…台形領域
１０３…第２の矩形領域
１１０…溝
１１１…第１の主面（表面）
１１２…第２の主面（裏面）
１３１…側面
１５１〜１５６…切断線
２００…粘着テープ
２５１〜２５６…切断線
３０１…ダイシング用ブレード
３０２…劈開用ブレード

Claims (6)

  1. 六方晶構造の酸化亜鉛系半導体からなり、極性面である第１の主面、及び該第１の主面に対し直交する基準の非極性面と４０度乃至５０度の角をなして前記第１の主面と直交する４つの側面を前記第１の主面に隣接させた基板と、
    前記第１の主面上に配置された半導体層
    とを備えることを特徴とする半導体装置。
  2. 前記基板が、
    前記第１の主面を一つの面とする第１の直方体領域と、
    前記第１の主面に対向する前記第１の直方体領域の面を底面とする切頭四角錐領域と、
    前記第１の主面に対向し前記第１の主面より面積の小さい第２の主面を一つの面とし、該第２の主面に対向する面が前記切頭四角錐領域の切頭面である第２の直方体領域
    とを備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の直方体領域の前記第１の主面に隣接する面が劈開面であることを特徴とする請求項２に記載の半導体装置。
  4. 六方晶構造の酸化亜鉛系半導体からなり、極性面である第１の主面、及び該第１の主面に対向する第２の主面を有する基板を複数のチップに分割する半導体装置の製造方法であって、
    基準非極性面を設定するステップと、
    前記基準非極性面とのなす角が４０度乃至５０度になるように切断面を決定するステップと、
    前記切断面に沿って前記基板を切断して前記複数のチップに分割するステップ
    とを含むことを特徴とする半導体装置の製造方法。
  5. 前記基板を切断するステップが、
    前記第２の主面から前記第１の主面と前記第２の主面との中間地点まで溝を形成するステップと、
    前記溝に沿って前記中間地点から前記第１の主面まで劈開するステップ
    とを含むことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 先端部の前記切断面に垂直な断面がＶ字形状であるダイシングブレードによって前記溝を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
JP2007206939A 2007-08-08 2007-08-08 半導体装置及び半導体装置の製造方法 Pending JP2009043913A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007206939A JP2009043913A (ja) 2007-08-08 2007-08-08 半導体装置及び半導体装置の製造方法
US12/222,386 US20090283760A1 (en) 2007-08-08 2008-08-07 Semiconductor device having principal surface of polar plane and side surface at specific angle to nonpolar plane and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007206939A JP2009043913A (ja) 2007-08-08 2007-08-08 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009043913A true JP2009043913A (ja) 2009-02-26

Family

ID=40444341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007206939A Pending JP2009043913A (ja) 2007-08-08 2007-08-08 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20090283760A1 (ja)
JP (1) JP2009043913A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440476B2 (en) 2009-09-15 2013-05-14 Stanley Electric Co., Ltd. Method for producing zinc oxide-based semiconductor light-emitting device and zinc oxide-based semiconductor light-emitting device
JP2020113584A (ja) * 2019-01-08 2020-07-27 豊田合成株式会社 発光素子の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065050A (ja) * 2007-09-07 2009-03-26 Rohm Co Ltd ＺｎＯ系半導体素子
JP2011119535A (ja) * 2009-12-04 2011-06-16 Renesas Electronics Corp 半導体製造装置及び半導体装置の製造方法
WO2011145310A1 (ja) 2010-05-18 2011-11-24 パナソニック株式会社 半導体チップ、半導体ウェハおよび半導体チップの製造方法
US8399962B2 (en) 2010-05-18 2013-03-19 Panasonic Corporation Semiconductor chip and process for production thereof
JP5134167B1 (ja) 2011-07-14 2013-01-30 パナソニック株式会社 窒化物系半導体発光素子
US10679898B2 (en) * 2018-04-27 2020-06-09 Semiconductor Components Industries, Llc Semiconductor substrate die sawing singulation systems and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180100B2 (en) * 2001-03-27 2007-02-20 Ricoh Company, Ltd. Semiconductor light-emitting device, surface-emission laser diode, and production apparatus thereof, production method, optical module and optical telecommunication system
JP2003022987A (ja) * 2001-07-09 2003-01-24 Sanyo Electric Co Ltd 化合物半導体装置の製造方法
US6740906B2 (en) * 2001-07-23 2004-05-25 Cree, Inc. Light emitting diodes including modifications for submount bonding
TW550839B (en) * 2001-07-25 2003-09-01 Shinetsu Handotai Kk Light emitting element and method for manufacturing thereof
EP1667241B1 (en) * 2003-08-19 2016-12-07 Nichia Corporation Semiconductor light emitting diode and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8440476B2 (en) 2009-09-15 2013-05-14 Stanley Electric Co., Ltd. Method for producing zinc oxide-based semiconductor light-emitting device and zinc oxide-based semiconductor light-emitting device
JP2020113584A (ja) * 2019-01-08 2020-07-27 豊田合成株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
US20090283760A1 (en) 2009-11-19

Similar Documents

Publication Publication Date Title
US8836086B2 (en) Semiconductor light emitting chip and method for processing substrate
JP2009043913A (ja) 半導体装置及び半導体装置の製造方法
JP5179068B2 (ja) 化合物半導体素子の製造方法
JP5194334B2 (ja) Ｉｉｉ族窒化物半導体デバイスの製造方法
JP5150218B2 (ja) ＺｎＯ系半導体発光素子の製造方法
JP2009081428A (ja) 半導体発光素子およびその製造方法
JP4540514B2 (ja) 化合物半導体発光素子およびその製造方法
JP2001085736A (ja) 窒化物半導体チップの製造方法
JP2011129765A (ja) 半導体発光素子の製造方法
JP2914014B2 (ja) 窒化ガリウム系化合物半導体チップの製造方法
JPWO2008152945A1 (ja) 半導体発光装置及びその製造方法
JP4710148B2 (ja) 窒化物半導体チップの製造方法
JP4148846B2 (ja) 発光ダイオード素子の製造方法および発光ダイオード素子
JP3723347B2 (ja) 半導体発光素子の製法
JP5346171B2 (ja) ＺｎＯ系半導体装置の製造方法及びＺｎＯ系半導体装置
JPH11103135A (ja) ＧａＮ系結晶成長用基板およびその用途
JP5716524B2 (ja) 発光素子の製造方法
JP5222012B2 (ja) 半導体発光素子及びその製造方法
CN107305920B (zh) 基板晶片以及ⅲ族氮化物半导体元件的制造方法
JP5313596B2 (ja) 酸化亜鉛系半導体素子及びその製造方法
JP4899266B2 (ja) 半導体素子の製造方法
WO2013054917A1 (ja) 半導体素子及びその製造方法
JP2014203954A (ja) 半導体素子の製造方法
EP1223625A2 (en) Nitride semiconductor chip and manufacturing method
JP3928621B2 (ja) 発光素子用ウエハー

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009