JP2011119535A - 半導体製造装置及び半導体装置の製造方法 - Google Patents

半導体製造装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2011119535A
JP2011119535A JP2009276699A JP2009276699A JP2011119535A JP 2011119535 A JP2011119535 A JP 2011119535A JP 2009276699 A JP2009276699 A JP 2009276699A JP 2009276699 A JP2009276699 A JP 2009276699A JP 2011119535 A JP2011119535 A JP 2011119535A
Authority
JP
Japan
Prior art keywords
substrate
support member
dicing
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009276699A
Other languages
English (en)
Inventor
Nobuo Yamashita
信夫 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009276699A priority Critical patent/JP2011119535A/ja
Priority to US12/959,779 priority patent/US8241960B2/en
Publication of JP2011119535A publication Critical patent/JP2011119535A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00Cutting
    • Y10T83/929Tool or tool with support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】ダイシングブレードを用いて基板を半導体装置に個片化するときに端材が支持部材から浮く方向に飛ぶことを抑制する。
【解決手段】支持部材210は一面側で、半導体装置となる基板10を支持する。ダイシングブレード220は、支持部材210に支持された基板10を、基板10に設けられたダイシングライン120に沿って分割することにより、基板10を複数の半導体装置100に個片化する。そして支持部材210の一面すなわち基板10を支持する面の縁は、平面視において、基板10の最外周に位置する半導体装置100と重なっており、かつ基板10の最外周に位置するダイシングライン120より基板10の内側に位置している。
【選択図】図1

Description

本発明は、基板、特にモールド・アレイ・プロセス(Mold Array Process:以下MAPと記載)により樹脂封止された基板をダイシングブレードを用いて個片化することにより半導体装置を製造する半導体製造装置及び半導体装置の製造方法に関する。
MAPによる半導体装置は、基板に設定された複数の単位配線基板それぞれに半導体チップを接着し、半導体チップ上の電極と単位配線基板上の電極とを金属ワイヤやフリップチップ構造などにて接続(ボンディング)し、これら半導体チップと単位配線基板とを封止樹脂により一括封止した後、ダイシングブレードを用いて基板および封止樹脂を単位配線基板毎に切断することにより製造される。このダイシングブレードを用いて基板を半導体装置に個片化する工程において、基板の周縁部は半導体装置にはならず、不要な端材となる。例えば特許文献1には、ダイシングブレードを用いて基板を半導体装置に個片化するときに、端材となる部分を支持部材で支持しておくことが開示されている。
特開平11−135557号公報
本発明者が検討した結果、基板のうち端材となる部分を支持部材で支持している場合、ダイシングブレードを用いて基板を半導体装置に個片化するときに、端材が支持部材から浮く方向に飛び、その後半導体装置の上に落下することがあることを見出した。端材が落下してきた半導体装置は不良品となる可能性がある。
本発明によれば、支持部材と、
前記支持部材の一面に支持された基板をダイシングラインに沿って分割することにより、複数の半導体装置に個片化するダイシングブレードと、
を備え、
前記支持部材の前記一面の縁は、平面視において、前記基板の最外周に位置する前記半導体装置と重なっており、かつ前記基板の最外周に位置する前記ダイシングラインより前記基板の内側に位置している半導体製造装置が提供される。
ダイシングが行われている間、基板のうち端材となる領域はダイシングブレードによって支持部材に近づく方向に押し付けられる。端材となる部分の下に支持部材が位置している場合、支持部材は端材に、ダイシングブレードから端材に加えられる力に対する反力を与えている。このため、端材が基板から切り離されたとき、端材は支持部材から与えられている反力によって支持部材から浮く方向に飛ぶことがある。これに対して本発明では、基板を支持する支持部材の縁は、基板の最外周に位置するダイシングラインより基板の内側に位置している。すなわち基板のうち端材となる部分の下には、支持部材が位置していない。従って、端材が支持部材から浮く方向に飛ぶことを抑制できる。
本発明によれば、支持部材の一面に基板を固定する工程と、
ダイシングブレードを用いて前記基板を前記基板に設けられたダイシングラインに沿って分割することにより、前記基板を複数の半導体装置に個片化する工程と、
を備え、
平面視において、前記支持部材の前記一面の縁を、前記基板の最外周に位置する前記半導体装置と重なるようにして、かつ前記基板の最外周に位置する前記ダイシングラインより前記基板の内側に位置させる半導体装置の製造方法が提供される。
本発明によれば、ダイシングブレードを用いて基板を半導体装置に個片化するときに端材が支持部材から浮く方向に飛ぶことを抑制できる。
実施形態に係る半導体製造装置の構成を示す断面図である。 図1に示した半導体製造装置の平面図である。 図1及び図2に示した半導体製造装置を用いて基板をダイシングする方法を示す断面図である。 図1及び図2に示した半導体製造装置を用いて基板をダイシングする方法を示す断面図である。 基板のうち端材となる領域を支持部材が支持していた場合の例を示す図である。 第2の実施形態に係る半導体製造装置の構成を示す断面図である。 第3の実施形態に係る半導体製造装置の構成を示す断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、実施形態に係る半導体製造装置の構成を示す断面図である。図2は、図1に示した半導体製造装置の平面図である。この半導体製造装置は、支持部材210及びダイシングブレード220を備えている。支持部材210は一面側で、半導体装置となる基板10を支持する。ダイシングブレード220は、支持部材210に支持された基板10を、基板10に設けられたダイシングライン120に沿って分割することにより、基板10を複数の半導体装置100に個片化する。そして支持部材210の一面すなわち基板10を支持する面の縁は、平面視において、基板10の最外周に位置する半導体装置100と重なっており、かつ基板10の最外周に位置するダイシングライン120より基板10の内側に位置している。
支持部材210は、例えばラバーなどの樹脂製であり、金属製のテーブルベース200の上に配置されている。支持部材210には複数の排気孔212が設けられており、テーブルベース200には複数の排気孔202が設けられている。排気孔212,202は互いに重なっており、かつ複数の半導体装置100それぞれに対して設けられている。排気孔212,202により、基板10及び分割後の半導体装置100は支持部材210のうち上記した一面に真空吸着される。しかし、基板10のうち端材110となる部分は真空吸着されず、また支持部材210によっても支持されない。また支持部材210の上記した一面の高さhは、基板10の厚さ以上である。
支持部材210には、溝214が設けられている。溝214はダイシングライン120に沿って設けられており、かつダイシングライン120より幅が広い。溝214は、基板10をダイシングライン120に沿って分割するときにダイシングブレード220が支持部材210と干渉することを防ぐために設けられている。
また図1に示すように、この半導体製造装置は切削水供給部222を備えている。切削水供給部222は、ダイシングブレード220とともに移動し、基板10のうちダイシングブレード220によって切削されている領域に切削水を供給する。このため、基板10には、ダイシングブレード220からのみではなく切削水によっても力が加わる。
なお基板10は、例えば半導体チップが実装かつ封止された配線基板である。そして本実施形態により製造される半導体装置は、MAPによって形成される。具体的には、基板10に設定された複数の単位配線基板それぞれに半導体チップを固定、例えば接着する。そして、半導体チップ上の電極と単位配線基板上の電極とを接続する。この接続には金属ワイヤにて接続(ボンディング)する方法や、フリップチップ構造にて接続する方法などがある。そして、これら半導体チップと単位配線基板とを封止樹脂により一括封止した後、ダイシングブレード220を用いて基板10および封止樹脂を単位配線基板毎に切断する。
図3及び図4は、図1及び図2に示した半導体製造装置を用いて基板10をダイシングする方法を示す断面図である。図3及び図4に示すように、基板10をダイシングするとき、ダイシングブレード220はダイシングライン120に沿って基板10を切断する。最外周に位置するダイシングライン120に沿って基板10を切断するとき、基板10の端部は端材110となる。本実施形態では、上記したように基板10のうち端材110となる領域の下には支持部材210が存在していない。このため、端材110は下に落下する。
図5は、基板10のうち端材110となる領域を支持部材210が支持していた場合の例を示す図である。ダイシングが行われている間、基板10のうち端材110となる領域はダイシングブレード220によって下方に押し付けられる。端材110となる部分の下に支持部材210が位置している場合、支持部材210は端材110に、ダイシングブレード220から端材110に加えられる力に対する反力を与えている。このため、端材110が基板10から切り離されたとき、端材110は支持部材210から与えられている反力によって支持部材210から浮く方向に飛び、基板10のうち半導体装置100となる領域上に落下することがある。この場合、半導体装置100が損傷し、半導体装置100の歩留まりが低下することがある。本実施形態のように切削水供給部222から切削水を供給している場合、端材110には切削水によっても力が加わっているため、端材110が基板10のうち半導体装置100となる領域上に飛ぶことが多くなる。
従って本実施形態によれば、基板10のうち端材110となる領域を支持部材210が支持していた場合と比較して、端材110によって半導体装置100が損傷することが少なくなる。このため、半導体装置100の歩留まりを向上させることができる。この効果は、支持部材210の一面の縁の高さhを基板10の厚さ以上にしたときに、特に大きくなる。
なお本実施形態において、ダイシングライン120のうち最外周に位置する部分を切断するタイミングは任意である。
図6は、第2の実施形態に係る半導体製造装置の構成を示す断面図である。この半導体製造装置は、支持部材210の側面の下部216が外側に延伸している点を除いて、第1の実施形態にかかる半導体製造装置と同様である。本実施形態において支持部材210の一面の縁の高さhは、下部216の一面側の面を基準として定められるが、基板10の厚さ以上である。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。
図7は、第3の実施形態に係る半導体装置の製造方法を示す断面図である。本実施形態は、端材110の幅を、半導体装置100の幅の整数倍(ただし1倍を除く)となるようにダイシングラインの切断順序を定めている点を除いて、第1又は第2の実施形態に示した半導体装置の製造方法と同様である。
具体的には、基板10には、端材110を基板10から最終的に切り離すためのダイシングライン121と、ダイシングライン121に直交する方向のダイシングライン122とがある。ダイシングライン122は3以上あるが、まずダイシングライン122を所定数おき、例えば一つおきに切断した後に、ダイシングライン121を切断する。これにより、端材110の幅が、半導体装置100の幅の整数倍(ただし1倍を除く)となる。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また端材110の幅が半導体装置100の幅の2倍以上となるため、端材110を重くすることができる。従って、端材110は切断後にさらに下に落下しやすくなる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
10 基板
100 半導体装置
110 端材
120 ダイシングライン
121 ダイシングライン(第1のダイシングライン)
122 ダイシングライン(第2のダイシングライン)
200 テーブルベース
202 排気孔
210 支持部材
212 排気孔
214 溝
216 下部
220 ダイシングブレード
222 切削水供給部

Claims (5)

  1. 支持部材と、
    前記支持部材の一面に支持された基板をダイシングラインに沿って分割することにより、複数の半導体装置に個片化するダイシングブレードと、
    を備え、
    前記支持部材の前記一面の縁は、平面視において、前記基板の最外周に位置する前記半導体装置と重なっており、かつ前記基板の最外周に位置する前記ダイシングラインより前記基板の内側に位置している半導体製造装置。
  2. 請求項1に記載の半導体製造装置において、
    前記支持部材の前記一面の縁の高さは前記基板の厚さ以上である半導体製造装置。
  3. 支持部材の一面に基板を固定する工程と、
    ダイシングブレードを用いて前記基板を前記基板に設けられたダイシングラインに沿って分割することにより、前記基板を複数の半導体装置に個片化する工程と、
    を備え、
    平面視において、前記支持部材の前記一面の縁を、前記基板の最外周に位置する前記半導体装置と重なるようにして、かつ前記基板の最外周に位置する前記ダイシングラインより前記基板の内側に位置させる半導体装置の製造方法。
  4. 請求項3に記載の半導体装置の製造方法において、
    前記支持部材の前記一面の縁の高さを、記基板の厚さ以上にする半導体装置の製造方法。
  5. 請求項3又は4に記載の半導体装置の製造方法において、
    前記ダイシングラインは、前記基板から端材を切り離すための第1の前記ダイシングラインと、前記第1のダイシングラインと直交する3以上の第2の前記ダイシングラインを含んでおり、
    前記第2のダイシングラインを所定数おきに切断した後、前記第1のダイシングラインを切断する半導体装置の製造方法。
JP2009276699A 2009-12-04 2009-12-04 半導体製造装置及び半導体装置の製造方法 Pending JP2011119535A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009276699A JP2011119535A (ja) 2009-12-04 2009-12-04 半導体製造装置及び半導体装置の製造方法
US12/959,779 US8241960B2 (en) 2009-12-04 2010-12-03 Semiconductor device manufacturing equipment and semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276699A JP2011119535A (ja) 2009-12-04 2009-12-04 半導体製造装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011119535A true JP2011119535A (ja) 2011-06-16

Family

ID=44082450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276699A Pending JP2011119535A (ja) 2009-12-04 2009-12-04 半導体製造装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8241960B2 (ja)
JP (1) JP2011119535A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013198944A (ja) * 2012-03-23 2013-10-03 Toshiba Corp ダイシング装置及びダイシング方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209071A (ja) * 2002-01-15 2003-07-25 Towa Corp 樹脂封止済基板の切断用治具
JP2005317799A (ja) * 2004-04-28 2005-11-10 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2015359B1 (en) 1997-05-09 2015-12-23 Citizen Holdings Co., Ltd. Process for manufacturing a semiconductor package and circuit board substrate
JP3964515B2 (ja) 1997-10-28 2007-08-22 シチズンホールディングス株式会社 半導体装置の切断分離方法
JP3616872B2 (ja) * 2000-09-14 2005-02-02 住友電気工業株式会社 ダイヤモンドウエハのチップ化方法
US7453128B2 (en) * 2003-11-10 2008-11-18 Panasonic Corporation Semiconductor device and method for fabricating the same
JP4694845B2 (ja) * 2005-01-05 2011-06-08 株式会社ディスコ ウエーハの分割方法
JP2009043913A (ja) * 2007-08-08 2009-02-26 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5436906B2 (ja) * 2009-03-26 2014-03-05 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209071A (ja) * 2002-01-15 2003-07-25 Towa Corp 樹脂封止済基板の切断用治具
JP2005317799A (ja) * 2004-04-28 2005-11-10 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US8241960B2 (en) 2012-08-14
US20110136323A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
US8409925B2 (en) Chip package structure and manufacturing method thereof
CN101872720B (zh) 制造半导体器件的方法
TWI534999B (zh) 影像感測晶片封裝體及其形成方法
JP5232185B2 (ja) 半導体装置の製造方法
JP2007250598A (ja) 半導体装置の製造方法
JP2007250598A5 (ja)
TWI529887B (zh) 晶片封裝體及其形成方法
JP2012069747A (ja) 半導体装置およびその製造方法
JP2011060807A (ja) 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
TWI553746B (zh) 藉使用開槽基板以達成之低彎曲晶圓接合
TWI426569B (zh) 包含具有釋放主動區的晶粒之積體電路封裝件系統
JP4877626B2 (ja) 半導体装置の製造方法
US8101470B2 (en) Foil based semiconductor package
TW201519402A (zh) 半導體封裝件及其製法與基板暨封裝結構
TWI618193B (zh) 製造裝置及製造方法
JP2011119535A (ja) 半導体製造装置及び半導体装置の製造方法
JP2006237375A (ja) ダイシング方法
JP2013198944A (ja) ダイシング装置及びダイシング方法
JP2013016771A (ja) 良品基板アレイモジュール及びその製造方法
JP2005294472A (ja) 半導体装置、半導体ウェーハ、およびこれらの製造方法
JP2007227726A (ja) 集合基板加工方法
JP2005302985A (ja) 半導体ウェーハおよび半導体チップ
KR100594316B1 (ko) 웨이퍼의 후면에 접착되는 익스팬딩 테이프
KR100681264B1 (ko) 전자소자 패키지 및 그의 제조 방법
JP2009170470A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130618