TWI553746B - 藉使用開槽基板以達成之低彎曲晶圓接合 - Google Patents

藉使用開槽基板以達成之低彎曲晶圓接合 Download PDF

Info

Publication number
TWI553746B
TWI553746B TW101138781A TW101138781A TWI553746B TW I553746 B TWI553746 B TW I553746B TW 101138781 A TW101138781 A TW 101138781A TW 101138781 A TW101138781 A TW 101138781A TW I553746 B TWI553746 B TW I553746B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
bonding
thickness
semiconductor devices
Prior art date
Application number
TW101138781A
Other languages
English (en)
Other versions
TW201320203A (zh
Inventor
山博 瑪克 迪
葛恩斯凡 艾瑞克 凡
洛伊 英格蘭
Original Assignee
皇家飛利浦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 皇家飛利浦電子股份有限公司 filed Critical 皇家飛利浦電子股份有限公司
Publication of TW201320203A publication Critical patent/TW201320203A/zh
Application granted granted Critical
Publication of TWI553746B publication Critical patent/TWI553746B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Description

藉使用開槽基板以達成之低彎曲晶圓接合
本發明係關於半導體製造之領域，且特定而言係關於晶圓級接合。
對於在單切(切割)之前耦合不同晶圓上之元件，晶圓接合正變得日益流行。4吋至8吋直徑之一晶圓可含有數百或數千個器件，且兩個晶圓之接合可替代此等數百或數千個器件之各者之習知的個別接合。
舉例而言，在發光器件(LED)之習知製造中，切割含有半導體器件的一晶圓，且隨後將個別器件接合至提供結構支撐及用於耦合至外部電源或其他電路之構件的一基台(submount)。一般而言，該基台係經定大小以促進隨後之製程，諸如安裝在一印刷電路板上或放置在一固定裝置中。若LED之大小係實質上小於基台之大小，則此程序係相當有效的。
然而，尤其在LED之領域中，舉例而言，歸因於發光元件之面積的增加或由於在一單一器件中包括多個發光元件，個別器件(晶片)之大小一直在增加。因此，晶片級封裝(其中經封裝(安裝)器件之整體大小係不顯著大於晶片)正變得十分常見。在此等情形中(其中晶片之大小類似於基台之大小)，將LED之一晶圓接合至基台之一晶圓可提供一非常有效的製程。
通常，用於不同晶圓之材料係不同的材料，一個晶圓之 材料經選擇以促進半導體器件之製造，且另一晶圓之材料經選擇以促進結構性且電性完好之封裝。在發光器件之實例中，半導體晶圓通常在藍寶石生長基板上含有一較厚層之基於GaN或GaP之材料(諸如AlInGaN、AlInGaP、InGaN等等)，而基台晶圓通常可在一矽基板上包括一個或多個金屬層。
因為通常使用不同的材料以形成半導體及形成基台，所以晶圓接合之可行性經受許多挑戰。兩個晶圓之間或組合之其他層之間之熱膨脹係數(CTE)的差異可導致組裝之後之彎曲，當使用相對高之溫度實現接合時尤為如此。除在接合程序期間引起之問題之外，所得之彎曲封裝將在後續程序(諸如用於移除層、紋理化表面等等之程序)中引入問題，且可在將此等彎曲封裝安裝至印刷電路板或其他固定裝置時導致可靠性問題。
習知上，一種減少彎曲之方法係確保經接合材料之一者實質上比另一材料更薄，較厚材料實施某一平坦度。然而，在半導體封裝之情形中，生長基板及基台基板通常具有等同厚度。生長基板必須足夠厚以支援製程，且基台基板必須足夠厚以對完成之封裝提供結構支撐。
將為有利的是，能夠接合由不同材料製成之晶圓使得彎曲之可能性被降低。亦將為有利的是，能夠接合此等晶圓同時仍然維持經封裝器件之結構完整性。
為更好地解決此等問題之一者或多者，在本發明之一實 施例中，在與半導體晶圓接合之前刻劃基台晶圓。藉由在該基台晶圓中建立槽，在接合期間晶圓之特性係類似於一較薄晶圓之特性。較佳地，該等槽係與切割圖案一致而建立，使得該等槽將不存在於經單切封裝中，藉此保持全厚度基台晶圓之結構特性。
參考附圖經由實例進一步詳細地解釋本發明。
在所有圖式中，相同的參考數字指示類似或對應之特徵或功能。該等圖式係出於繪示性目的而包括在內且不意欲限制本發明之範圍。
在以下描述中，出於解釋而非限制之目的，闡述特定細節(諸如特定架構、介面、技術等等)以便提供對本發明之概念之一透徹理解。然而，熟悉此項技術者將明白，本發明可在脫離此等特定細節之其他實施例中實踐。同樣地，此描述之文字係關於如圖中繪示之實例實施例，且不意欲將所主張之發明限制於申請專利範圍中所明確包括之限制之外。出於簡明及清楚之目的，省略對熟知器件、電路及方法之詳細描述，以便不以不必要之細節模糊對本發明之描述。
圖1繪示一第一晶圓100與一第二晶圓200之一實例接合。第一晶圓100可包括形成於一基板110上之一功能結構120。舉例而言，功能結構120可包括生長在一生長基板110上之複數個半導體器件125。舉例而言，在半導體發光器件之領域內，器件125可包含由生長在一藍寶石基板110 上之一系列n型層及p型層形成的一個或多個發光元件。區域126可用於分離或隔離器件125，且可提供促進將晶圓100單切/切割成個別器件125之特徵。
如此項技術中所知，光提取效率可藉由移除藍寶石基板110且使第一生長層(其通常為一層n型GaN層)粗糙化而改良；其後，自經粗糙化層(其在圖1中可為結構120之最上層)提取光。在結構120之最下層處，可形成一導電層且使該導電層圖案化，以便提供促進將每一發光器件125耦合至外部電源之墊或觸點135。
雖然結構120可含有許多相當剛性之層(諸如半導體、金屬及介電質)，但結構120，且特定而言器件125，可不具有結構完整性以容許結構120或器件125經處置及/或經受後續製程。因此，在移除基板110之前，可將結構120安裝在一不同的基板上，此不同的基板提供必要的結構完整性。晶圓200之基板210可提供此結構完整性，以及供用於將器件125耦合至外部電源或其他電路。該耦合可由用作一基台之第二晶圓200之一部分提供。
在一示例性實施例中，第一晶圓100上之器件125及第二晶圓200之區段以器件/基台之一矩形柵格來佈置。每一器件可與一單一基台對準，但預期其他配置(諸如多個器件在一單一基台上或一單一器件在多個基台上)且該等其他配置包括在本發明之範圍內。
2011年8月10日申請之Marc de Samber及Eric van Grunsven之同在申請中之美國專利申請案第61/521,783號 「WAFER LEVEL PROCESSING OF LEDS USING CARRIER WAFER」揭示具有與一生長基板上之LED結構上之對應接觸區域對準之貫穿孔(導通孔)的一基台晶圓的使用，且該案以引用之方式併入本文中。在將兩個晶圓接合在一起之後，處理經接合晶圓以容許在此等導通孔中形成導體，此等導體藉此經由該等導通孔將觸點延伸至LED結構。
雖然不限於此實例，但基台晶圓200之基板210係矽。導通孔235位於基板210中使得其等與電連接至器件125之觸點135對準。在將晶圓100接合至晶圓200之後(通常使用一黏著接合層)，自導通孔235移除任何剩餘接合材料，且使用一導電材料(諸如銅)填充導通孔235且在基板210之下表面上形成墊(未展示)，以促進至器件125之(若干)外部連接。
如上文提及，在接合晶圓100、200之後，可移除原始生長層110，且可處理生長結構120之最上層以促進有效光提取。此等程序以及其他程序可能受經接合晶圓之任意彎曲之不利影響。
為減少潛在之彎曲，同時仍然對器件125提供結構支撐，基台晶圓可經刻劃為具有槽250。刻劃基台基板210將降低其整體剛性，從而容許其撓曲(若需要)以減輕可歸因於基板110、210之間之熱膨脹係數(CTE)的差異或歸因於其他處理效應而產生的一些張力。
如圖1中所繪示，槽250較佳地經定位使得當單切器件125時其等不位於器件125之下。因此，槽250可沿著與將 用於單切該等器件之線相同的線而定位，通常在器件125之間之邊界區域126之正下方。因此，該等槽可與器件/基台之「柵格」對準。
圖1繪示槽250由四個器件125間隔開，然而，如藉由虛線潛在槽250'所繪示，槽250可彼此更緊密地間隔或間隔得更遠。將基於多種因素而選擇特定間隔或間距，包括與製造每一槽相關聯之成本及如圖2至圖4中詳細描述之槽的特定特性。
圖2繪示由一間距P分離之兩個槽250；通常，此間距將被定義為槽之間之器件之整數數目。對於一給定晶圓大小，間距P越大，所需之槽將越少。通常，在相對於器件/基台之柵格之水平方向及垂直方向兩者上間距P將為相同，從而形成器件方陣(square)，然而此均勻性並非是必要的。同樣地，跨越晶圓之一均勻間距並非是必要的，且該等槽可僅在一個維度上定向。為便於參考及理解，對於圖3及圖4之分析假定兩個定向上的一相等間距。
藉由對基板210開槽，在槽位置處基板210之「有效厚度」自其原始厚度T減小。經修改晶圓之一「有效厚度」通常定義為提供與該經修改(開槽)晶圓相同之剛性之一未經修改(未經開槽)晶圓之一厚度。多種統計量(諸如「最大」剛性或「平均」剛性)之任一者可用於定義此等效性。
減小間距P使有效厚度減小，此係因為經開槽晶圓之「硬度」行為係類似於一較薄晶圓之「硬度」行為。同樣 地，有效厚度亦取決於槽之深度D以及其寬度W。增加深度D或寬度W將減小有效厚度。在一實例實施例中，晶圓厚度T可為200 μm，槽之厚度D可為150 μm且槽之寬度W可為100 μm。通常，深度D將在厚度T之40%至80%的範圍內變化，且寬度W將在器件之寬度之5%至20%的範圍內變化。
通常使用有限元分析(FEA)以基於材料之形狀及其他特性而評估材料效能的變化。圖3繪示作為槽之間距P之一函數之一矽基板210的有效厚度的一圖形300，其使用以上槽尺寸(T=200 μm、D=150 μm、W=100 μm)及1 mm×1 mm之一實例器件大小。
如圖3中所繪示，若槽之間距P使得在每一器件之間存在一槽(間距=1)，則有效厚度310小於實際晶圓厚度T之一半。若槽之間距使得在每十個器件之間存在一槽(間距=10)，則有效厚度320約為實際晶圓厚度之80%。熟悉此項技術者將認識到可產生作為其他槽及基板尺寸之各者之一函數之有效厚度的類似圖形。
圖4繪示作為有效晶圓厚度之一函數之有效晶圓彎曲的一圖形。該有效晶圓彎曲可為與晶圓彎曲相關之任意統計量，諸如最大彎曲或平均彎曲，其可在具有與有效晶圓厚度相等之一厚度之一未經修改(未經開槽)晶圓中發生。
曲線圖410、420繪示當在兩個不同之溫度下使用接合程序將實例200 μm之矽基板210接合至具有約1.3 mm之一厚度的上文提及之藍寶石基板時可能經歷的有效彎曲。曲線 圖410對應於一BCB(苯并環丁烯)接合層在200℃下的一實例使用，且曲線圖420對應於一Epotek 377接合層在150℃下的一實例使用。此等曲線圖可用於判定達成一給定最大晶圓彎曲的一最大有效基台厚度，且反之亦然。
舉例而言，若在此實例中最大晶圓彎曲係250μm(如圖4中線430所指示)，則BCB接合矽基板之有效厚度不超過約125μm(415)：且一Epotek 377接合基板210之有效厚度不超過約165μm(425)。
在圖4中亦繪示對應於上文相對於圖3之實例晶圓討論之兩個間距的垂直線440、450。垂直線440對應於提供約90μm(200μm之45%)之一有效厚度的一間距。若以此間距使用一Epotek 377接合基板，則有效晶圓彎曲將為約150μm(445)，其低於上文提及之250μm(430)的最大晶圓彎曲。同樣地，若以此間距使用一BCB接合基板，則有效晶圓彎曲將為約200μm(446)，其亦低於250μm(430)的最大晶圓彎曲。
另一方面，垂直線450對應於圖3之實例晶圓中之一間距10，其提供約160μm(200μm之80%)之一有效厚度。若以此間距使用一Epotek 377接合基板(420)，則有效彎曲將正好在250μm(430)之最大晶圓彎曲之下(455)。然而，在一BCB接合基板(410)上使用一間距10可導致約340μm(465)之一有效彎曲，其超過250μm(430)之最大限制。對於不同間距及不同晶圓基板可應用類似分析，以確定所選擇之晶圓材料及間距滿足特定最大有效晶圓彎曲。
在圖5中呈現用於判定刻劃一基板之較佳參數之一實例流程圖。
相對於圖1及圖2，重要的是注意，因為槽250係實質上定位於器件125之邊界處且不出現在器件125之區域內，所以基板210相對於每一器件125之有效厚度不減小且維持於基台基板210之原始厚度T。因此，如圖5之實例流程圖中所繪示，在本發明之一典型實施例中，在510處，基於在製造及後製造程序之任一者期間需要對器件125提供之結構支撐而選擇/判定由一給定材料製成之基台基板210的厚度T。此外，在520處，亦通常基於若干個別製程之任一者所容許的容限來定義單切之前的最大可容許彎曲。
給定此等參數(所選擇之基板材料及厚度、最大可容許彎曲)以及其他參數(諸如期望之接合溫度)，在530處可使用(舉例而言)圖4之曲線圖410、420、430判定基板之最大有效厚度。即，若最大彎曲為250 μm，且將使用一BCB接合基板，則最大有效彎曲厚度為約125 μm(415)；若將使用一Epotek 377接合基板，則最大有效彎曲厚度為約165 μm(425)。
在540處，若所選擇的基板210之厚度T低於此最大有效厚度，則基板210中不需要槽。
然而，在540處，若基板210之給定厚度T大於該最大有效厚度，則可藉由刻劃而減小基板210之有效厚度。在此情形中，在550處可執行FEA或類似分析以判定用於減小基板210之有效厚度之槽的間距、深度及寬度之一適當選 擇，直至其低於所判定的最大有效厚度為止。
在560處，在基板210中建立槽。如上文提及，該等槽之所選擇的間距較佳地為器件125沿著給定維度之寬度的整數倍，且該等槽與器件125之間的邊界對準，藉此保持支撐器件125之各者之基板210的總厚度T。
雖然已在圖式及以上描述中詳細繪示及描述本發明，但是應將此等繪示及描述視為繪示性或示例性而非限制性；本發明不限於所揭示的實施例。
舉例而言，可在其中不執行槽之特性之一形式分析之一實施例中操作本發明。舉例而言，認識到添加槽可促進或改良後續程序及/或經封裝器件之後續可靠性，吾人可添加與生產該等器件相關聯之成本約束內可負擔的儘可能多的槽。同樣地，可設定一最小成本選項(諸如「每一維度中一個槽」)作為所有接合晶圓之一準則，其中額外槽係藉由額外解析分析而調整。
此外，雖然本發明係在接合之前刻劃基板的背景內容下呈現，但熟悉此項技術者將認識到可在接合之後但在可能引入彎曲之某一後續程序之前進行刻劃。
同樣地，雖然本發明係在刻劃基台基板的背景內容下呈現，但熟悉此項技術者將認識到類似優點可藉由刻劃生長基板而達成。刻劃生長基板之一優點為，若隨後將移除生長基板，則槽不需要與器件之邊界對準。熟悉此項技術者亦將認識到可使用例如對兩個基板的刻劃，以達成藉由單獨刻劃一個基板不可能達成的目標。
根據對圖式、本揭示內容及所附申請專利範圍之一研究，熟悉此項技術者可在實踐所主張的發明時理解及實現對所揭示之實施例的其他變動。在申請專利範圍中，詞語「包含」不排除其他元件或步驟，且不定冠詞「一(a)」或「一個(an)」不排除複數個。一單一處理器或其他單元可完成申請專利範圍中引述之若干項目的功能。在互不相同的附屬請求項中述及某些措施，此一純粹事實不指示此等措施之一組合無法有利地使用。一電腦程式可儲存/分佈在一合適媒體(諸如一光學儲存媒體或與其他硬體一起供應或作為其他硬體之一部分供應之一固態媒體)上，但其亦可以其他形式(諸如經由網際網路或其他有線或無線電信系統)分佈。申請專利範圍中之任何參考符號不應該理解為限制範圍。
100‧‧‧第一晶圓
110‧‧‧生長基板/藍寶石基板/基板/原始生長層
120‧‧‧功能結構
125‧‧‧半導體器件/發光器件
126‧‧‧區域/邊界區域
135‧‧‧墊或觸點
200‧‧‧第二晶圓/基台晶圓
210‧‧‧基台基板/矽基板/基板
235‧‧‧導通孔
250‧‧‧槽
250'‧‧‧槽
300‧‧‧圖形
310‧‧‧有效厚度
320‧‧‧有效厚度
410‧‧‧曲線圖
420‧‧‧曲線圖
430‧‧‧指示最大晶圓彎曲係250 μm之線/曲線圖
440‧‧‧垂直線
450‧‧‧垂直線
圖1繪示兩個晶圓之一實例接合。
圖2繪示一基板之一實例刻劃。
圖3繪示作為刻劃間距之一函數之有效晶圓厚度的一實例曲線圖。
圖4繪示作為有效晶圓厚度之一函數之有效晶圓彎曲的一實例曲線圖。
圖5繪示用於判定與一晶圓基板之刻劃相關聯之參數的一實例流程圖。
100‧‧‧第一晶圓
110‧‧‧生長基板
120‧‧‧功能性結構
125‧‧‧半導體器件
126‧‧‧區域
200‧‧‧第二晶圓
210‧‧‧基台基板
235‧‧‧導通孔
250‧‧‧槽
250'‧‧‧槽

Claims (14)

  1. 一種晶圓結構，其包含：一第一晶圓，及一第二晶圓，其藉由該第一晶圓及該第二晶圓之接合表面而被接合至該第一晶圓，其中該第一晶圓及第二晶圓之至少一者經刻劃(seored)為在相對於該第一晶圓及第二晶圓之至少一者之接合表面之一表面上具有複數個槽以減少該經接合結構之彎曲(wrapage)。
  2. 如請求項1之晶圓結構，其中該第一半導體晶圓包括複數個半導體器件。
  3. 如請求項2之晶圓結構，其中該等半導體器件包括發光器件。
  4. 如請求項2之晶圓結構，其中該等槽與該等半導體器件之間之邊界對準。
  5. 如請求項4之晶圓結構，其中該第二晶圓包括經刻劃為具有該複數個槽之一基台基板(submount substrate)。
  6. 如請求項5之晶圓結構，其中該基台基板具有一厚度(T)，且該等槽具有在該厚度(T)之百分之四十與百分之八十之間的一深度(D)。
  7. 如請求項5之晶圓結構，其中該等半導體器件具有一器件寬度，且該等槽具有在該器件寬度之百分之五與百分之二十之間的一槽寬度。
  8. 一種接合晶圓之方法，該方法包含： 在包括一生長基板之一第一晶圓上建立複數個半導體器件，及藉由該第一晶圓及該第二晶圓之接合表面而將該第一晶圓接合至包括一基台基板之一第二晶圓，其中該生長基板及該基台基板中之至少一者經刻劃為在相對於晶圓之接合表面之一表面上具有複數個槽以減少該等經接合基板之彎曲。
  9. 如請求項8之接合晶圓之方法，其中該複數個槽與該等半導體器件之間之邊界對準。
  10. 如請求項8之接合晶圓之方法，其中該等半導體器件包括發光器件。
  11. 如請求項8之接合晶圓之方法，其中該基台基板經刻劃為具有該複數個槽。
  12. 如請求項8之接合晶圓之方法，其中該基台基板具有一厚度(T)，且該等槽具有在該厚度(T)之百分之四十與百分之八十之間的一深度(D)。
  13. 如請求項8之接合晶圓之方法，其中該等半導體器件具有一器件寬度，且該等槽具有在該器件寬度之百分之五與百分之二十之間的一槽寬度。
  14. 如請求項8之接合晶圓之方法，其中該生長基板包括藍寶石，且該基台基板包括矽。
TW101138781A 2011-10-21 2012-10-19 藉使用開槽基板以達成之低彎曲晶圓接合 TWI553746B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161549772P 2011-10-21 2011-10-21

Publications (2)

Publication Number Publication Date
TW201320203A TW201320203A (zh) 2013-05-16
TWI553746B true TWI553746B (zh) 2016-10-11

Family

ID=47324211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101138781A TWI553746B (zh) 2011-10-21 2012-10-19 藉使用開槽基板以達成之低彎曲晶圓接合

Country Status (8)

Country Link
US (2) US9583676B2 (zh)
EP (1) EP2769406B1 (zh)
JP (1) JP6100789B2 (zh)
KR (1) KR102020001B1 (zh)
CN (1) CN103907175B (zh)
IN (1) IN2014CN02652A (zh)
TW (1) TWI553746B (zh)
WO (1) WO2013057617A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583676B2 (en) 2011-10-21 2017-02-28 Koninklijke Philips N.V. Low warpage wafer bonding through use of slotted substrates
CN107248546B (zh) * 2016-08-18 2019-01-18 长春希达电子技术有限公司 表面平整一致的集成封装显示模组及其制造方法
CN108807201B (zh) * 2017-05-03 2023-04-14 叶秀慧 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
JP6922788B2 (ja) * 2018-03-05 2021-08-18 三菱電機株式会社 半導体圧力センサ
CN110600416A (zh) * 2018-06-12 2019-12-20 上海新微技术研发中心有限公司 一种薄片基板的加工方法
CN113380614B (zh) * 2021-06-10 2023-04-07 东莞安晟半导体技术有限公司 一种晶圆减薄方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200411955A (en) * 2002-12-27 2004-07-01 Samsung Electro Mech Vertical GaN light emitting diode and method for manufacturing the same
US20100308455A1 (en) * 2008-12-09 2010-12-09 Young Hae KIM Method for Manufacturing Hetero-Bonded Wafer
US20110035915A1 (en) * 2009-08-11 2011-02-17 Murata Manufacturing Co., Ltd. Method for manufacturing surface acoustic wave element

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852846A (ja) * 1981-09-25 1983-03-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3376656B2 (ja) * 1993-12-01 2003-02-10 昭和電工株式会社 ヘテロ接合ホール素子
US5506753A (en) * 1994-09-26 1996-04-09 International Business Machines Corporation Method and apparatus for a stress relieved electronic module
JPH08236615A (ja) 1995-03-01 1996-09-13 Ube Ind Ltd 誘電体分離基板及びその製造方法
JPH10244706A (ja) * 1997-03-06 1998-09-14 Oki Data:Kk Ｌｅｄヘッド
JPH1126960A (ja) * 1997-07-04 1999-01-29 Toshiba Corp 基板取付装置
JP4456234B2 (ja) * 2000-07-04 2010-04-28 パナソニック株式会社 バンプ形成方法
JP2002026069A (ja) * 2000-06-30 2002-01-25 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JP3772816B2 (ja) * 2002-09-24 2006-05-10 昭和電工株式会社 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
SG119185A1 (en) * 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
US7307369B2 (en) * 2004-08-26 2007-12-11 Kyocera Corporation Surface acoustic wave device, surface acoustic wave apparatus, and communications equipment
US7170167B2 (en) * 2004-09-24 2007-01-30 United Microelectronics Corp. Method for manufacturing wafer level chip scale package structure
CN100345251C (zh) * 2005-10-11 2007-10-24 中国电子科技集团公司第二十四研究所 在具有深槽图形的硅基衬底上制作硅薄膜的方法
US7393758B2 (en) 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
JP2007158133A (ja) 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4315174B2 (ja) * 2006-02-16 2009-08-19 セイコーエプソン株式会社 ラム波型高周波デバイスの製造方法
JP2008147608A (ja) * 2006-10-27 2008-06-26 Canon Inc Ｌｅｄアレイの製造方法とｌｅｄアレイ、及びｌｅｄプリンタ
US8232564B2 (en) * 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US20080217761A1 (en) 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
JP2009071251A (ja) 2007-09-18 2009-04-02 Yokogawa Electric Corp フリップチップｂｇａ基板
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US8664747B2 (en) * 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
EP2302705B1 (en) * 2008-06-02 2018-03-14 LG Innotek Co., Ltd. Supporting substrate for fabrication of semiconductor light emitting device and semiconductor light emitting device using the same
US8240875B2 (en) * 2008-06-25 2012-08-14 Cree, Inc. Solid state linear array modules for general illumination
US8188496B2 (en) * 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
CN101477982B (zh) 2009-01-07 2011-08-17 苏州晶方半导体科技股份有限公司 光转换器及其制造方法和发光二极管
JP5564799B2 (ja) * 2009-01-28 2014-08-06 住友電気工業株式会社 窒化ガリウム系半導体電子デバイスを作製する方法
FR2942911B1 (fr) 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
US8183086B2 (en) * 2009-06-16 2012-05-22 Chien-Min Sung Diamond GaN devices and associated methods
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2012129440A (ja) 2010-12-17 2012-07-05 Stanley Electric Co Ltd 半導体発光素子の製造方法及び半導体積層構造
JP5852846B2 (ja) 2010-12-28 2016-02-03 アスモ株式会社 モータ
US8901578B2 (en) * 2011-05-10 2014-12-02 Rohm Co., Ltd. LED module having LED chips as light source
US8860059B2 (en) * 2011-06-20 2014-10-14 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting devices, systems, and methods of manufacturing
US9583676B2 (en) 2011-10-21 2017-02-28 Koninklijke Philips N.V. Low warpage wafer bonding through use of slotted substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200411955A (en) * 2002-12-27 2004-07-01 Samsung Electro Mech Vertical GaN light emitting diode and method for manufacturing the same
US20100308455A1 (en) * 2008-12-09 2010-12-09 Young Hae KIM Method for Manufacturing Hetero-Bonded Wafer
US20110035915A1 (en) * 2009-08-11 2011-02-17 Murata Manufacturing Co., Ltd. Method for manufacturing surface acoustic wave element

Also Published As

Publication number Publication date
KR20140079499A (ko) 2014-06-26
IN2014CN02652A (zh) 2015-06-26
CN103907175B (zh) 2018-01-23
CN103907175A (zh) 2014-07-02
JP6100789B2 (ja) 2017-03-22
US20170200853A1 (en) 2017-07-13
KR102020001B1 (ko) 2019-09-09
TW201320203A (zh) 2013-05-16
US9583676B2 (en) 2017-02-28
US10084110B2 (en) 2018-09-25
EP2769406A1 (en) 2014-08-27
US20140252405A1 (en) 2014-09-11
WO2013057617A1 (en) 2013-04-25
JP2015501536A (ja) 2015-01-15
EP2769406B1 (en) 2022-03-09

Similar Documents

Publication Publication Date Title
TWI553746B (zh) 藉使用開槽基板以達成之低彎曲晶圓接合
US11901342B2 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
RU2466480C2 (ru) Удаление подложки в ходе формирования сид
US10283684B2 (en) Light emitting device and manufacturing method thereof
EP2063469A2 (en) Method of manufacturing vertical light emitting diode
TW200937682A (en) Robust LED structure for substrate lift-off
KR100993088B1 (ko) 반도체 발광소자 및 그 제조방법
JP6122836B2 (ja) めっきされた支持基板を有する固体光電子素子
US8008098B2 (en) Light emitting device and method of manufacturing the same
JP2008140873A (ja) フリップチップ実装されたｉｉｉ−ｖ族半導体素子およびその製造方法
US8574936B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP2016525799A (ja) 基板キャリアを有さず光学素子を有するｐｃｌｅｄ
US8178886B2 (en) Multi-layered LED epitaxial structure with light emitting unit
US10504879B2 (en) Light-emitting component and method for producing a light-emitting component
JP5167831B2 (ja) Ｉｉｉ族窒化物半導体素子、およびその製造方法
JP2009176966A5 (zh)
JP2007081360A (ja) 垂直型発光ダイオードおよびその製造方法
WO2017047011A1 (ja) 発光素子の実装方法
US20230187598A1 (en) Light-emitting diode package structure and manufacturing method thereof
JP2014022380A (ja) 半導体素子およびその製造方法
KR20150011900A (ko) 발광 소자 제조 방법, 발광 소자 제조 장치 및 이에 의해 제조된 발광 소자
JP2014127546A (ja) Ｌｅｄパッケージ用ｔａｂテープおよびｌｅｄパッケージ