CN103907175B - 通过使用有槽的衬底的低翘曲晶片结合 - Google Patents

通过使用有槽的衬底的低翘曲晶片结合 Download PDF

Info

Publication number
CN103907175B
CN103907175B CN201280051691.7A CN201280051691A CN103907175B CN 103907175 B CN103907175 B CN 103907175B CN 201280051691 A CN201280051691 A CN 201280051691A CN 103907175 B CN103907175 B CN 103907175B
Authority
CN
China
Prior art keywords
chip
groove
substrate
thickness
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280051691.7A
Other languages
English (en)
Other versions
CN103907175A (zh
Inventor
M.A.德萨伯
E.C.E.范格伦斯文
R.A.B.恩格伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumileds Holding BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN103907175A publication Critical patent/CN103907175A/zh
Application granted granted Critical
Publication of CN103907175B publication Critical patent/CN103907175B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Dicing (AREA)

Abstract

在晶片结合工艺中，两个晶片衬底其中之一或二者在结合之前被刻划。通过在衬底中形成槽，在结合期间晶片的特性类似于较薄晶片的特性，由此减小由于与每个晶片关联的CTE特性的差异引起的可能翘曲。优选地，形成与切割/划片图案一致的多个槽，使得所述多个槽将不存在于经切割的封装中，由此保留完整厚度衬底的结构特性。

Description

通过使用有槽的衬底的低翘曲晶片结合
技术领域
本发明涉及半导体制作领域，并且具体地涉及晶片级结合。
背景技术
晶片结合正越来越流行地用于在切割(划片)之前耦合不同晶片上的元件。直径为4"-8"的晶片可能含有数百或数千个器件，并且两个晶片的结合可以替代传统的单独地结合每个这些数百或数千个器件。
在发光器件(LED)的传统制作中，例如，含有半导体器件的晶片被划片，并且单个器件随后被结合到底座，该底座提供结构支持以及用于耦合到外部电源或其它电路的装置。通常，底座经尺寸调适以促进后续制作工艺，诸如安装在印刷电路板上，或者放置在固定装置(fixture)中。如果LED的尺寸显著小于底座的尺寸，这个工艺是相当高效的。
然而，特别是在LED领域中，例如由于发光元件的面积增大，或者对于在单一器件中包括多个发光元件，单个器件(芯片)的尺寸不断增大。因此，其中经封装(安装)的器件的整体尺寸不显著大于芯片的芯片级封装变得非常普遍。在芯片尺寸与底座尺寸类似的这种情况下，将LED的晶片结合到底座的晶片可以实现非常高效的制作工艺。
用于不同晶片的材料经常是不同的材料，一个晶片的材料被选择为促进半导体器件的制作，并且另一个晶片的材料被选择为促进结构和电学上可靠的封装。在发光器件的示例中，半导体晶片经常含有位于蓝宝石生长衬底上的GaN基或GaP材料(诸如AlInGaN、AlInGaP、InGaN等)的厚层，而底座晶片可能典型地包括位于硅衬底上的一个或多个金属层。
由于不同材料通常被用于形成半导体以及形成底座，晶片结合的可行性遭受许多挑战。两个晶片或者该组合的其它层之间的热膨胀系数(CTE)差异可能导致组装之后的翘曲，特别是当较高温度被用于实现该结合时。除了在结合工艺期间造成的问题之外，得到的翘曲的封装将在后续工艺(诸如用于移除层、对表面纹理化等的工艺)中引入问题，并且在这些翘曲的封装被安装到印刷电路板或其它固定装置时可能导致可靠性问题。
传统上，减小翘曲的一种方法是确保所结合的材料其中之一显著薄于另一材料，较厚的材料实现某一平整度。然而，在半导体封装的情况下，生长衬底和底座衬底典型地具有相当的厚度。生长衬底必须足够厚以支持制作工艺，并且底座衬底必须足够厚从而为成品封装提供结构支持。
发明内容
能够结合不同材料的晶片使得翘曲可能性减小，这将是有利的。能够结合这些晶片同时仍维持所封装的器件的结构完整性，这也将是有利的。
为了更好解决这些顾虑中的一个或多个，在本发明的实施例中，底座晶片在与半导体晶片结合之前被刻划。通过在底座晶片中形成槽，在结合期间晶片的特性类似于较薄晶片的特性。优选地，形成与划片图案一致的槽，使得槽将不存在于经切割的封装中，由此保留完整厚度底座晶片的结构特性。
附图说明
参考附图更详细并且通过示例方式解释本发明，在附图中：
图1图示两个晶片的示例结合。
图2图示衬底的示例刻划。
图3图示有效晶片厚度与刻划节距的函数的示例曲线。
图4图示有效晶片翘曲与有效晶片厚度的函数的示例曲线。
图5图示用于确定与晶片衬底的刻划关联的参数的示例流程图。
相同附图标记在各图中始终表示相似或相应的特征或功能。各图被包含以用于图示目的并且不是旨在限制本发明的范围。
具体实施方式
在下述说明书中，为了解释而非限制的目的，给出诸如具体架构、界面、技术等的特定细节，从而提供对本发明的构思的彻底理解。然而本领域技术人员将显见，本发明可以在背离这些特定细节的其它实施例中实践。类似地，此说明书的文本涉及如各图中所图示的示例实施例，并且不旨在将所要求保护的发明限制为超出权利要求中明确包括的限制。为了简化和清楚的目的，省略了对公知的器件、电路和方法的详细描述从而不由于不必要的细节而模糊本发明的说明书。
图1图示第一晶片100和第二晶片200的示例结合。第一晶片100可以包括形成于衬底110上的功能结构120。功能结构120可以包括例如生长在生长衬底110上的多个半导体器件125。在半导体发光器件的领域中，例如，器件125可以包括由生长在蓝宝石衬底110上的一系列n型和p型层形成的一个或多个发光元件。区域126可以用于分离或隔离器件125，并且可以提供这样的特征，所述特征促进将晶片100切割/划片为单个器件125。
如本领域中所知，通过移除蓝宝石衬底110并且粗糙化第一生长层(其典型地为n型GaN层)，可以提高光提取效率；光随后从经粗糙化层被提取，所述经粗糙化层在图1中将是结构120的最顶层。在结构120的最底层，导电层可以形成并且被图案化从而提供垫片(pad)或接触135，所述垫片或接触促进将每个发光器件125耦合到外部电源。
尽管结构120可以含有许多刚性很高的层，诸如半导体、金属和电介质，但是结构120并且特别是器件125可能并不具有允许结构120或器件125由后续制作工艺处理和/或进行后续制作工艺的结构完整性。因此，在衬底110被移除之前，结构120可以安装在不同衬底上，此不同衬底提供所需的结构完整性。晶片200的衬底210可以提供此结构完整性，并且允许将器件125耦合到外部电源或其它电路。该耦合可以由被用作底座的第二晶片200的一部分提供。
在示例性实施例中，第一晶片100上的器件125器件以及第二晶片200的节段布设在器件/底座的矩形格栅中。每个器件可以与单一底座对齐，但是诸如单一底座上的多个器件或多个底座上的单一器件的其它布置也被考虑到并且被包括在本发明的范围之内。
2011年8月10日Marc de Samber和Eric van Grunsven提交的共同待审的美国专利申请61/521783，"WAFER LEVEL PROCESSING OF LEDS USING CARRIER WAFER"公开了使用具有通孔(通路)的底座晶片，所述通孔与生长衬底上的LED结构上的相应接触区域对齐，并且该美国专利申请通过引用结合于此。在将两个晶片结合在一起之后，该组合被加工以允许在这些通路中形成导体，这些导体由此通过所述通路将所述接触延伸到LED结构。
尽管不限于此示例，底座晶片200的衬底210为硅。通路235位于衬底210内，使得它们与电连接到器件125的接触135对齐。在典型地使用粘合剂结合层将晶片100结合到晶片200之后，任何残余结合材料从通路235被移除，并且诸如铜的导电材料被用于填充通路235并且在衬底210的下表面上形成垫片(未示出)，由此促进到器件125的(多个)外部连接。
如上文指出，在结合晶片100、200之后，原始生长层110可以被移除，并且所生长的结构120的最顶层可以被加工以促进高效光提取。这些工艺以及其它工艺可能受所结合的晶片的任何翘曲负面地影响。
为了减小可能翘曲，同时仍为器件125提供结构支持，底座晶片可以在底座衬底210的与结合表面相对的表面上刻划形成有多个槽250。刻划底座衬底210将减小其整体刚性，允许其在需要时弯曲以缓解某些张力，所述张力可能由于衬底110、210之间的热膨胀系数(CTE)差异引起，或者由于其它加工效应引起。
如图1中所图示，槽250优选地定位为使得在器件125被切割时它们不位于器件125下方。因此，槽250可以沿着与将用于切割器件的线路(lines)相同的线路定位，所述线路典型地直接位于器件125之间的边界区域126下方。因而，槽可以与器件/底座的“格栅”对齐。
图1图示槽250由4个器件125分隔开，不过如虚线的可能的槽250'所图示，槽250可以一起隔得更近或者更远。具体间距或节距将基于诸多因素来选择，所述因素包括与制作每个槽关联的成本以及槽的具体特性，如图2-4所详细说明。
图2图示由节距P分离的两个槽250；典型地，此节距将定义为各槽之间的整数个器件。节距P越大，对于给定晶片尺寸所需的槽越少。典型地，节距P相对于器件/底座的格栅在水平方向和竖直方向上将是相同的，从而形成器件的正方形，不过不要求这种均匀性。类似地，不要求跨过晶片的均匀节距，并且槽可以仅仅在一个维度上取向。为了容易参考和理解，针对图3和4的分析，假设在两个取向中节距相等。
通过对衬底210形成槽，衬底210的"有效厚度"在槽位置从其原始厚度T减小。经调整晶片的"有效厚度"通常定义为提供与经调整(有槽的)晶片相同刚性的未经调整(无槽的)晶片的厚度。诸多统计结果中的任意一种，诸如'最大'刚性或'平均'刚性，可以用于定义此等效量。
减小节距P则减小有效厚度，这是因为有槽的晶片的'刚性'行为类似于较薄晶片的行为。类似地，有效厚度也取决于槽的深度D以及其宽度W。增大深度D或宽度W将减小有效厚度。在示例实施例中，晶片厚度T可以为200um，槽的深度D可以为150um，并且槽的宽度W可以为100um。典型地，深度D将在厚度T的40-80%的范围内，并且宽度W将在器件的宽度的5-20%的范围内。
有限元分析(FEA)通常用于基于材料的形状和其它特性来评估材料性能变化。图3图示使用上述槽尺度(T=200um，D=150um，W=100um)以及1mmx1mm的示例器件尺寸，硅衬底210的有效厚度与槽的节距P的函数的曲线300。
如图3中所图示，如果槽的节距P使得每个器件之间存在一个槽(节距=1)，则有效厚度310小于实际晶片厚度T的一半。如果槽的节距使得每隔10个器件存在一个槽(节距=10)，有效厚度320为实际晶片厚度的大约80%。本领域技术人员将认识到，可以生成作为每个其它槽和衬底尺度的函数的有效厚度的类似曲线。
图4图示有效晶片翘曲作为有效晶片(waver)厚度的函数的曲线。有效晶片翘曲可以是与将在厚度等于有效晶片厚度的未经调整(无槽的)晶片中发生的晶片翘曲有关的任何统计结果，诸如最大翘曲或平均翘曲。
曲线410、420图示，当示例200um硅衬底210使用在两个不同温度的结合工艺而被结合到厚度约为1.3mm的前述蓝宝石衬底时，可能经历的有效翘曲。曲线410对应于在200oC下示例使用BCB(苯并环丁烯)结合层，并且曲线420对应于在150oC下示例使用Epotek 377结合层。这些曲线可以用于确定最大有效底座厚度以实现给定最大晶片翘曲，并且反之亦然。
例如，如果最大晶片翘曲在此示例中为250um，如图4中的线430所指示，则BCB结合的硅衬底的有效厚度不能超过大约125um(415)；并且Epotek 377结合的衬底210的有效厚度不能超过大约165um(425)。
在图4中还图示了对应于上文关于图3示例晶片所讨论的两个节距的竖直线440、450。竖直线440对应于提供大约90um(200um的45%)的有效厚度的为1的节距。如果Epotek377结合的衬底在此节距被使用，则有效晶片翘曲将为大约150um(445)，这低于250um的前述最大晶片翘曲(430)。类似地，如果BCB结合的衬底在此节距被使用，则有效晶片翘曲将为大约200um(446)，这也低于250um的最大晶片翘曲(430)。
另一方面，竖直线450对应于在图3的示例晶片中为10的节距，其提供大约160um(200um的80%)的有效厚度。如果Epotek 377结合的衬底(420)采用此节距被使用，则有效翘曲将刚好低于(455)250um的最大晶片翘曲(430)。然而，在BCB结合的衬底上使用为10的节距(410)将导致大约340um的有效翘曲(456)，这超过250um的最大限制(430)。类似分析可以应用于不同节距和不同晶片衬底，从而确定所选择的晶片材料和节距满足所指定的最大有效晶片翘曲。
在图5中给出用于确定用于刻划衬底的优选参数的示例流程图。
关于图1和2，重要的是注意，由于槽250基本上定位在器件125的边界处，并且不出现在器件125的区域内，就每个器件125而言衬底210的有效厚度没有减小，并且保持在底座衬底210的原始厚度T。因此，如图5的示例流程图中所图示，在本发明的典型实施例中，在510，基于在任意制作和后制作工艺期间需要被提供给器件125的结构支持，选择/确定给定材料的底座衬底210的厚度T。附加地，在520，典型地基于针对任意单个制作工艺所允许的容差，还定义了在切割之前的最大容许翘曲。
给定这些参数(选定的衬底材料和厚度，最大容许翘曲)，以及诸如预期结合温度的其它参数，在530，使用例如图4的曲线410、420、430，可以确定衬底的最大有效厚度。也就是说，如果最大翘曲为250um，并且BCB结合的衬底将被使用，则最大有效翘曲厚度为大约125um(415)；如果Epotek 377结合的衬底将被使用，则最大有效翘曲厚度为大约165um(425)。
在540，如果所选择的衬底210的厚度T低于此最大有效厚度，则在衬底210中不需要槽。
然而在540，如果衬底210的给定厚度T大于最大有效厚度，则衬底210的有效厚度可以通过刻划来减小。这种情况下，在550，可以执行FEA或类似分析，从而确定用于减小衬底210有效厚度的槽的节距、深度和宽度的恰当选择，直至所述有效厚度变为低于所确定的最大有效厚度。
在560，在衬底210中形成槽。如上文指出，槽的所选择的节距优选地为沿着给定维度的器件125宽度的整数倍，并且槽与器件125之间的边界对齐，由此保留支持每个器件125的衬底210的总厚度T。
尽管本发明已经在附图和前述说明书中予以图示和描述，这种图示和描述被认为是图示性或示例性的并且不是限制性的；本发明不限于所公开的实施例。
例如，有可能在其中不执行槽特性的形式分析的实施例中操作本发明。认识到例如添加槽促进或改善后续工艺和/或所封装器件的后续可靠性，则可以添加在与制作器件关联的成本约束内所可承受的尽可能多的槽。类似地，诸如"每个维度内一个槽"的最低成本选择可以被设置成为用于所有结合的晶片的标准，由附加的解析分析来判定附加的槽是否合理。
附加地，尽管本发明是在在结合之前刻划衬底的上下文中给出，但是本领域技术人员将认识到刻划可以发生在结合之后，但是发生在可能引入翘曲的某些后续工艺之前。
类似地，尽管本发明是在刻划底座衬底的上下文中给出，但是本领域技术人员将认识到通过刻划生长衬底可以实现类似优点。刻划生长衬底的优点在于，如果生长衬底将在后续被移除，槽不需要对齐到器件的边界。本领域技术人员还将认识到，可以使用两个衬底都刻划，例如从而实现通过仅仅刻划一个衬底不可能实现的目标。
本领域技术人员在实践所要求保护的发明时，通过研究附图、公开内容以及所附权利要求，可以理解和达成对所公开的实施例的其它变型。在权利要求中，单词"包括"不排除其它元件或步骤，并且不定冠词"一"("a"或"an")不排除多个。单一工艺或其它单元可以完成权利要求中列举的若干项目的功能。在互不相同的从属权利要求中陈述某些措施的纯粹事实不表示不能用有利地使用这些措施的组合。计算机程序可以存储/分布于合适介质，诸如与其它硬件一起或者作为其它硬件的一部分被供应的光学存储介质或固态介质，但是也可以以其它形式分布，诸如经由因特网或者其它有线或无线远程通信系统。权利要求中的任何附图标记不应解读为限制范围。

Claims (9)

1.一种半导体结构，包括：
包括多个半导体器件的第一半导体晶片，以及
第二晶片，所述第二晶片经由所述第一半导体晶片和所述第二晶片上的各结合表面结合到所述第一半导体晶片，
其中，为了减小所述半导体结构的翘曲，所述第二晶片在与结合表面相对的表面上被刻划形成有多个槽；以及
其中所述半导体器件具有器件宽度，并且所述槽具有介于所述器件宽度的5%和20%之间的槽宽度。
2.如权利要求1所述的半导体结构，其中所述半导体器件包括发光器件。
3.如权利要求1所述的半导体结构，其中所述槽与所述半导体器件之间的边界对齐。
4.如权利要求1所述的半导体结构，其中所述第二晶片具有厚度T，并且所述槽具有介于所述厚度T的40%和80%之间的深度D。
5.一种制作半导体结构的方法，包括：
在包括生长衬底的第一半导体晶片上形成多个半导体器件，以及
经由所述第一半导体晶片和第二晶片上的各结合表面，将所述第一半导体晶片结合到所述第二晶片，所述第二晶片包括底座衬底，
其中，为了减小所述半导体结构的翘曲，所述底座衬底在与结合表面相对的表面上被刻划形成有多个槽；以及
其中所述半导体器件具有器件宽度，并且所述槽具有介于所述器件宽度的5%和20%之间的槽宽度。
6.如权利要求5所述的方法，其中所述多个槽与所述半导体器件之间的边界对齐。
7.如权利要求5所述的方法，其中所述半导体器件包括发光器件。
8.如权利要求5所述的方法，其中所述底座衬底具有厚度T，并且所述槽具有介于所述厚度T的40%和80%之间的深度D。
9.如权利要求5所述的方法，其中所述生长衬底包括蓝宝石，并且所述底座衬底包括硅。
CN201280051691.7A 2011-10-21 2012-10-05 通过使用有槽的衬底的低翘曲晶片结合 Active CN103907175B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161549772P 2011-10-21 2011-10-21
US61/549772 2011-10-21
US61/549,772 2011-10-21
PCT/IB2012/055357 WO2013057617A1 (en) 2011-10-21 2012-10-05 Low warpage wafer bonding through use of slotted substrates

Publications (2)

Publication Number Publication Date
CN103907175A CN103907175A (zh) 2014-07-02
CN103907175B true CN103907175B (zh) 2018-01-23

Family

ID=47324211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280051691.7A Active CN103907175B (zh) 2011-10-21 2012-10-05 通过使用有槽的衬底的低翘曲晶片结合

Country Status (8)

Country Link
US (2) US9583676B2 (zh)
EP (1) EP2769406B1 (zh)
JP (1) JP6100789B2 (zh)
KR (1) KR102020001B1 (zh)
CN (1) CN103907175B (zh)
IN (1) IN2014CN02652A (zh)
TW (1) TWI553746B (zh)
WO (1) WO2013057617A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013057617A1 (en) 2011-10-21 2013-04-25 Koninklijke Philips Electronics N.V. Low warpage wafer bonding through use of slotted substrates
CN107248546B (zh) * 2016-08-18 2019-01-18 长春希达电子技术有限公司 表面平整一致的集成封装显示模组及其制造方法
CN108807201B (zh) * 2017-05-03 2023-04-14 叶秀慧 用于防止印刷电路板及晶圆对接时因热膨胀产生扭曲的方法及结构
JP6922788B2 (ja) * 2018-03-05 2021-08-18 三菱電機株式会社 半導体圧力センサ
CN110600416A (zh) * 2018-06-12 2019-12-20 上海新微技术研发中心有限公司 一种薄片基板的加工方法
US11421316B2 (en) * 2018-10-26 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling warpage in wafer level packaging processes
CN113380614B (zh) * 2021-06-10 2023-04-07 东莞安晟半导体技术有限公司 一种晶圆减薄方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5852846A (ja) * 1981-09-25 1983-03-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3376656B2 (ja) * 1993-12-01 2003-02-10 昭和電工株式会社 ヘテロ接合ホール素子
US5506753A (en) 1994-09-26 1996-04-09 International Business Machines Corporation Method and apparatus for a stress relieved electronic module
JPH08236615A (ja) 1995-03-01 1996-09-13 Ube Ind Ltd 誘電体分離基板及びその製造方法
JPH10244706A (ja) * 1997-03-06 1998-09-14 Oki Data:Kk Ｌｅｄヘッド
JPH1126960A (ja) * 1997-07-04 1999-01-29 Toshiba Corp 基板取付装置
JP4456234B2 (ja) * 2000-07-04 2010-04-28 パナソニック株式会社 バンプ形成方法
JP2002026069A (ja) 2000-06-30 2002-01-25 Matsushita Electric Ind Co Ltd 半導体素子の実装方法
JP3772816B2 (ja) * 2002-09-24 2006-05-10 昭和電工株式会社 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
KR100495215B1 (ko) 2002-12-27 2005-06-14 삼성전기주식회사 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
SG119185A1 (en) * 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
US7307369B2 (en) * 2004-08-26 2007-12-11 Kyocera Corporation Surface acoustic wave device, surface acoustic wave apparatus, and communications equipment
US7170167B2 (en) * 2004-09-24 2007-01-30 United Microelectronics Corp. Method for manufacturing wafer level chip scale package structure
CN100345251C (zh) 2005-10-11 2007-10-24 中国电子科技集团公司第二十四研究所 在具有深槽图形的硅基衬底上制作硅薄膜的方法
US7393758B2 (en) 2005-11-03 2008-07-01 Maxim Integrated Products, Inc. Wafer level packaging process
JP2007158133A (ja) 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP4315174B2 (ja) * 2006-02-16 2009-08-19 セイコーエプソン株式会社 ラム波型高周波デバイスの製造方法
JP2008147608A (ja) * 2006-10-27 2008-06-26 Canon Inc Ｌｅｄアレイの製造方法とｌｅｄアレイ、及びｌｅｄプリンタ
US8232564B2 (en) * 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US20080217761A1 (en) 2007-03-08 2008-09-11 Advanced Chip Engineering Technology Inc. Structure of semiconductor device package and method of the same
JP2009071251A (ja) 2007-09-18 2009-04-02 Yokogawa Electric Corp フリップチップｂｇａ基板
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
US8664747B2 (en) * 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
JP5189681B2 (ja) * 2008-06-02 2013-04-24 エルジー イノテック カンパニー リミテッド 半導体発光素子製造用支持基板及びこの支持基板を用いた半導体発光素子
US8240875B2 (en) * 2008-06-25 2012-08-14 Cree, Inc. Solid state linear array modules for general illumination
US8188496B2 (en) * 2008-11-06 2012-05-29 Samsung Led Co., Ltd. Semiconductor light emitting device including substrate having protection layers and method for manufacturing the same
KR100945800B1 (ko) 2008-12-09 2010-03-05 김영혜 이종 접합 웨이퍼 제조방법
CN101477982B (zh) 2009-01-07 2011-08-17 苏州晶方半导体科技股份有限公司 光转换器及其制造方法和发光二极管
JP5564799B2 (ja) * 2009-01-28 2014-08-06 住友電気工業株式会社 窒化ガリウム系半導体電子デバイスを作製する方法
FR2942911B1 (fr) 2009-03-09 2011-05-13 Soitec Silicon On Insulator Procede de realisation d'une heterostructure avec adaptation locale de coefficient de dilatation thermique
US8183086B2 (en) * 2009-06-16 2012-05-22 Chien-Min Sung Diamond GaN devices and associated methods
JP4863097B2 (ja) * 2009-08-11 2012-01-25 株式会社村田製作所 弾性表面波素子の製造方法
JP2012069739A (ja) * 2010-09-24 2012-04-05 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2012129440A (ja) 2010-12-17 2012-07-05 Stanley Electric Co Ltd 半導体発光素子の製造方法及び半導体積層構造
JP5852846B2 (ja) 2010-12-28 2016-02-03 アスモ株式会社 モータ
US8901578B2 (en) * 2011-05-10 2014-12-02 Rohm Co., Ltd. LED module having LED chips as light source
US8860059B2 (en) * 2011-06-20 2014-10-14 Xiamen Sanan Optoelectronics Technology Co., Ltd. Light emitting devices, systems, and methods of manufacturing
WO2013057617A1 (en) 2011-10-21 2013-04-25 Koninklijke Philips Electronics N.V. Low warpage wafer bonding through use of slotted substrates

Also Published As

Publication number Publication date
US10084110B2 (en) 2018-09-25
US20170200853A1 (en) 2017-07-13
JP2015501536A (ja) 2015-01-15
KR20140079499A (ko) 2014-06-26
JP6100789B2 (ja) 2017-03-22
KR102020001B1 (ko) 2019-09-09
TWI553746B (zh) 2016-10-11
EP2769406A1 (en) 2014-08-27
EP2769406B1 (en) 2022-03-09
CN103907175A (zh) 2014-07-02
IN2014CN02652A (zh) 2015-06-26
TW201320203A (zh) 2013-05-16
US20140252405A1 (en) 2014-09-11
US9583676B2 (en) 2017-02-28
WO2013057617A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
CN103907175B (zh) 通过使用有槽的衬底的低翘曲晶片结合
JP6677380B2 (ja) 高密度有機ブリッジデバイスおよび方法
RU2617880C2 (ru) Прессованная линза, формирующая led-модуль масштаба интегральной схемы, и способ ее изготовления
US11222874B2 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US20090050921A1 (en) Light Emitting Diode Array
US20170069803A1 (en) Light emitting device and manufacturing method thereof
KR100836289B1 (ko) 칩 및 관련 지지기판 제조방법
CN103021888B (zh) 用于制造包括高可靠性晶粒底填充的集成电路系统的方法
TW201507207A (zh) 具有圓頂狀的晶片級發光裝置封裝
JP2018508979A (ja) 間隔が密なレーザダイオードの構成
CN108028261B (zh) 发光器件以及用于制造发光器件的方法
US9391233B2 (en) Method for manufacturing light emitting device package
KR101640385B1 (ko) 발광 소자 패키지의 제조 방법
JP6626612B2 (ja) 発光ダイオードモジュール及びその製造方法
US9245814B2 (en) Substrate assembly, method of manufacturing substrate assembly and method of manufacturing chip package
EP2230688A1 (en) Fan out semiconductor package and manufacturing method
JP2021118327A (ja) 発光装置の製造方法
US10396260B2 (en) Method of producing an optoelectronic component and optoelectronic component
TW202308184A (zh) 覆晶式微發光二極體晶粒的製法及其製品
CN110268459A (zh) 阵列基板、安装元件、包括阵列基板的装置以及制造阵列基板的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180326

Address after: Holland Schiphol

Patentee after: LUMILEDS HOLDING B.V.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV