JP2011060807A - 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法 - Google Patents

導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法 Download PDF

Info

Publication number
JP2011060807A
JP2011060807A JP2009205583A JP2009205583A JP2011060807A JP 2011060807 A JP2011060807 A JP 2011060807A JP 2009205583 A JP2009205583 A JP 2009205583A JP 2009205583 A JP2009205583 A JP 2009205583A JP 2011060807 A JP2011060807 A JP 2011060807A
Authority
JP
Japan
Prior art keywords
semiconductor chip
conductive bonding
bonding layer
manufacturing
dicing groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009205583A
Other languages
English (en)
Other versions
JP2011060807A5 (ja
Inventor
Tsutomu Iwami
勤 岩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009205583A priority Critical patent/JP2011060807A/ja
Priority to US12/876,349 priority patent/US20110057332A1/en
Publication of JP2011060807A publication Critical patent/JP2011060807A/ja
Publication of JP2011060807A5 publication Critical patent/JP2011060807A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)

Abstract

【課題】製造歩留まりの高い導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法を提供する。
【解決手段】本発明に係る導電性接合層付き半導体チップ１の製造方法は、半導体素子が形成されたウエハ５０裏面に導電性接合層である半田層２０を形成し、半田層２０側にフレキシブル基材３０を積層し、ウエハ５０の表面側から半田層２０まで達し、かつ底部が半田層２０となるようなダイシング溝６０を形成し、ダイシング溝６０を起点として半田層２０が切断されるようにフレキシブル基材３０側から押圧し、フレキシブル基材３０を半田層２０から分離する処理を行うものである。
【選択図】図１Ａ

Description

本発明は、導電性接合層付き半導体チップ及びその製造方法に関する。また、前記半導体チップを実装する半導体装置の製造方法に関する。
従来より、ウエハのダイシング方法について、種々の提案がなされている。図８Ａ〜図８Ｆに、特許文献１に提案された半導体チップへの半田層の形成方法を説明するための断面図を示す。まず、図８Ａに示すように、基材１３０の上に第１の粘着層１３１を形成する。次いで、図８Ｂに示すように、半田層１２０を形成する。次いで、図８Ｃに示すように、第２の粘着層１３２を半田層１２０の上に形成する。その後、図８Ｄに示すように、第２の粘着層１３２上にウエハ１５０を固着する。そして、図８Ｅに示すように、ダイシングブレード（ダイサー）を用いてウエハ１５０の表面から基材１３０まで達するダイシング溝１６０を形成する。続いて、基材１３０側から紫外線を照射し、第１の粘着層１３１と半田層１２０との間の粘着力を低下させることにより、図８Ｆに示すような半田層付き半導体チップ１１０を取り出す。
図９に、特許文献２に開示されたウエハのダイシング方法を説明するための断面図を示す。図９中の符号２５０はウエハ、符号２３０はウエハシート、符号２３１は保護テープ、符号２３２はウエハテーブル、符号２３３は弾性ベース、符号２３４はブレーキングローラである。半導体素子が形成されたウエハ２５０の裏面には、ウエハシート２３０が貼着され、ウエハ２５０の表面は、保護テープ２３１により被覆されている。
ウエハ２５０表面側から、ダイシングブレードによりダイシング溝（ブレーキング予備線）２６０を形成する。ダイシング溝２６０を形成後、ウエハ２５０の主面を上下反転させる。そして、保護テープ２３１を貼り、弾性ベース２３３上に設置する。次いで、荷重フィードバック制御可能なブレーキング機構によるブレーキングローラ２３４を用いてウエハ２５０を押圧する。これによって、弾性ベース２３３が押されて弾性変形し、図９に示すように、ウエハ２５０が沈み込む。その結果、ブレーキング線２７０が形成され、ウエハ２５０が分断されて半導体チップが取り出される。
特開平０６−０２１１０９号公報 特開平０８−２３６４８４号公報
上記特許文献１のように、半導体チップ裏面に予め半田層を形成しておくことにより、リードフレームや実装基板などに実装する際の実装工程の簡便化を図ることができる。しかしながら、上記特許文献１の方法によれば、ダイボンディング工程において、個片化された半導体チップをピックアップできない場合があった。これは、ウエハ１５０にダイシング溝１６０を形成する際に、半田層１２０、第１の粘着層１３１及び基材１３０の延性により、半田バリ（不図示）が発生し、この半田バリが第１の粘着層１３１及び基材１３０に食い込むためである。この食い込みにより、半田層１２０と基材１３０との密着力が強くなってしまい、ピックアップに支障が生じる場合があった。
上記特許文献２においては、半導体チップ裏面に予め半田層を形成する方法については開示されていなかった。
本発明に係る導電性接合層付き半導体チップの製造方法は、半導体素子が形成されたウエハ裏面に導電性接合層を形成し、前記導電性接合層側にフレキシブル基材を積層し、前記ウエハの表面側から前記導電性接合層まで達し、かつ底部が前記導電性接合層となるようなダイシング溝を形成し、前記ダイシング溝を起点として前記導電性接合層が切断されるように、前記フレキシブル基材側から押圧し、前記フレキシブル基材を前記導電性接合層から分離する処理を行うものである。
本発明に係る半導体装置の製造方法は、基体上に、上記態様に係る導電性接合層付き半導体チップの製造法により製造した半導体チップを、前記半導体チップの裏面側に形成された導電性接合層が当接するように載置し、リフロー工程により前記基体上に前記半導体チップを実装するものである。
本発明に係る導電性接合層付き半導体チップは、半導体チップと、前記半導体チップの裏面側に形成された導電性接合層を備え、前記導電性接合層の側壁のうち、前記半導体チップ側とは反対側の裏面側近傍領域に、前記導電性接合層を切断する際に形成された、実質的に前記半導体チップの主面方向に延在する半田バリがあるものである。
本発明によれば、製造歩留まりの高い導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法を提供することができるという優れた効果を有する。
実施形態１に係る導電性接合層付き半導体チップの模式的断面図。 実施形態１に係る半導体装置の模式的断面図。 ウエハを説明するための模式的上面。 実施形態１に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態１に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態１に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態１に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態１に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態１に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態１に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態２に係る導電性接合層付き半導体チップの模式的断面図。 実施形態２に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態２に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態２に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態２に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態３に係る導電性接合層付き半導体チップの模式的断面図。 実施形態３に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態３に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態３に係る導電性接合層付き半導体チップの製造工程断面図。 実施形態３に係る導電性接合層付き半導体チップの製造工程断面図。 特許文献１に係る半田層付き半導体チップの製造工程断面図。 特許文献１に係る半田層付き半導体チップの製造工程断面図。 特許文献１に係る半田層付き半導体チップの製造工程断面図。 特許文献１に係る半田層付き半導体チップの製造工程断面図。 特許文献１に係る半田層付き半導体チップの製造工程断面図。 特許文献１に係る半田層付き半導体チップの製造工程断面図。 特許文献２に係る半導体チップの製造工程断面図。
以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。また、以降の図における各部材のサイズや比率は、説明の便宜上のものであり、実際のものとは異なる。
［実施形態１］
本実施形態１に係る導電性接合層付き半導体チップ１の模式的断面図を図１Ａに、この導電性接合層付き半導体チップ１を基体４０上に搭載した半導体装置１００の模式的断面図を図１Ｂに示す。
導電性接合層付き半導体チップ１は、半導体チップ１０、導電性接合層たる半田層２０を備える。半田層２０は、半導体チップ１０の裏面側の全面に形成されている。半田層２０の側壁２１のうち、半導体チップ１０側とは反対側の裏面側近傍領域には、半田層２０を切断する際に形成された半田バリ２２がある。半田バリ２２の実質的な形成方向は、図１Ａに示すように、半導体チップ１０の主面方向（図１Ａ中のＸ方向）である。
半導体チップ１０の側壁１１から半田層２０の側壁２１に亘って、段差構造６５が形成されている。段差構造６５の形状は、半田層２０側の方が半導体チップ１０の表側よりも外径サイズが大きくなるように形成されている。図１Ａに示す例では、半導体チップ表面の外径サイズをＤ１、段差構造６５における半田層２０の外径サイズをＤ２とすると、Ｄ１＜Ｄ２となるように形成されている。本実施形態１においては、段差構造６５の段差部が半導体チップ１０の側壁１１及び半田層２０の側壁に亘って形成されているが、段差部が半田層２０のみに形成されていてもよい。
本実施形態１に係る半導体装置１００は、導電性接合層付き半導体チップ１が基体４０に実装されたものである。基体４０は、例えば、プリント基板やリードフレームなどであり、本発明の趣旨を逸脱しない範囲において、特に限定されない。導電性接合層付き半導体チップ１は、図１Ｂに示すように、基体４０に載置され、リフロー工程を経て実装される。
本実施形態１に係る導電性接合層付き半導体チップ１によれば、半導体チップ１０の裏面側に半田層２０を備えているので、基体４０への実装時に、半田層を形成する必要がなく、実装工程の簡略化を図ることができる。
次に、本実施形態１に係る導電性接合層付き半導体チップ１の製造方法について、図２及び図３Ａ〜図３Ｇを参照しつつ説明する。図２に、ウエハの模式的平面図を、図３Ａ〜図３Ｇに、図２のＩＩＩ-ＩＩＩ切断線における製造工程断面図を示す。
まず、半導体素子が形成されたウエハ５０を製造する。ウエハ５０は、図２に示すように、スクライブ線領域５１、及びスクライブ線領域５１により区画される複数の素子形成領域５２を有する。素子形成領域５２は、配線、トランジスタ、抵抗等の素子が形成された領域であり、縦、横方向に整列して形成されている。一方、スクライブ線領域５１は、後述する工程において、ダイシングライン５３に沿ってダイシングカットが行われる領域である。
次に、ウエハ５０の裏面に半田層２０を形成する（図３Ａ参照）。半田層２０をウエハ５０の裏面に形成する方法は、特に限定されず、公知の方法を制限なく利用することができる。半田層２０の厚みは、特に限定されないが、製造歩留まりを向上させる観点から２０μｍ以上とすることが好ましい。半田層２０の厚みの上限は、特に限定されないが、通常は、１００μｍ以下である。
続いて、半田層２０側にフレキシブル基材３０を積層する（図３Ｂ参照）。フレキシブル基材３０の材料は、半田層２０とフレキシブル基材３０を固定して積層可能であり、後述する押圧手段により半田層２０が切断可能であり、さらに、後述する分離工程において半田層２０とフレキシブル基材３０を分離可能なものであればよく、特に限定されない。好ましいフレキシブル基材３０の材料としては、フレキシブル基材３０と半田層２０の積層工程において粘着性や接着性を発揮し、これらの分離工程において、紫外線照射や熱処理などによって粘着性や接着性が消失するものを挙げることができる。半田層２０とフレキシブル基材３０は、別途の接着材や粘着材を介して固設するようにしてもよい。フレキシブル基材３０の厚みも、特に限定されない。
次いで、ウエハ５０の表面側から半田層２０まで達し、かつ底部が半田層２０となるダイシング溝６０を形成する（図３Ｃ参照）。換言すると、ダイシング溝６０は、フレキシブル基材３０に到達しないように形成する。
ダイシング溝６０の形成は、ダイシングブレードを用いて行うことができる。本実施形態１においては、まず、第１のダイシングブレード３１により、半導体チップ１０が貫通しないように、半導体チップ１０の途中まで開口する第１のダイシング溝６１を形成する。次いで、第１のダイシング溝６１の底部から、半田層２０まで達し、半田層２０が底部となる第２のダイシング溝６２を形成する（図３Ｄ参照）。第２のダイシング溝６２の形成は、第１のダイシングブレード３１により形成された第１のダイシング溝６１の幅よりも、その幅が狭くなるように、幅の狭い第２のダイシングブレード３２を用いる。ダイシング溝６０は、図３Ｅに示すように、第１のダイシング溝６１と第２のダイシング溝６２により構成される。
続いて、フレキシブル基材３０の下面側から、押圧手段であるブレーキングローラ３３を擦り上げる（図３Ｆ参照）。これにより、ダイシング溝６０を起点とするブレーキング線７０が半田層２０に形成される。これにより、半田層２０が切断される（図３Ｇ参照）。この際、半田バリ２２が形成される。
その後、フレキシブル基材３０を半田層２０から分離する処理を行うことにより、図１Ａに示すような導電性接合層付き半導体チップ１を得る。フレキシブル基材３０を半田層２０から分離する処理は、制限なく利用することができる。取り扱い容易性の観点からは、紫外線や加熱などの物理的刺激を付与することにより、フレキシブル基材３０と半田層２０との密着力が低下するものが好ましい。
上記特許文献１においては、上述したようにウエハ１５０表面から半田層１２０を貫通して、基材１３０まで到達するようにダイシング溝１６０を形成しているので、半田バリが基材１３０に食い込んでしまった。このため、ダイボンディングの工程において、半導体チップをピックアップできない場合があった。
本実施形態１によれば、ダイシング溝６０の形成をウエハ５０表面から半田層２０の途中までとしているので、上記特許文献１のような問題が生じない。
上記特許文献２の方法においては、ブレーキング力の適正化が重要となる。このため、ブレーキングローラの荷重制御を行う複雑な機構が必要となり、コストアップが避けられなかった。また、上記特許文献２に開示されたダイシング溝２６０は、ウエハ２５０の途中まで形成するものであるため、ブレーキングローラ２３４によりウエハ２５０にブレーキング線２７０を形成する際にウエハ側面にクラック、割れ、欠けが発生しやすかった。これにより、製品不良となる場合もあった。
本実施形態１によれば、ダイシング工程によって、半導体チップのウエハ５０の切断を完了しているので、上記特許文献２のように半導体チップ側面にクラックや欠けが発生することを防止することができる。また、本実施形態１によれば、ウエハ５０の主面を上下反転させることなく、下側からブレーキングローラ３３を当接させて擦り上げることができるので、製造工程の簡便化を図ることができる。但し、ブレーキングローラ３３等の押圧手段を実施する際に、ウエハ５０の主面を上下反転させることを排除するものではなく、ニーズによっては、ウエハ５０の主面を上下反転させてもよい。
本実施形態１によれば、フレキシブル基材３０の下面側からの突き上げのみであり、上記特許文献２のような微妙な荷重制御が不要なので、装置の機構の簡易化を図ることができる。さらに、押圧手段を実施する際、半田層２０を引き延ばす力だけ加えればよいため、上記特許文献２のようにウエハシート２３０と反対側に弾性ベース２３３などを設置する必要がない。
なお、上記実施形態１において、第１ダイシング溝６１と第２ダイシング溝６２の形成を２つのダイシングブレードを用いて形成する例について述べたが、２つの幅を有する１つのダイシングブレードを用いてダイシング溝６０を１度に形成してもよい。
[実施形態２]
次に、上記実施形態１とは異なる構造の導電性接合層付き半導体チップの一例について説明する。なお、以降の説明において、上記実施形態と同一の要素部材は同一の符号を付し、適宜その説明を省略する。
本実施形態２に係る導電性接合層付き半導体チップは、以下の点を除く基本的な構成は上記実施形態１と同様である。すなわち、上記実施形態１においては、半導体チップ１０と半田層２０の側壁に段差構造６５が形成されていたのに対し、本実施形態２においては、当該側壁にテーパが形成されている点において相違する。
本実施形態２に係る導電性接合層付き半導体チップ２の概略断面図を図４に示す。導電性接合層付き半導体チップ２は、半導体チップ１０ａ、導電性接合層たる半田層２０ａを備える。半田層２０ａは、半導体チップ１０ａの裏面側の全面に形成されている。半田層２０ａの側壁２１ａのうち、半導体チップ１０ａ側とは反対側の裏面側近傍領域には、半田層２０ａを切断する際に形成された半田バリ２２がある。半田バリ２２の実質的な形成方向は、図４に示すように、半導体チップ１０ａの主面方向（図４中のＸ方向）である。
半導体チップ１０ａの側壁１１ａから半田層２０ａの側壁２１ａに亘って、半導体チップから遠ざかるにつれて外径サイズが大きくなるようなテーパ６６が形成されている。このテーパ６６は、半田層２０ａのみに形成されていてもよい。
次に、本実施形態２に係る導電性接合層付き半導体チップ２の製造方法について、図５Ａ〜図５Ｄの製造工程断面図を用いつつ説明する。
ウエハ５０ａ（図２参照）の裏面に半田層２０ａを形成し、半田層２０ａ側にフレキシブル基材３０を積層するまでは、上記実施形態１と同様である。次いで、ウエハ５０ａの表面側から半田層２０ａまで達し、かつ底部が半田層２０ａとなるダイシング溝６０ａを形成する（図５Ａ参照）。換言すると、ダイシング溝６０ａは、フレキシブル基材３０に到達しないように形成する。
ダイシング溝６０ａの形成は、ダイシングブレードを用いて行うことができる。本実施形態２においては、先端部がＶ字状のダイシングブレード３１ａ（図５Ａ参照）によりダイシング溝６０ａを形成する（図５Ｂ参照）。
続いて、フレキシブル基材３０の下面側から、押圧手段であるブレーキングローラ３３を擦り上げる（図５Ｃ参照）。これにより、ダイシング溝６０ａを起点としたブレーキング線７０が半田層２０ａに形成される。そして、半田層２０ａがダイシング溝６０ａの深さ方向に切断される（図３Ｄ参照）。
その後、フレキシブル基材３０を半田層２０ａから分離する処理を行うことにより、図４に示すような導電性接合層付き半導体チップ２を得る。
本実施形態２によれば、上記実施形態１と同様の効果を得ることができる。また、本実施形態２によれば、ダイシングブレード先端をフラットではなく角度をもったものとすることにより、ブレーキングローラ擦り上げ時に半田層にクラックが発生するのをより効果的に抑制することができる。また、ダイシング溝１６０のカット面先端をＶ字形状としているので、ブレーキングローラ３３による擦り上げ時にカット部先端にかかる応力を大きくすることができる。その結果、半田層２０ａの分離がより容易となるという優れた効果を有する。
[実施形態３]
次に、上記実施形態１及び２とは異なる構造の導電性接合層付き半導体チップの一例について説明する。本実施形態３に係る導電性接合層付き半導体チップは、以下の点を除く基本的な構成は上記実施形態１と同様である。すなわち、上記実施形態１においては、２つの幅を有するダイシング溝６０を形成していたのに対し、本実施形態３においては、同一幅のダイシング溝を形成している点において相違する。
本実施形態３に係る導電性接合層付き半導体チップ３の概略断面図を図６に示す。導電性接合層付き半導体チップ３は、半導体チップ１０ｂ、導電性接合層たる半田層２０ｂを備える。半田層２０ｂは、半導体チップ１０ｂの裏面側の全面に形成されている。半田層２０ｂの側壁２１ｂのうち、半導体チップ１０ｂ側とは反対側の裏面側近傍領域には、半田層２０ｂを切断する際に形成された半田バリ２２がある。半田バリ２２の実質的な形成方向は、図６に示すように、半導体チップ１０ｂの主面方向（図４中のＸ方向）である。
次に、本実施形態３に係る導電性接合層付き半導体チップ３の製造方法について、図７Ａ〜図７Ｄの製造工程断面図を用いつつ説明する。
ウエハ５０ｂの裏面に半田層２０ｂを形成し、半田層２０ｂ側にフレキシブル基材３０を積層するまでは、上記実施形態１と同様である。次いで、ウエハ５０ｂの表面側から半田層２０ｂまで達し、かつ底部が半田層２０ｂとなるダイシング溝６０ｂを形成する（図７Ａ参照）。
ダイシング溝６０ｂの形成は、ダイシングブレードを用いて行うことができる。本実施形態３においては、先端部がフラットなダイシングブレード３１ｂ（図７Ａ参照）によりダイシング溝６０ｂを形成する（図７Ｂ参照）。
続いて、フレキシブル基材３０の下面側から押圧手段であるブレーキングローラ３３を擦り上げる（図７Ｃ参照）。これにより、ダイシング溝６０ｂを起点とするブレーキング線７０が半田層２０ｂに形成される。これにより、半田層２０ｂが切断される（図７Ｄ参照）。
その後、フレキシブル基材３０を半田層２０ｂから分離する処理を行うことにより、図６に示すような導電性接合層付き半導体チップ３を得る。
本実施形態３によれば、上記実施形態１と同様の効果を得ることができる。また、ダイシングブレードを１つとすることにより、上記実施形態１に比して製造工程の簡便化を図ることができる。
なお、上記実施形態１〜３においては、導電性接合層として半田層を適用した例について述べたが、半田層に限定されるものではなく、同様の機能を有する材料に対して制限なく本発明を適用することができる。また、半田層を切断する時の押圧手段として、ブレーキングローラを適用した例について述べたが、これに限定されるものではなく、フレキシブル基材３０側から押圧することによって半田層にブレーキング線を形成して、半田層を分離可能なものであればよい。例えば、押圧手段の他の例として、エアやブレードなどを挙げることができる。また、導電性接合層付き半導体チップの側壁部の形状は、上記実施形態１〜３に挙げた例に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変形が可能である。
１〜３ 導電性接合層付き半導体チップ
１０ 半導体チップ
１１ 半導体チップの側壁部
２０ 導電性接合層
２１ 導電性接合層の側壁部
３０ フレキシブル基材
３１ 第１のダイシングブレード
３２ 第２のダイシングブレード
３３ ブレーキングローラ
４０ 基体
５０ ウエハ
５１ スクライブ線領域
５２ 素子形成領域
５３ ダイシングライン
６０ ダイシング溝
６１ 第１のダイシング溝
６２ 第２のダイシング溝
６５ 段差構造
６６ テーパ
７０ ブレーキング線
１００ 半導体装置

Claims (10)

  1. 半導体素子が形成されたウエハ裏面に導電性接合層を形成し、
    前記導電性接合層側にフレキシブル基材を積層し、
    前記ウエハの表面側から前記導電性接合層まで達し、かつ底部が前記導電性接合層となるようなダイシング溝を形成し、
    前記ダイシング溝を起点として前記導電性接合層が切断されるように、前記フレキシブル基材側から押圧し、
    前記フレキシブル基材を前記導電性接合層から分離する処理を行う半導体チップの製造方法。
  2. 前記導電性接合層は、半田層であることを特徴とする請求項１に記載の半導体チップの製造方法。
  3. 前記ダイシング溝は、半導体チップ表面側の開口幅よりも、前記導電性接合層側の開口幅が小さくなるように形成することを特徴とする請求項１又は２に記載の半導体チップの製造方法。
  4. 前記ダイシング溝の形成は、少なくとも前記導電性接合層に形成される前記ダイシング溝の形状がＶ字状になるように行うことを特徴とする請求項１〜３のいずれか１項に記載の半導体チップの製造方法。
  5. 前記ダイシング溝の形成は、ウエハの途中まで第１のダイシング溝を形成し、次いで、前記第１のダイシング溝の底部から前記導電性接合層の途中まで、前記第１のダイシング溝よりも幅の狭い第２のダイシング溝を形成することにより行うことを特徴とする請求項１〜３のいずれか１項に記載の半導体チップの製造方法。
  6. 基体上に、請求項１〜５のいずれか１項に記載の導電性接合層付き半導体チップの製造法により製造した半導体チップを、前記半導体チップの裏面側に形成された導電性接合層が当接するように載置し、
    リフロー工程により前記基体上に前記半導体チップを実装する半導体装置の製造方法。
  7. 半導体チップと、
    前記半導体チップの裏面側に形成された導電性接合層を備え、
    前記導電性接合層の側壁のうち、前記半導体チップ側とは反対側の裏面側近傍領域に、前記導電性接合層を切断する際に形成された、実質的に前記半導体チップの主面方向に延在する半田バリがある導電性接合層付き半導体チップ。
  8. 前記導電性接合層は、半田層であることを特徴とする請求項７に記載の導電性接合層付き半導体チップ。
  9. 前記半導体チップと前記導電性接合層の側壁のうち、少なくとも前記導電性接合層の前記半導体チップ側の近傍領域には前記半導体チップから遠ざかるにつれて外径サイズが大きくなるようなテーパが形成されていることを特徴とする請求項７又は８に記載の導電性接合層付き半導体チップ。
  10. 前記半導体チップと前記導電性接合層の側壁のうち、少なくとも前記導電性接合層の前記半導体チップ側の近傍には、前記導電性接合層の裏面側に近い方の外径サイズが、前記半導体チップ表面側の外径サイズよりも大きい段差構造が形成されていることを特徴とする請求項７又は８に記載の導電性接合層付き半導体チップ。
JP2009205583A 2009-09-07 2009-09-07 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法 Withdrawn JP2011060807A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009205583A JP2011060807A (ja) 2009-09-07 2009-09-07 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
US12/876,349 US20110057332A1 (en) 2009-09-07 2010-09-07 Semiconductor chip with conductive adhesive layer and method of manufacturing the same, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009205583A JP2011060807A (ja) 2009-09-07 2009-09-07 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011060807A true JP2011060807A (ja) 2011-03-24
JP2011060807A5 JP2011060807A5 (ja) 2012-04-05

Family

ID=43647086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009205583A Withdrawn JP2011060807A (ja) 2009-09-07 2009-09-07 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20110057332A1 (ja)
JP (1) JP2011060807A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647966B2 (en) * 2011-06-09 2014-02-11 National Semiconductor Corporation Method and apparatus for dicing die attach film on a semiconductor wafer
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
CN102931156B (zh) * 2012-10-08 2015-06-03 日月光半导体制造股份有限公司 半导体芯片的构造及制作方法
TWI575779B (zh) * 2014-03-31 2017-03-21 精材科技股份有限公司 晶片封裝體及其製造方法
TWI671831B (zh) * 2015-09-30 2019-09-11 日商富士軟片股份有限公司 半導體元件的製造方法
CN107507803B (zh) * 2016-06-14 2020-02-07 中芯国际集成电路制造(上海)有限公司 封装方法
US20180047692A1 (en) 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
CN107579045A (zh) * 2017-08-14 2018-01-12 晶能光电（江西）有限公司 晶圆切割方法
CN108161446B (zh) * 2017-12-25 2019-08-27 北京有色金属与稀土应用研究所 一种片状软钎料制品的制备和包装方法
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027189A (en) * 1990-01-10 1991-06-25 Hughes Aircraft Company Integrated circuit solder die-attach design and method
JPH0458546A (ja) * 1990-06-28 1992-02-25 Nec Corp 半導体ウェーハの切断方法
JP4719042B2 (ja) * 2006-03-16 2011-07-06 株式会社東芝 半導体装置の製造方法
JP4847199B2 (ja) * 2006-04-25 2011-12-28 株式会社ディスコ ウエーハに装着された接着フィルムの破断方法
JP5122893B2 (ja) * 2007-09-14 2013-01-16 株式会社ディスコ デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149472A (ja) * 2018-02-27 2019-09-05 株式会社東芝 半導体装置及びダイシング方法
JP2021180338A (ja) * 2018-02-27 2021-11-18 株式会社東芝 半導体装置及びダイシング方法
JP7240455B2 (ja) 2018-02-27 2023-03-15 株式会社東芝 半導体装置及びダイシング方法

Also Published As

Publication number Publication date
US20110057332A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
JP2011060807A (ja) 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法
US7550367B2 (en) Method for separating semiconductor substrate
CN102915966B (zh) 用于堆叠裸片组合件的经重组晶片的激光辅助式分裂
JP5133660B2 (ja) ウエーハの裏面に装着された接着フィルムの破断方法
JP6649308B2 (ja) 半導体装置およびその製造方法
KR102379114B1 (ko) 디바이스 칩의 제조 방법
JP5436906B2 (ja) 半導体装置の製造方法
JP2006086509A (ja) 半導体基板の分断方法
JP2017041525A (ja) ウエーハの分割方法
JP2006245209A (ja) 半導体チップの製造方法
JP2010092992A (ja) テープ伸長装置
JP4927582B2 (ja) ウエーハの裏面に装着された接着フィルムの破断方法
KR100675001B1 (ko) 웨이퍼 다이싱 방법 및 그 방법을 이용하여 제조된 다이
JP2018074083A (ja) ウエーハの加工方法
JP2006156456A (ja) フィルム剥離方法およびフィルム剥離装置
US11145515B2 (en) Manufacturing method of semiconductor device with attached film
JP5241904B2 (ja) フィルム貼付装置およびフィルム貼付方法
JP4606447B2 (ja) 中板の金属基板の製造方法。
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
JP2013171916A (ja) 半導体装置の製造方法
JP4039881B2 (ja) 混成集積回路装置の製造方法
JP2011054648A (ja) 半導体装置の製造方法
JP2012186309A (ja) ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ
JP2009021294A (ja) フィルム貼付装置およびフィルム貼付方法
JP2005101182A (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120411