CN102931156B - 半导体芯片的构造及制作方法 - Google Patents

半导体芯片的构造及制作方法 Download PDF

Info

Publication number
CN102931156B
CN102931156B CN201210377953.0A CN201210377953A CN102931156B CN 102931156 B CN102931156 B CN 102931156B CN 201210377953 A CN201210377953 A CN 201210377953A CN 102931156 B CN102931156 B CN 102931156B
Authority
CN
China
Prior art keywords
chip
groove
metal level
semiconductor
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210377953.0A
Other languages
English (en)
Other versions
CN102931156A (zh
Inventor
郑斌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201210377953.0A priority Critical patent/CN102931156B/zh
Publication of CN102931156A publication Critical patent/CN102931156A/zh
Application granted granted Critical
Publication of CN102931156B publication Critical patent/CN102931156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种半导体芯片的构造及制作方法。所述半导体芯片具有数个凹槽，分别是一长条形半环状凹槽，分别位于定义芯片尺寸的四个侧边上，且所述凹槽的长度小于所述芯片的侧边的边长并与相邻的凹槽不相连接。

Description

半导体芯片的构造及制作方法
技术领域
本发明是涉及一种半导体芯片的构造及制作方法，特别是涉及一种长条形环状的半导体芯片构造及其制作方法。
背景技术
在芯片无源表面上设置一金属层(作为接地层)，并利用硅穿导孔(TSV，Through-Silicon Via)电性连接前述金属层与芯片有源表面之电路层，已成为主要的手段。硅穿导孔技术经常被运用在同一芯片或硅间隔件(interposer)的上下表面电路之间的电性连接，以应用在堆栈式的芯片封装中，因此硅穿导孔有利于3D堆栈式封装技术的发展，并能够有效提高芯片的整合度与效能。
然而前述金属层会妨碍刀具将晶圆分割为多个芯片，因此必须通过额外的制程将位于切割道区域上的金属层移除，因此使得整个芯片的制作过程耗时且增加成本。
故，有必要提供一种半导体芯片的构造及制作方法，以解决现有技术所存在的问题。
发明内容
本发明的主要目的在于提供一种半导体芯片的构造及制作方法。所述凹槽是一长条形半环状凹槽，分别位于定义芯片尺寸的四个侧边上，且所述凹槽的长度小于所述芯片的各侧边的边长并与相邻侧边上的凹槽不相连接。本发明的半导体芯片的制作方法可在单一步骤中同时制作出硅穿导孔及所述凹槽，不需如现有技术般再通过一道额外的黄光制作过程以提供图案化光刻胶层来形成凹槽，因此可节省制作半导体芯片的制作时间及材料成本。
为达成本发明的前述目的，本发明提供一种半导体芯片构造，其包含：一电路层；一有源表面、一无源表面及多个硅穿导孔。所述有源表面设有复数个芯片焊垫用以电性连接至所述电路层；所述无源表面设有一金属层及多个凹槽，所述金属层不覆盖所述凹槽；及所述多个硅穿导孔接触所述金属层且电性连接所述金属层至所述电路层；其中每一所述凹槽呈分别位于所述芯片的四个侧边上，且每一所述凹槽的长度小于所述芯片的侧边的边长。
再者，本发明提供另一种，本发明提供另一种半导体封装构造，其包含：一基板、一芯片及一封装体。所述芯片包含：一电路层；一有源表面、一无源表面及多个硅穿导孔。所述有源表面设有复数个芯片焊垫用以电性连接至所述电路层；所述无源表面设有一金属层及多个凹槽，所述金属层不覆盖所述凹槽；及所述多个硅穿导孔接触所述金属层且电性连接所述金属层至所述电路层；其中每一所述凹槽呈分别位于所述芯片的四个侧边上，且每一所述凹槽的长度小于所述芯片的侧边的边长。其中，所述芯片的无源表面的金属层朝下通过一焊锡层固定于所述基板上，所述芯片焊垫通过多条导线电性连接至所述基板；及所述封装体封装所述芯片于所述基板上；
另外，本发明提供一种半导体芯片的制作方法，其包含以下步骤：提供一晶圆包含复数个阵列排列的芯片以及复数个切割道区域位于所述芯片之间，每一所述芯片包含一有源表面及一无源表面，所述有源表面上设有一电路层；于每一所述芯片之无源表面上形成至少一盲孔以及于所述切割道区域形成多个沟槽；于所述无源表面上形成一第一金属层，所述第一金属层覆盖所述盲孔但不覆盖所述沟槽；利用所述第一金属层为电流路径，电镀一第二金属层；及沿所述多个切割道区域切割所述晶圆成为多个芯片。
附图说明
图1是本发明一实施例的半导体芯片的下视图。
图2A-2J是本发明一实施例的半导体芯片的制作方法示意图。
图3是本发明一实施例的半导体封装构造侧剖视图。
图4是本发明另一实施例的半导体芯片的下视图。
图5A-5B是本发明另一实施例的半导体芯片的制作方法部份示意图。
图6是本发明另一实施例的半导体封装构造侧剖视图。
具体实施方式
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
在此特别说明，图中所绘的各物件并非按照各物件的标准比例(如基板、芯片与电路层的比例)，仅作为示意之用。
请参照图1所示，图1为本发明一实施例的半导体芯片10a的下视图。如图1所示，所述芯片10a的无源表面上设有一金属层16a(例如做为接地层)，其上设有多个硅穿导孔14及多个凹槽15a。其中，每一所述凹槽15a分别位于所述芯片10a的四个侧边上且呈一长条形半环状，并围绕有一残留部15b。每一所述凹槽15a的长度小于所述芯片10a的各侧边的边长，并与相邻侧边上的凹槽15a间隔设置(即不相连接)，因此所述芯片10a的四个角落分别具有一强化转角17，所述强化转角17因具有较厚的硅基材厚度，可提高所述芯片10a角落的结构强度及抗应力强度。
请参照图2A-2J所示，图2A-2J是本发明一实施例的半导体芯片的制作方法示意图。
首先，如图2A所示，本发明的半导体芯片的制作方法是先提供一晶圆10包含复数个阵列排列的芯片10a以及复数个切割道(cutting street)区域10b位于所述芯片10a之间，每一所述芯片10a包含一有源表面11，一无源表面12及一内部电路层13，所述有源表面11上设有复数个芯片焊垫10c用以电性连接至其内部电路层13。所述内部电路层13包含复数个主动元件以及晶圆后段导线(Back End of the Line；BEOL)。
如图2B所示，倒置所述晶圆10，使所述有源表面11贴设于一承载板20上。(此步骤为可选用的)
如图2C所示，对所述晶圆10进行(化学)机械研磨，以薄化所述晶圆10的无源表面12。(此步骤为可选用的)
如图2D所示，于所述无源表面上12设置一光刻胶层30，所述光刻胶层30曝露多个硅穿导孔及多个沟槽的位置，所述沟槽是一长条形环状沟槽(所述沟槽的具体形状于后文中详述)。
如图2E所示，利用等离子体(plasma)于每一所述芯片之无源表面12上所述多个硅穿导孔的位置形成至少一盲孔14(blind via)以及于所述切割道区域10b形成多个沟槽15，并移除所述光刻胶层30。
如图2F所示，于所述无源表面12上形成一金属层16覆盖所述盲孔14但不覆盖所述沟槽15，例如使用溅镀法。在此步骤中，由于所述沟槽15的深宽比(Aspect Ratio，AR)系大于溅镀机台的制程能力(一般要求凹槽深宽比小于8∶1才能于凹槽内形成镀膜)，因此所述金属层16覆盖所述盲孔14但不覆盖所述沟槽15。在一实施例中，所述沟槽15的深宽比至少为10∶1。例如当所述沟槽15与盲孔14之深度为50微米时，所述沟槽15槽宽不大于5微米，所述盲孔14的直径(宽度)则约为100微米沟槽15。所述金属层16例如为薄铜(Cu)层。
如图2G所示，利用所述第一金属层16为电流路径，电镀一第二金属层16a。所述第二金属层16a可以是一复合金属层例如包含一铜(Cu)层、一镍(Ni)层及一钯(Pd)层。此步骤中，由于所述金属层16做为一种子层并会接通电极，因此所述金属层16除了所述沟槽15内的区域(含受所述沟槽15包围的一岛状区)之外，都会被镀上增厚的金属(接地)层16a。在电镀后，再蚀刻去除受所述沟槽15包围的岛状区上的金属层16(薄铜层)。
如图2H所示，图2H是本发明一实施例的半导体芯片构造的下视图。如图2H所示，一晶圆10的无源表面上设有一金属层16a，其上设有多个硅穿导孔14及多个沟槽15，每一所述沟槽15呈一长条形环状，分别设于定义一芯片区域的四个侧边上，且每一所述沟槽15的长度小于所述芯片的各侧边的边长，并与相邻的沟槽15间隔设置(即不相连接)，使得一芯片区域与相邻的其他芯片区域可以由四个角落形成连接。这也使得在进行电镀步骤时，能顺利形成一整片的金属层16a。值得注意的是，由于前述厚金属(接地)层16a不会镀在所述沟槽15内的区域(含受所述沟槽15包围的一岛状区)，因此大幅减少形成在切割道区域10b上的厚金属层16a的覆盖面积。
如图2I所示，移除所述承载板20，同时准备至少一切割刀片40对准所述沟槽15的一中心连线，在本实施例中，所述切割刀片40的宽度极小，并且小于所述环状沟槽15两个侧沟之间的环状跨设宽度(约为60微米至100微米)。
最后，如图2J所示，利用所述切割刀片40沿所述多个切割道区域10b切割所述晶圆10成为多个芯片10a，所述芯片10a的侧边还具有所述沟槽15切割后所残留的凹槽15a及残留部15b。
一般而言，沟槽15所述凹槽的长度为所述芯片边长的85％至95％，但本发明并不限于此，使用者可依实际需要设计上述数据。
综上所述，所述半导体芯片的制作方法主要包含以下步骤：
(a)提供一晶圆10包含复数个阵列排列的芯片10a以及复数个切割道区域10b位于所述芯片10a之间，每一所述芯片10a包含一有源表面11及一无源表面12，所述有源表面上设有一电路层13；
(b)于每一所述芯片12a之无源表面12上形成至少一盲孔14以及于所述切割道区域10b形成多个沟槽15；
(c)于所述无源表面12上形成一第一金属层16，所述第一金属层16覆盖所述盲孔14但不覆盖所述沟槽15；
(d)利用所述第一金属层16为电流路径，电镀一第二金属层16a；
及
(e)沿所述多个切割道区域10b切割所述晶圆10成为多个芯片10a。
本实施例的半导体芯片的制作方法，可大幅减少形成在切割道区域10b上的金属层覆盖面积沟槽15，因此不需要通过额外的制程将位于切割道区域10b上的金属层移除，因此可节省制作半导体芯片的制作时间及材料成本。
经过上述制作方法，可制成本发明的一种半导体芯片10a，其包含：一电路层13、一有源表面11、一无源表面12及多个硅穿导孔14。所述有源表面11设有复数个芯片焊垫11c用以电性连接至所述电路层13；所述无源表面12设有一金属层16a及多个凹槽15a，所述金属层16a不覆盖所述凹槽15a；所述多个硅穿导孔14接触所述金属层16a且电性连接所述金属层16a至所述电路层13。其中每一所述凹槽15a呈分别位于所述芯片10a的四个侧边上，且每一所述凹槽15a的长度小于所述芯片10a的侧边的边长。
请参照图3所示，图3是本发明一实施例的半导体封装构造侧剖视图。如图3所示，一具有图1芯片10a的半导体封装构造100包含：一导线架的芯片承座110、一导线架的引脚120、一芯片10a及一封装体140。所述芯片10a包含一有源表面11及一无源表面12，所述有源表面11上设有一电路层(未标示)，所述无源表面12上设有一金属(接地)层16a。并且，所述芯片10a的无源表面12的金属(接地)层16a朝下通过一焊锡层18固定于所述承座110上，所述芯片焊垫10c通过多条导线130电性连接至所述引脚120。所述封装体140封装所述芯片承座110、所述引脚120、所述芯片10a及所述导线130以形成一半导体封装构造100。所述半导体封装构造100内的芯片10a的侧边具有图1芯片10a的特征，即长度小于所述芯片10a侧边边长的凹槽15a(呈长条形半环状)，以及所述沟槽15切割后残留部15b，及所述芯片10a的四个角落分别具有一强化转角(未绘示)。
如图3所示，虽然在本实施例中揭露的所述半导体封装构造100中，所述芯片10a是设于一打线架上，但本发明并不限于此，所述芯片10a也可以是设于一基板(未绘示)上，并且与所述封装体140一起封装所述芯片10a。
请参照图4所示，图4是本发明另一实施例的半导体芯片10a的下视图。如图4所示，一芯片10a的无源表面上设有一金属层16a做为接地层，其上设有多个硅穿导孔14及多个凹槽15a。其中，每一所述凹槽15a呈分别残留于所述芯片10a的四个侧边上且呈一长条形阶状部，但不具有岛状区域。每一所述凹槽15a的长度小于所述芯片10a的边长，并与相邻侧边上的凹槽15a不相连接，所述芯片10a的四个角落分别具有一强化转角17，所述强化转角17因具有较厚的硅基材厚度，可提高所述芯片10a角落的结构强度及抗应力强度。
图5A-5B是本发明另一实施例的半导体芯片的制作方法部份示意图。在本实施例中，半导体芯片的制作方法与图2A-2J实施例相似，其不同之处在于：如图5A所示，所述切割刀片40的宽度较大，其宽度小于所述环状沟槽15的环状跨设宽度，但大于受所述沟槽15包围的一岛状区的宽度。因此，如图5B所示，当所述晶圆10切割成为多个芯片10a之后，所述芯片10a的侧边还具有所述沟槽15切割后相同于所述沟槽15槽深所残留的阶状部特征。
请参照图6所示，图6是本发明另一实施例的半导体封装构造侧剖视图。如图6所示，一具有图4芯片10a的半导体封装构造包含：一导线架的芯片承座110、一导线架的引脚120、一芯片10a及一封装体140。所述芯片10a包含一有源表面11及一无源表面12，所述有源表面11上设有一电路层(未标示)，所述无源表面12上设有一金属(接地)层16a。并且，所述芯片10a的无源表面12的金属(接地)层16a朝下通过一焊锡层18固定于所述承座110上，并通过多条导线130电性连接至所述引脚120。所述封装体140封装所述芯片承座110、所述引脚120、所述芯片10a及所述导线130以形成一半导体封装构造100。所述半导体封装构造100内的芯片10a的侧边具有图5B芯片10a的特征，即长度小于所述芯片10a侧边的边长的凹槽15a，所述凹槽15a呈长条形阶状部，及所述芯片10a的四个角落分别具有一强化转角(未绘示)。
如图6所示，虽然在本实施例中揭露的所述半导体封装构造100中，所述芯片10a是设于一打线架上，但本发明并不限于此，所述芯片10a也可以是设于一基板(未绘示)上，并且与所述封装体140一起封装所述芯片10a。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反的，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (13)

1.一种半导体芯片，其特征在于：所述半导体芯片构造包含：
一电路层；
一有源表面，设有复数个芯片焊垫用以电性连接至所述电路层；
一无源表面，设有一金属层及多个凹槽，所述金属层不覆盖所述凹槽；及
多个硅穿导孔，接触所述金属层且电性连接所述金属层至所述电路层；
其中每一所述凹槽呈分别位于所述芯片的四个侧边上，且每一所述凹槽的长度小于所述芯片的侧边的边长。
2.如权利要求1所述的半导体芯片，其特征在于：所述凹槽为呈长条形的一阶状部，并且所述凹槽与相邻侧边上的凹槽间隔设置。
3.如权利要求1所述的半导体芯片，其特征在于：所述芯片的四个角落分别具有一强化转角。
4.如权利要求1所述的半导体芯片，其特征在于：每一所述凹槽呈一长条形半环状并有一受所述凹槽包围的一残留部，分别设于定义芯片尺寸的四个侧边上，且每一所述凹槽的长度小于所述芯片的侧边的边长，并与相邻侧边上的凹槽间隔设置。
5.一种半导体封装构造，其特征在于：所述半导体封装构造包含：
一基板、一芯片及一封装体；
所述芯片包含：
一电路层；
一有源表面，设有复数个芯片焊垫用以电性连接至所述电路层；
一无源表面，设有一金属层及多个凹槽，所述金属层不覆盖所述凹槽；及
多个硅穿导孔，接触所述金属层且电性连接所述金属层至所述电路层；
其中每一所述凹槽呈分别位于所述芯片的四个侧边上，且每一所述凹槽的长度小于所述芯片的侧边的边长；及
所述封装体封装所述芯片於所述基板上；
其中，所述芯片的无源表面的金属层朝下通过一焊锡层固定于所述基板上，所述芯片焊垫通过多条导线电性连接至所述基板。
6.如权利要求5所述的半导体封装构造，其特征在于：所述基板是一有机基板。
7.如权利要求5所述的半导体封装构造，其特征在于：所述基板是一导线架，所述导线架包含一芯片承座及多个引脚，所述芯片的无源表面的金属层朝下通过所述焊锡层固定于所述承座上，所述芯片焊垫通过所述多条导线电性连接至所述引脚。
8.如权利要求5所述的半导体封装构造，其特征在于：所述凹槽为呈长条形的一阶状部，并且所述凹槽与相邻侧边上的凹槽间隔设置。
9.如权利要求5所述的半导体封装构造，其特征在于：所述芯片的四个角落分别具有一强化转角。
10.如权利要求5所述的半导体封装构造，其特征在于：每一所述凹槽呈一长条形半环状并有一受所述凹槽包围的一残留部，分别设于定义芯片尺寸的四个侧边上，且每一所述凹槽的长度小于所述芯片的侧边的边长，并与相邻侧边上的凹槽间隔设置。
11.一种半导体芯片的制作方法，其特征在于：所述半导体芯片的制作方法包含以下步骤：
(a)提供一晶圆包含复数个阵列排列的芯片以及复数个切割道区域位于所述芯片之间，每一所述芯片包含一有源表面及一无源表面，所述有源表面上设有一电路层；
(b)于每一所述芯片之无源表面上形成至少一盲孔以及于所述切割道区域形成多个沟槽；
(c)于所述无源表面上形成一第一金属层，所述第一金属层覆盖所述盲孔但不覆盖所述沟槽；
(d)利用所述第一金属层为电流路径，电镀一第二金属层；
及
(e)沿所述多个切割道区域切割所述晶圆成为多个芯片。
12.如权利要求11所述的半导体芯片的制作方法，其特征在于：所述沟槽的深宽比至少为10∶1。
13.如权利要求11所述的半导体芯片的制作方法，其特征在于：所述芯片具有四个侧边，所述沟槽的长度为所述芯片的侧边的边长的85％至95％。
CN201210377953.0A 2012-10-08 2012-10-08 半导体芯片的构造及制作方法 Active CN102931156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210377953.0A CN102931156B (zh) 2012-10-08 2012-10-08 半导体芯片的构造及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210377953.0A CN102931156B (zh) 2012-10-08 2012-10-08 半导体芯片的构造及制作方法

Publications (2)

Publication Number Publication Date
CN102931156A CN102931156A (zh) 2013-02-13
CN102931156B true CN102931156B (zh) 2015-06-03

Family

ID=47645925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210377953.0A Active CN102931156B (zh) 2012-10-08 2012-10-08 半导体芯片的构造及制作方法

Country Status (1)

Country Link
CN (1) CN102931156B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106098661B (zh) * 2013-08-05 2019-01-22 日月光半导体制造股份有限公司 半导体组件及其制造方法
TWI611577B (zh) * 2016-03-04 2018-01-11 矽品精密工業股份有限公司 電子封裝件及半導體基板
TWI766271B (zh) * 2020-04-30 2022-06-01 矽品精密工業股份有限公司 電子封裝件及其製法
CN111312664B (zh) * 2020-05-14 2020-08-21 江苏长晶科技有限公司 承载半导体组件的基板结构、半导体晶圆与晶圆制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290896A (zh) * 2007-04-19 2008-10-22 矽品精密工业股份有限公司 可供堆叠的半导体装置及其制法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101349174B1 (ko) * 2007-11-05 2014-01-09 삼성전자주식회사 반도체 웨이퍼의 절단 방법, 반도체 칩 및 웨이퍼 절단챔버
JP2011060807A (ja) * 2009-09-07 2011-03-24 Renesas Electronics Corp 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290896A (zh) * 2007-04-19 2008-10-22 矽品精密工业股份有限公司 可供堆叠的半导体装置及其制法

Also Published As

Publication number Publication date
CN102931156A (zh) 2013-02-13

Similar Documents

Publication Publication Date Title
CN103824836B (zh) 半导体承载元件及半导体封装件
US20090134527A1 (en) Structure of three-dimensional stacked dice with vertical electrical self-interconnections and method for manufacturing the same
CN102683329B (zh) 半导体封装件及其制法
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
CN101800207A (zh) 半导体器件的封装结构及其制造方法
CN102931156B (zh) 半导体芯片的构造及制作方法
CN106252241B (zh) 芯片封装侧壁焊盘或凸点的制作工艺
EP4024450A1 (en) Stacked chip package and terminal device
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
CN108735616A (zh) 半导体装置结构的形成方法
CN104716110A (zh) 芯片封装结构及其制造方法
SG191632A1 (en) An electronic device package and method of manufacture
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
EP3846201A1 (en) Package structure of semiconductor device
CN103066048B (zh) 具有支撑体的封装基板、封装结构及其制法
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
US9318461B2 (en) Wafer level array of chips and method thereof
CN113707566A (zh) 半导体结构的制造方法及半导体结构
TW201247093A (en) Semiconductor packaging method to form double side electromagnetic shielding layers and device fabricated from the same
CN105575911A (zh) 半导体封装件及其制法
CN102117799B (zh) 埋入型多芯片半导体封装结构及其制造方法
CN107240552A (zh) 一种晶圆封装方法和结构
TWI497677B (zh) 具有側邊矽貫通電極之半導體結構與其形成方法
CN105023877B (zh) 半导体晶片、封装结构与其制作方法
CN107994045B (zh) 影像传感芯片的封装结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant