CN107507803B - 封装方法 - Google Patents
封装方法 Download PDFInfo
- Publication number
- CN107507803B CN107507803B CN201610415987.2A CN201610415987A CN107507803B CN 107507803 B CN107507803 B CN 107507803B CN 201610415987 A CN201610415987 A CN 201610415987A CN 107507803 B CN107507803 B CN 107507803B
- Authority
- CN
- China
- Prior art keywords
- blade
- wafer
- opening
- cutting
- packaging method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 40
- 238000007789 sealing Methods 0.000 claims abstract description 14
- 239000003292 glue Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 40
- 239000000565 sealant Substances 0.000 claims description 13
- 239000012945 sealing adhesive Substances 0.000 claims description 9
- 238000005538 encapsulation Methods 0.000 claims description 6
- 239000008393 encapsulating agent Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 abstract description 7
- 230000001070 adhesive effect Effects 0.000 abstract description 7
- 235000012431 wafers Nutrition 0.000 description 61
- 239000012790 adhesive layer Substances 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012858 packaging process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 239000012634 fragment Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
本发明揭示了一种封装方法。包括提供待封装结构，所述待封装结构包括晶圆、形成于所述晶圆正面上的多个芯片、相邻所述芯片之间填充的封胶层、形成于所述晶圆背面上的载片；利用第一刀片切割所述封胶层，在每一所述封胶层形成第一开口；去除所述载片，利用第二刀片切割所述晶圆的背面形成第二开口，所述第一刀片比所述第二刀片薄，每一个所述第二开口与一个所述第一开口相对设置；利用第三刀片自所述第二开口进行切割至所述第一开口，所述第三刀片比所述第二刀片薄。由此，能够解决热膨胀系数不同所带来的晶圆翘曲的问题，避免了晶圆的破碎和刀片被堵塞的情况，保证了切割后的封装芯片的质量。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种封装方法。
背景技术
目前，晶圆上芯片(chip on wafer，COW)封装是一种更为有效的封装方法，尤其对于多堆栈晶圆(multi-stacked wafer)，效果更佳。晶圆上芯片的封装过程起始于先将一薄的逻辑硅通孔晶圆(以下称为薄晶圆)通过连接层与一载片连接在一起，然后包括诸如DRAM、NAND等堆栈器件的芯片形成在所述薄晶圆上，之后进行的是晶圆级的塑模，使用封胶填充在芯片之间，然后将载片去除，进行切割，获得单独的封装芯片(package)。
切割是一个很关键的过程，这关系到是否对封装芯片产生影响。
发明内容
本发明的目的在于提供一种封装方法，提高封装质量。
为解决上述技术问题，本发明提供一种封装方法，包括：
提供待封装结构，所述待封装结构包括晶圆、形成于所述晶圆正面上的多个芯片、相邻所述芯片之间填充的封胶层、形成于所述晶圆背面上的载片；
利用第一刀片切割所述封胶层，在每一所述封胶层形成第一开口；
去除所述载片，利用第二刀片切割所述晶圆的背面形成第二开口，所述第一刀片比所述第二刀片薄，每一个所述第二开口与一个所述第一开口相对设置；
利用第三刀片自所述第二开口进行切割至所述第一开口，所述第三刀片比所述第二刀片薄。
可选的，对于所述的封装方法，所述第一刀片的厚度为70μm-100μm。
可选的，对于所述的封装方法，所述第二刀片的厚度为150μm-250μm。
可选的，对于所述的封装方法，所述第三刀片的厚度为70μm-100μm。
可选的，对于所述的封装方法，所述第一开口的深度小于所述封胶层的厚度。
可选的，对于所述的封装方法，所述第一开口的深度为300-500μm，宽度为70μm-100μm。
可选的，对于所述的封装方法，所述第二开口的宽度为150μm-250μm。
可选的，对于所述的封装方法，所述载片通过一连接层与所述晶圆的背面相连接。
可选的，对于所述的封装方法，所述第二开口暴露出所述封胶层。
可选的，对于所述的封装方法，所述芯片通过一芯片键合膜形成在所述晶圆的正面。
本发明提供的封装方法，包括提供待封装结构，所述待封装结构包括晶圆，形成于所述晶圆正面上的多个芯片，相邻芯片之间填充有封胶层；利用第一刀片切割所述封胶层形成第一开口；翻转所述待封装结构，利用第二刀片切割所述晶圆的背面形成第二开口，所述第一刀片比第二刀片薄；利用第三刀片自所述第二开口进行切割至第一开口，所述第三刀片比第二刀片薄。由此，通过在封胶层形成第一开口，能够解决热膨胀系数不同所带来的晶圆翘曲的问题，通过形成第二开口将封胶层上的部分晶圆去除，进而形成第三开口时，尽可能避免了晶圆的破碎，也避免了刀片被切割碎屑堵塞的情况，由此获得了较佳的切割效果，也就保证了切割后的封装芯片的质量。
附图说明
图1为现有技术中封装方法的示意图；
图2为本发明一实施例中封装方法的流程图；
图3-图7为本发明一实施例中封装过程中的示意图。
具体实施方式
下面将结合示意图对本发明的封装方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，图1示出了一种发明人所熟知的封装方法，待封装结构包括晶圆1，形成在晶圆1的正面上的芯片3，相邻芯片3之间由封装胶(molding compound)2间隔开，在封装时，采用一刀片4自晶圆1的背面进行切割。
然而，现有技术中的这种做法却有着诸多的问题，例如，由于材质的不同，晶圆1与封装胶2之间的热膨胀系数相差较大，由于在切割之前需要先高温去除载片(未图示)，因此这一高温过程会使得晶圆1产生翘曲。
不仅如此，在高温过程中，封装胶2会变得松软，在之后利用刀片4进行切割时，松软的封装胶2会粘附在刀片4上，使得刀片4被堵塞，因此，切割时产生的碎屑不能够被顺畅的排出去，随着越来越多的碎屑的累积，就会对刀片两侧的晶圆1、芯片3等产生挤压，容易导致晶圆1或是芯片3产生裂纹、甚至晶圆1破碎等异常现象。
基于这一状况，发明人经过长期研究后，提出一种新的封装方法，该方法摒弃了现有技术中简单粗暴的直接切割的做法，依据待封装结构不同模块的不同物理性质，进行多次、局部的切割，有效的改善了产生裂纹等问题。
具体的，本发明中的封装方法，包括如下步骤：
步骤S11，提供待封装结构，所述待封装结构包括晶圆、形成于所述晶圆正面上的多个芯片、相邻所述芯片之间填充的封胶层、形成于所述晶圆背面上的载片；
步骤S12，利用第一刀片切割所述封胶层，在每一所述封胶层形成第一开口；
步骤S13，去除所述载片，利用第二刀片切割所述晶圆的背面形成第二开口，所述第一刀片比所述第二刀片薄，每一个所述第二开口与一个所述第一开口相对设置；
步骤S14，利用第三刀片自所述第二开口进行切割至所述第一开口，所述第三刀片比所述第二刀片薄。
下面结合附图2-7对本发明的封装方法进行详细说明。其中，图2为本发明一实施例中封装方法的流程图；图3-图7为本发明一实施例中封装过程中的示意图。
首先，执行步骤S11，如图3所示，步骤S11，提供待封装结构，所述待封装结构包括晶圆12、所述晶圆12具有一正面，形成于所述晶圆12正面上的多个芯片14、相邻所述芯片14之间填充的封胶层15、形成于所述晶圆12背面上的载片10。
具体的，首先提供一晶圆12，所述晶圆12例如为衬底结构，所述衬底结构的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述衬底结构选用单晶硅材料构成。在所述衬底结构中还可以形成有埋层(图中未示出)等。
所述芯片14例如可以通过一芯片附着膜(Die Attached Film，DAF)13形成在所述晶圆12上。
本步骤包括执行载片贴合步骤，请继续参考图3，将一载片10与所述晶圆12贴合，具体的，所述晶圆12还具有一与所述正面相对的背面，例如可以在所述晶圆12的背面上涂敷粘结层11，再将所述晶圆12自背面与所述载片10相贴合。所述粘结层11也可以是涂敷在载片10上。
可选的，所述载片10可以为一个控片(Control Wafer，CW)。
进一步的，在贴合之前，还可以对所述晶圆12的背面或是所述载片10进行清洗，以获得更加的贴合效果。
接着，执行步骤S12，请参考图4，利用第一刀片17切割所述封胶层15，在每一所述封胶层15形成第一开口。如图4中所示，所述第一刀片17的切割位置优选为封胶层15的中央位置处。
对封胶层15的切割可以采用现有技术中的设备，只需将刀片进行更换，调整为本发明中所指定厚度的刀片即可。
较佳的，所述第一刀片17的厚度为70μm-100μm，例如80μm、85μm等。进行的切割可以只需要使得刀片与待封装结构存在竖直方向的相对运动(如图4中的箭头所示方向)即可，尽可能避免水平方向(与竖直方向垂直)的相对运动，这可以防止刀片对芯片14产生挤压，避免发生形变等异常。
在经过切割后，获得第一开口16。所述第一开口16的深度H例如可以为300μm-500μm，例如350μm、400μm、450μm等，针对不同的待封装结构和实际工艺，这一深度可以不同，本领域技术人员可以在本发明的基础上进行灵活的选择。
需要注意的是，所述第一开口16的深度小于所述封胶层15的厚度并且所述第一开口16的深度以未超出所述芯片14底部为宜。所述第一开口16的宽度通常等同于第一刀片17的厚度，即70μm-100μm，例如80μm、85μm等。
利用第一刀片17的切割包括将所需要的每部分封胶层15全部进行切割，然后再进行后续的步骤。
通过较薄的第一刀片17的切割，在封胶层15中形成第一开口，可以释放由于晶圆12与封装胶15之间的热膨胀系数相差较大而在后续去除载片时产生的应力，避免由应力所诱发的晶圆12翘曲的问题发生。
由于第一刀片17是有着较薄的厚度，因此在进行切割时所受到的封胶层15的阻力较小，尽管由于去除载片时封胶层15会变得松软，但一方面第一刀片17较薄，另一方面由于进行的第一开口16的切割深度较浅，未贯穿整个封胶层15，不会出现如现有技术中刀片被碎屑堵塞的情况，也就提高了切割质量。
紧接着，请参考图5，去除所述载片10和所述连接层11。这一去除过程可以按照现有技术进行，本发明对此不进行详述。
在将载片10去除后，采用一封装带(dicing tape)自所述晶圆12的正面贴上(未图示)，也即覆盖住芯片14和封胶层15，起到固定的作用，便于后续的切割时不会产生错位分离等状况。
然后，执行步骤S13，请参考图6，翻转所述待封装结构，利用第二刀片18切割所述晶圆12的背面形成第二开口19，所述第一刀片17比所述第二刀片18薄，每一个所述第二开口19与一个所述第一开口16相对设置。
如图6中所示，所述第二刀片18的切割位置优选为封胶层15的中央位置处，由此一来，由于第一刀片17的切割位置也位于封胶层15的中央位置，可以使得这两次切割形成的开口在竖直方向上有着重叠，那么在之后进行的利用第三刀片的切割使得芯片14分离就变得简单。
对封胶层15的切割可以采用现有技术中的设备，只需将刀片进行更换，调整为本发明中所指定厚度的刀片即可。
较佳的，所述第二刀片18的厚度为150μm-250μm，例如180μm、200μm、220μm等。进行的切割可以只需要使得刀片与待封装结构存在竖直方向的相对运动(如图6中的箭头所示方向)即可，以完全切割所述晶圆12的厚度为宜，暴露出所述封胶层15。在切割过程中尽可能避免水平方向(与竖直方向垂直)的相对运动，这可以防止刀片对晶圆12产生挤压，避免发生碎片等异常。
在经过切割后，获得第二开口19。所述第二开口19的深度即为晶圆12的厚度。所述第二开口19的宽度通常等同于第二刀平18的厚度，即150μm-250μm，例如180μm、200μm、220μm等。
如图6可见，依次对每部分封胶层15所对应的晶圆12自晶圆背面进行切割，获得与第一开口16一一对应的第二开口19。
然后，执行步骤S14，请参考图7，利用第三刀片20自所述第二开口19进行切割至所述第一开口16，所述第三刀片20比所述第二刀片18薄。
如图7中所示，所述第三刀片20的切割位置优选为封胶层15的中央位置处，由此一来，由于第二刀片18的切割位置位于封胶层15的中央位置，可以确保第一开口16不被晶圆12遮挡，那么第三刀片20的切割位置也位于封胶层15的中央位置，可以有效的保证第三刀片20进行切割时切入第一开口16中，而不是与第一开口16交错，从而当第三刀片20切入第一开口16中后，实现了芯片14的分离。
对封胶层15的切割可以采用现有技术中的设备，只需将刀片进行更换，调整为本发明中所指定厚度的刀片即可。
较佳的，所述第三刀片20的厚度为70μm-100μm，例如80μm、85μm等。即所述第三刀片20可以与第一刀片17一致。本次进行的切割可以只需要使得刀片与待封装结构存在竖直方向的相对运动(如图7中的箭头所示方向)即可。在切割过程中尽可能避免水平方向(与竖直方向垂直)的相对运动，这可以防止刀片对芯片产生挤压。
由于第三刀片20也是有着较薄的厚度，因此在进行切割时所受到的封胶层15的阻力较小，尽管由于去除载片时封胶层15会变得松软，但一方面第三刀片20较薄，另一方面由于已经进行了第一开口16的切割，因此本次切割深度也较浅，不会出现如现有技术中刀片被碎屑堵塞的情况，也就提高了切割质量。
至此，本发明的封装过程完成，可以通过进一步的筛选获得所需要的封装芯片。
相比现有技术，本发明提供的封装方法，包括提供待封装结构，所述待封装结构包括晶圆，形成于所述晶圆正面上的多个芯片，相邻芯片之间填充有封胶层；利用第一刀片切割所述封胶层形成第一开口；翻转所述待封装结构，利用第二刀片切割所述晶圆的背面形成第二开口，所述第一刀片比第二刀片薄；利用第三刀片自所述第二开口进行切割至第一开口，所述第三刀片比第二刀片薄。由此，通过在封胶层形成第一开口，能够解决热膨胀系数不同所带来的晶圆翘曲的问题，通过形成第二开口将封胶层上的部分晶圆去除，进而形成第三开口时，尽可能避免了晶圆的破碎，也避免了刀片被切割碎屑堵塞的情况，由此获得了较佳的切割效果，也就保证了切割后的封装芯片的质量。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种封装方法，包括：
提供待封装结构，所述待封装结构包括晶圆、形成于所述晶圆正面上的多个芯片、相邻所述芯片之间填充的封胶层、形成于所述晶圆背面上的载片；
利用第一刀片切割所述封胶层，在每一所述封胶层形成第一开口；
去除所述载片，利用第二刀片切割所述晶圆的背面形成第二开口，所述第一刀片比所述第二刀片薄，每一个所述第二开口与一个所述第一开口相对设置；
利用第三刀片自所述第二开口进行切割至所述第一开口，所述第三刀片比所述第二刀片薄。
2.如权利要求1所述的封装方法，其特征在于，所述第一刀片的厚度为70μm-100μm。
3.如权利要求1或2所述的封装方法，其特征在于，所述第二刀片的厚度为150μm-250μm。
4.如权利要求3所述的封装方法，其特征在于，所述第三刀片的厚度为70μm-100μm。
5.如权利要求1所述的封装方法，其特征在于，所述第一开口的深度小于所述封胶层的厚度。
6.如权利要求5所述的封装方法，其特征在于，所述第一开口的深度为300-500μm，宽度为70μm-100μm。
7.如权利要求1所述的封装方法，其特征在于，所述第二开口的宽度为150μm-250μm。
8.如权利要求1所述的封装方法，其特征在于，所述载片通过一连接层与所述晶圆的背面相连接。
9.如权利要求1所述的封装方法，其特征在于，所述第二开口暴露出所述封胶层。
10.如权利要求1所述的封装方法，其特征在于，所述芯片通过一芯片键合膜形成在所述晶圆的正面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610415987.2A CN107507803B (zh) | 2016-06-14 | 2016-06-14 | 封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610415987.2A CN107507803B (zh) | 2016-06-14 | 2016-06-14 | 封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107507803A CN107507803A (zh) | 2017-12-22 |
| CN107507803B true CN107507803B (zh) | 2020-02-07 |
Family
ID=60678538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610415987.2A Active CN107507803B (zh) | 2016-06-14 | 2016-06-14 | 封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507803B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993495B (zh) * | 2019-12-18 | 2023-09-08 | 苏州晶方半导体科技股份有限公司 | 芯片制备方法以及晶圆级封装芯片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086516A (ja) * | 2004-08-20 | 2006-03-30 | Showa Denko Kk | 半導体発光素子の製造方法 |
| JP2011060807A (ja) * | 2009-09-07 | 2011-03-24 | Renesas Electronics Corp | 導電性接合層付き半導体チップ及びその製造方法、並びに半導体装置の製造方法 |
| JP2012069747A (ja) * | 2010-09-24 | 2012-04-05 | Teramikros Inc | 半導体装置およびその製造方法 |
-
2016
- 2016-06-14 CN CN201610415987.2A patent/CN107507803B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN107507803A (zh) | 2017-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8222120B2 (en) | Method of dicing wafer using plasma | |
| US8575758B2 (en) | Laser-assisted cleaving of a reconstituted wafer for stacked die assemblies | |
| US8058098B2 (en) | Method and apparatus for fabricating a plurality of semiconductor devices | |
| US20020125557A1 (en) | Package of a chip with beveled edges | |
| US20060220183A1 (en) | Semiconductor wafer having multiple semiconductor elements and method for dicing the same | |
| US20140057411A1 (en) | Dicing before grinding after coating | |
| CN101872720A (zh) | 制造半导体器件的方法 | |
| US8647966B2 (en) | Method and apparatus for dicing die attach film on a semiconductor wafer | |
| US20160351462A1 (en) | Fan-out wafer level package and fabrication method thereof | |
| TWI236747B (en) | Manufacturing process and structure for a flip-chip package | |
| US20200339416A1 (en) | Encapsulant barrier | |
| TW202125651A (zh) | 半導體裝置的製造方法及夾頭 | |
| US9209047B1 (en) | Method of producing encapsulated IC devices on a wafer | |
| CN107507803B (zh) | 封装方法 | |
| US7943421B2 (en) | Component stacking using pre-formed adhesive films | |
| WO2018230297A1 (ja) | 半導体装置およびその製造方法 | |
| KR101997293B1 (ko) | 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름 | |
| US7470601B2 (en) | Semiconductor device with semiconductor chip and adhesive film and method for producing the same | |
| US10062611B2 (en) | Encapsulated semiconductor package and method of manufacturing thereof | |
| US20050184364A1 (en) | Lead frame for semiconductor package and method of fabricating semiconductor package | |
| JP2012186309A (ja) | ウエハレベルパッケージの製造方法、及びウエハレベルパッケージ | |
| US20060258051A1 (en) | Method and system for solder die attach | |
| CN108022845B (zh) | 芯片封装方法及封装结构 | |
| US9171786B1 (en) | Integrated circuit with recess for die attachment | |
| CN110854070A (zh) | 半导体器件及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |