JPH05183193A - 光半導体装置用基板へのレンズ加工方法 - Google Patents
光半導体装置用基板へのレンズ加工方法Info
- Publication number
- JPH05183193A JPH05183193A JP35839991A JP35839991A JPH05183193A JP H05183193 A JPH05183193 A JP H05183193A JP 35839991 A JP35839991 A JP 35839991A JP 35839991 A JP35839991 A JP 35839991A JP H05183193 A JPH05183193 A JP H05183193A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photoresist film
- etching
- processed
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【目的】 フォトリソグラフィ工程で１枚のマスクを用
いて光半導体装置用基板表面に比較的高精度に厚いレン
ズを加工できるレンズ加工方法を提供する。 【構成】 加工したいＩｎＰなどの基板１の表面にフォ
トレジスト膜３′を形成し、露光して所定の形状にパタ
ーニングした後、レジスト膜をマスクとして臭化水素系
水溶液により基板表面をウエットエッチングすると、液
がレジスト膜の下側に廻込んで凸状部１ａの側壁がエッ
チングされる。基板１を液から引上げレジスト膜を除去
する。その後再び基板表面のレジスト膜の形成、同一マ
スクを用いて露光、パターニング、ウエットエッチング
する一連の処理を繰返して基板表面を凸状に加工してか
ら、レジスト膜を除去し基板をエッチング液に浸すと、
凸状部１ａの表面段差が消失し滑らかなレンズ状に加工
される。上記一連の工程の繰返し回数を増し１回のエッ
チング量を減らすことで厚いレンズの高精度加工が可能
になる。
いて光半導体装置用基板表面に比較的高精度に厚いレン
ズを加工できるレンズ加工方法を提供する。 【構成】 加工したいＩｎＰなどの基板１の表面にフォ
トレジスト膜３′を形成し、露光して所定の形状にパタ
ーニングした後、レジスト膜をマスクとして臭化水素系
水溶液により基板表面をウエットエッチングすると、液
がレジスト膜の下側に廻込んで凸状部１ａの側壁がエッ
チングされる。基板１を液から引上げレジスト膜を除去
する。その後再び基板表面のレジスト膜の形成、同一マ
スクを用いて露光、パターニング、ウエットエッチング
する一連の処理を繰返して基板表面を凸状に加工してか
ら、レジスト膜を除去し基板をエッチング液に浸すと、
凸状部１ａの表面段差が消失し滑らかなレンズ状に加工
される。上記一連の工程の繰返し回数を増し１回のエッ
チング量を減らすことで厚いレンズの高精度加工が可能
になる。
Description
【０００１】
【産業上の利用分野】本発明は、フォトリソグラフィ技
術を利用した表面加工技術に関し、例えば発光ダイオー
ドや受光ダイオードのような光半導体装置を構成する半
導体基板表面にレンズを形成する場合に利用して好適な
技術に関する。
術を利用した表面加工技術に関し、例えば発光ダイオー
ドや受光ダイオードのような光半導体装置を構成する半
導体基板表面にレンズを形成する場合に利用して好適な
技術に関する。
【０００２】
【従来の技術】従来、直接遷移形半導体を用いた発光ダ
イオードが種々実用化されており、これらは通常レンズ
を取付けた構造で使用されている。ところで、直接遷移
形半導体を用いた素子のうち、ＩｎＰのように光吸収量
が少ないものにおいては、基板の裏面側から光を放出さ
せたり、基板の裏面側から光を入射させる構造が有効で
ある。そこで従来、基板を直接レンズ状に加工すること
で光の放出効率を高める技術が提案されている（Ｆ．
Ｄ．Ｋｉｎｇ ｅｔａｌ． Ｊｏｕｒｎａｌ ｏｆＥｌ
ｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，ＶｏＬ．４，
Ｎｏ．２ １９７５ ｐｐ２４３−２５３）。
イオードが種々実用化されており、これらは通常レンズ
を取付けた構造で使用されている。ところで、直接遷移
形半導体を用いた素子のうち、ＩｎＰのように光吸収量
が少ないものにおいては、基板の裏面側から光を放出さ
せたり、基板の裏面側から光を入射させる構造が有効で
ある。そこで従来、基板を直接レンズ状に加工すること
で光の放出効率を高める技術が提案されている（Ｆ．
Ｄ．Ｋｉｎｇ ｅｔａｌ． Ｊｏｕｒｎａｌ ｏｆＥｌ
ｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ，ＶｏＬ．４，
Ｎｏ．２ １９７５ ｐｐ２４３−２５３）。
【０００３】
【発明が解決しようとする課題】上記レンズ一体形の光
半導体装置は、半導体製造技術の一つであるフォトリソ
グラフィ技術を用いてエッチングでレンズの加工を行な
うことが可能であり、半導体プロセスで発光ダイオード
の形成工程に引き続いてレンズ加工をすることで大幅な
コストダウンの可能性がある。しかしながら、従来提案
されている基板へのレンズ加工方法はいずれも加工に使
用されるマスク枚数が非常に多いか形状制御が悪いとい
う問題点があった。
半導体装置は、半導体製造技術の一つであるフォトリソ
グラフィ技術を用いてエッチングでレンズの加工を行な
うことが可能であり、半導体プロセスで発光ダイオード
の形成工程に引き続いてレンズ加工をすることで大幅な
コストダウンの可能性がある。しかしながら、従来提案
されている基板へのレンズ加工方法はいずれも加工に使
用されるマスク枚数が非常に多いか形状制御が悪いとい
う問題点があった。
【０００４】例えば、エッチングマスクの径を徐々に小
さくさせながら少しずつ繰り返し基板のエッチングを行
なっていくことで、ある程度滑らかな球面加工を施すこ
とが可能である。しかし、この方法にあっては、球面性
を良くしようとすればするほどマスクの数が多くなって
しまうとともに、マスクの位置ずれも生じ易いため加工
精度にも限界がある。
さくさせながら少しずつ繰り返し基板のエッチングを行
なっていくことで、ある程度滑らかな球面加工を施すこ
とが可能である。しかし、この方法にあっては、球面性
を良くしようとすればするほどマスクの数が多くなって
しまうとともに、マスクの位置ずれも生じ易いため加工
精度にも限界がある。
【０００５】本発明は上記のような問題点に着目してな
されたもので、その目的とするところは、１枚のマスク
で光半導体装置用基板表面に比較的精度の高いレンズ加
工が可能なレンズ加工方法を提供することにある。
されたもので、その目的とするところは、１枚のマスク
で光半導体装置用基板表面に比較的精度の高いレンズ加
工が可能なレンズ加工方法を提供することにある。
【０００６】
【課題を解決するための手段】この発明は、加工しよう
とする基板の表面にフォトレジスト膜を形成する工程
と、フォトレジスト膜を露光して所定の形状にパターニ
ングする工程と、フォトレジスト膜をマスクとしてウェ
ットエッチングにより基板表面をエッチングする工程
と、上記フォトレジスト膜を除去した後再度基板の表面
にフォトレジスト膜を形成する工程と、フォトレジスト
膜を上記と同一のフォトマスクを用いて露光してパター
ニングする工程と、フォトレジスト膜をマスクとしてウ
ェットエッチングにより基板表面をエッチングする工程
とからなる一連の処理を繰り返して基板表面を凸状に加
工した後、上記フォトレジスト膜を除去して基板をエッ
チング液に浸漬して表面丸めエッチングを行なうことで
基板表面をレンズ状に加工するようにしたものである。
とする基板の表面にフォトレジスト膜を形成する工程
と、フォトレジスト膜を露光して所定の形状にパターニ
ングする工程と、フォトレジスト膜をマスクとしてウェ
ットエッチングにより基板表面をエッチングする工程
と、上記フォトレジスト膜を除去した後再度基板の表面
にフォトレジスト膜を形成する工程と、フォトレジスト
膜を上記と同一のフォトマスクを用いて露光してパター
ニングする工程と、フォトレジスト膜をマスクとしてウ
ェットエッチングにより基板表面をエッチングする工程
とからなる一連の処理を繰り返して基板表面を凸状に加
工した後、上記フォトレジスト膜を除去して基板をエッ
チング液に浸漬して表面丸めエッチングを行なうことで
基板表面をレンズ状に加工するようにしたものである。
【０００７】
【作用】上記した手段によれば、フォトリソグラフィ工
程で用いるマスクは一つで済むため加工精度を高める場
合にもそれほどコストが高くならないとともに、エッチ
ング工程の繰返し回数を多くすることで厚みの大きなレ
ンズの加工すなわちエッチング量の多いレンズ加工を行
なう場合においても高精度に加工することができる。
程で用いるマスクは一つで済むため加工精度を高める場
合にもそれほどコストが高くならないとともに、エッチ
ング工程の繰返し回数を多くすることで厚みの大きなレ
ンズの加工すなわちエッチング量の多いレンズ加工を行
なう場合においても高精度に加工することができる。
【０００８】
【実施例】以下、図面を用いて本発明を発光ダイオード
用ＩｎＰ基板の加工に適用した場合の一実施例のプロセ
スを工程順に説明する。先ず、ＩｎＰ基板１の裏面全面
に、フォトレジスト膜３を塗付する。そして、フォトリ
ソグラフィ技術により上記フォトレジスト膜３をパター
ニングして円形状（例えば２４０μｍφ）に残す（図１
参照）。
用ＩｎＰ基板の加工に適用した場合の一実施例のプロセ
スを工程順に説明する。先ず、ＩｎＰ基板１の裏面全面
に、フォトレジスト膜３を塗付する。そして、フォトリ
ソグラフィ技術により上記フォトレジスト膜３をパター
ニングして円形状（例えば２４０μｍφ）に残す（図１
参照）。
【０００９】次に、上記基板１を例えば臭化水素系水溶
液（ＨＢｒ：Ｂｒ2：Ｈ2Ｏ＝８：２：１００）の入った
エッチング槽内に浸漬して、フォトレジスト膜３を耐エ
ッチングマスクとしてＩｎＰ基板表面をエッチングする
（図２参照）。すると、エッチング液がフォトレジスト
膜３の下側に回り込んで基板が図示のごとくオーバーエ
ッチングされ、基板表面に円形のフォトレジスト膜３よ
りもひとまわり小さな径の凸状部１ａが形成される。
液（ＨＢｒ：Ｂｒ2：Ｈ2Ｏ＝８：２：１００）の入った
エッチング槽内に浸漬して、フォトレジスト膜３を耐エ
ッチングマスクとしてＩｎＰ基板表面をエッチングする
（図２参照）。すると、エッチング液がフォトレジスト
膜３の下側に回り込んで基板が図示のごとくオーバーエ
ッチングされ、基板表面に円形のフォトレジスト膜３よ
りもひとまわり小さな径の凸状部１ａが形成される。
【００１０】それから、基板１を臭化水素系水溶液より
引き上げてフォトレジスト膜３を除去した後、再びＩｎ
Ｐ基板１の裏面全面にフォトレジスト膜３’を塗付す
る。そして、フォトリソグラフィ技術により上記と同一
のフォトマスクを用いてフォトレジスト膜３’をパター
ニングする。すると、残ったフォトレジスト膜３’は、
図３に示すごとく、基板表面の凸状部１ａを覆い、上方
から見たときに円形状になるようにパターニングされ
る。
引き上げてフォトレジスト膜３を除去した後、再びＩｎ
Ｐ基板１の裏面全面にフォトレジスト膜３’を塗付す
る。そして、フォトリソグラフィ技術により上記と同一
のフォトマスクを用いてフォトレジスト膜３’をパター
ニングする。すると、残ったフォトレジスト膜３’は、
図３に示すごとく、基板表面の凸状部１ａを覆い、上方
から見たときに円形状になるようにパターニングされ
る。
【００１１】次に、上記基板１を臭化水素系水溶液（Ｈ
Ｂｒ：Ｂｒ2：Ｈ2Ｏ＝８：２：１００）の入ったエッチ
ング槽内に浸漬して、フォトレジスト膜３を耐エッチン
グマスクとしてＩｎＰ基板表面をエッチングする（図４
参照）。すると、エッチング液がフォトレジスト膜３’
の下側に回り込んで凸状部１ａの側壁が図示のごとくサ
イドエッチングされる。それから上記基板１を臭化水素
系水溶液より引き上げてレジスト膜３’を除去する。そ
の後、再びフォトレジスト膜の塗付、露光、パターニン
グ、ウェットエッチングを繰返してから、基板１を裸の
まま臭化水素系水溶液の入ったエッチング槽内に浸漬す
る。すると、凸状部１ａの表面の段差がとれて滑らかな
レンズ状にされる（図５参照）。
Ｂｒ：Ｂｒ2：Ｈ2Ｏ＝８：２：１００）の入ったエッチ
ング槽内に浸漬して、フォトレジスト膜３を耐エッチン
グマスクとしてＩｎＰ基板表面をエッチングする（図４
参照）。すると、エッチング液がフォトレジスト膜３’
の下側に回り込んで凸状部１ａの側壁が図示のごとくサ
イドエッチングされる。それから上記基板１を臭化水素
系水溶液より引き上げてレジスト膜３’を除去する。そ
の後、再びフォトレジスト膜の塗付、露光、パターニン
グ、ウェットエッチングを繰返してから、基板１を裸の
まま臭化水素系水溶液の入ったエッチング槽内に浸漬す
る。すると、凸状部１ａの表面の段差がとれて滑らかな
レンズ状にされる（図５参照）。
【００１２】本実施例においては、上記一連の工程（フ
ォトレジスト膜の塗付−露光−パターニング−ウェット
エッチング）からなる処理を３回繰り返したが、さらに
繰返し回数を多くすることで厚みの大きなレンズを加工
したり、１回当たりのエッチング量を少なくして繰返し
回数を多くすることで精度の高い加工を行なうようにし
ても良い。さらに、上記実施例ではレンズ加工のための
エッチングマスクとなるフォトレジスト膜３を円形に残
すようにしているが、楕円形状や長円形状その他の形状
に残すようにしても良い。また、上記実施例は、ＩｎＰ
発光ダイオードの製造プロセスを例にとって説明した
が、ＧａＡｓ発光ダイオードや受光ダイオードその他光
半導体装置用の基板へのレンズ加工一般に適用すること
ができる。
ォトレジスト膜の塗付−露光−パターニング−ウェット
エッチング）からなる処理を３回繰り返したが、さらに
繰返し回数を多くすることで厚みの大きなレンズを加工
したり、１回当たりのエッチング量を少なくして繰返し
回数を多くすることで精度の高い加工を行なうようにし
ても良い。さらに、上記実施例ではレンズ加工のための
エッチングマスクとなるフォトレジスト膜３を円形に残
すようにしているが、楕円形状や長円形状その他の形状
に残すようにしても良い。また、上記実施例は、ＩｎＰ
発光ダイオードの製造プロセスを例にとって説明した
が、ＧａＡｓ発光ダイオードや受光ダイオードその他光
半導体装置用の基板へのレンズ加工一般に適用すること
ができる。
【００１３】
【発明の効果】以上説明したようにこの発明は、加工し
ようとする基板の表面にフォトレジスト膜を形成する工
程と、フォトレジスト膜を露光して所定の形状にパター
ニングする工程と、フォトレジスト膜をマスクとしてウ
ェットエッチングにより基板表面をエッチングする工程
と、上記フォトレジスト膜を除去した後再度基板の表面
にフォトレジスト膜を形成する工程と、フォトレジスト
膜を上記と同一のフォトマスクを用いて露光してパター
ニングする工程と、フォトレジスト膜をマスクとしてウ
ェットエッチングにより基板表面をエッチングする工程
とからなる一連の処理を繰り返して基板表面を凸状に加
工した後、上記フォトレジスト膜を除去して基板をエッ
チング液に浸漬して表面丸めエッチングを行なうことで
基板表面をレンズ状に加工するようにしたので、フォト
リソグラフィ工程で用いるマスクは一つで済むため加工
精度を高める場合にもそれほどコストが高くならないと
ともに、エッチング工程の繰返し回数を多くすることで
厚みの大きなレンズの加工すなわちエッチング量の多い
レンズ加工を行なう場合においても高精度に加工するこ
とができるという効果がある。
ようとする基板の表面にフォトレジスト膜を形成する工
程と、フォトレジスト膜を露光して所定の形状にパター
ニングする工程と、フォトレジスト膜をマスクとしてウ
ェットエッチングにより基板表面をエッチングする工程
と、上記フォトレジスト膜を除去した後再度基板の表面
にフォトレジスト膜を形成する工程と、フォトレジスト
膜を上記と同一のフォトマスクを用いて露光してパター
ニングする工程と、フォトレジスト膜をマスクとしてウ
ェットエッチングにより基板表面をエッチングする工程
とからなる一連の処理を繰り返して基板表面を凸状に加
工した後、上記フォトレジスト膜を除去して基板をエッ
チング液に浸漬して表面丸めエッチングを行なうことで
基板表面をレンズ状に加工するようにしたので、フォト
リソグラフィ工程で用いるマスクは一つで済むため加工
精度を高める場合にもそれほどコストが高くならないと
ともに、エッチング工程の繰返し回数を多くすることで
厚みの大きなレンズの加工すなわちエッチング量の多い
レンズ加工を行なう場合においても高精度に加工するこ
とができるという効果がある。
【図１】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の１回目のプロセスの第１工程を
示す断面図である。
ズ加工に適用した場合の１回目のプロセスの第１工程を
示す断面図である。
【図２】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の１回目のプロセスの第２工程を
示す断面図である。
ズ加工に適用した場合の１回目のプロセスの第２工程を
示す断面図である。
【図３】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の２回目のプロセスの第１工程を
示す断面図である。
ズ加工に適用した場合の２回目のプロセスの第１工程を
示す断面図である。
【図４】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合の２回目のプロセスの第２工程を
示す断面図である。
ズ加工に適用した場合の２回目のプロセスの第２工程を
示す断面図である。
【図５】本発明をＩｎＰ発光ダイオード用基板へのレン
ズ加工に適用した場合のプロセスの最終工程を示す断面
図である。
ズ加工に適用した場合のプロセスの最終工程を示す断面
図である。
１ 基板 ３，３’ フォトレジスト膜
Claims (1)
- 【請求項１】 加工しようとする基板の表面にフォトレ
ジスト膜を形成する工程と、フォトレジスト膜を露光し
て所定の形状にパターニングする工程と、フォトレジス
ト膜をマスクとしてウェットエッチングにより基板表面
をエッチングする工程と、上記フォトレジスト膜を除去
した後再度基板の表面にフォトレジスト膜を形成する工
程と、フォトレジスト膜を上記と同一のフォトマスクを
用いて露光してパターニングする工程と、フォトレジス
ト膜をマスクとしてウェットエッチングにより基板表面
をエッチングする工程とからなる一連の処理を繰り返し
て基板表面を凸状に加工した後、上記フォトレジスト膜
を除去して基板をエッチング液に浸漬して表面丸めエッ
チングを行なうようにしたことを特徴とする光半導体装
置用基板へのレンズ加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35839991A JPH05183193A (ja) | 1991-12-27 | 1991-12-27 | 光半導体装置用基板へのレンズ加工方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35839991A JPH05183193A (ja) | 1991-12-27 | 1991-12-27 | 光半導体装置用基板へのレンズ加工方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183193A true JPH05183193A (ja) | 1993-07-23 |
Family
ID=18459095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35839991A Pending JPH05183193A (ja) | 1991-12-27 | 1991-12-27 | 光半導体装置用基板へのレンズ加工方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05183193A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101867001A (zh) * | 2010-05-27 | 2010-10-20 | 上海蓝光科技有限公司 | 自对准工艺制作凸形图形衬底的方法 |
| US8119534B2 (en) | 2003-08-19 | 2012-02-21 | Nichia Corporation | Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth |
| US8148744B2 (en) | 2001-07-24 | 2012-04-03 | Nichia Corporation | Semiconductor light emitting device |
-
1991
- 1991-12-27 JP JP35839991A patent/JPH05183193A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8148744B2 (en) | 2001-07-24 | 2012-04-03 | Nichia Corporation | Semiconductor light emitting device |
| US8227280B2 (en) | 2001-07-24 | 2012-07-24 | Nichia Corporation | Semiconductor light emitting device |
| US8299486B2 (en) | 2001-07-24 | 2012-10-30 | Nichia Corporation | Semiconductor light emitting device |
| US8344402B2 (en) | 2001-07-24 | 2013-01-01 | Nichia Corporation | Semiconductor light emitting device |
| US8344403B2 (en) | 2001-07-24 | 2013-01-01 | Nichia Corporation | Semiconductor light emitting device |
| US8796721B2 (en) | 2001-07-24 | 2014-08-05 | Nichia Corporation | Semiconductor light emitting device |
| US9368681B2 (en) | 2001-07-24 | 2016-06-14 | Nichia Corporation | Semiconductor light emitting device |
| US9865773B2 (en) | 2001-07-24 | 2018-01-09 | Nichia Corporation | Semiconductor light emitting device |
| US10396242B2 (en) | 2001-07-24 | 2019-08-27 | Nichia Corporation | Semiconductor light emitting device |
| US10593833B2 (en) | 2001-07-24 | 2020-03-17 | Nichia Corporation | Semiconductor light emitting device |
| US8119534B2 (en) | 2003-08-19 | 2012-02-21 | Nichia Corporation | Semiconductor light emitting device with protrusions to improve external efficiency and crystal growth |
| CN101867001A (zh) * | 2010-05-27 | 2010-10-20 | 上海蓝光科技有限公司 | 自对准工艺制作凸形图形衬底的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3508982A (en) | Method of making an ultra-violet selective template | |
| US3539408A (en) | Methods of etching chromium patterns and photolithographic masks so produced | |
| US4321317A (en) | High resolution lithography system for microelectronic fabrication | |
| JPH05183193A (ja) | 光半導体装置用基板へのレンズ加工方法 | |
| US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
| JPH05343279A (ja) | 半導体装置の製造方法 | |
| EP0597100A1 (en) | Developing solution and developing method | |
| JPH10294253A (ja) | 反射防止膜形成用材料およびこれを用いた半導体装置の製造方法 | |
| JP3036500B2 (ja) | フォトレジストパターン形成方法及び半導体基板 | |
| KR100190369B1 (ko) | 반도체 장치의 피에스지막 패턴 형성방법 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPH05129653A (ja) | 光半導体装置用基板へのレンズ加工方法 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JP2005221801A (ja) | レジストパターン形成方法 | |
| US6309804B1 (en) | Reducing contamination induced scumming, for semiconductor device, by acid treatment | |
| JP3179532B2 (ja) | 位相シフト層を有するフォトマスクの製造方法 | |
| KR930000912B1 (ko) | 폴리실리콘 패턴 형성방법 | |
| US20060127820A1 (en) | Method for forming photoresist pattern and method for triming photoresist pattern | |
| JPS6327848B2 (ja) | ||
| KR940007064B1 (ko) | 미세패턴 형성방법 | |
| KR0179020B1 (ko) | 딥 콘택트에서의 금속 배선 한정방법 | |
| KR0121775B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| JPH04206625A (ja) | パターン形成方法 | |
| JPH05267717A (ja) | 半導体装置の製造方法 | |
| JPH0934118A (ja) | 微細パターンの形成方法 |