KR930000912B1 - 폴리실리콘 패턴 형성방법 - Google Patents
폴리실리콘 패턴 형성방법 Download PDFInfo
- Publication number
- KR930000912B1 KR930000912B1 KR1019900005007A KR900005007A KR930000912B1 KR 930000912 B1 KR930000912 B1 KR 930000912B1 KR 1019900005007 A KR1019900005007 A KR 1019900005007A KR 900005007 A KR900005007 A KR 900005007A KR 930000912 B1 KR930000912 B1 KR 930000912B1
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- pattern
- photoresist
- forming
- etching
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Abstract
내용 없음.
Description
제1도는 종래의 폴리실리콘 패턴형성공정을 설명하기 위한 공정 단면도.
제2도는 본 발명에 의한 폴리실리콘 패턴 형성공정을 설명하기 위한 공정단면도.
본 발명은 반도체소자 제조고정중 폴리실리콘 패턴을 형성하기 위한 에칭처리방법에 관한 것으로 특히 폴리실리콘층에 불순물을 침투시킨 후 통상적으로 플루오르화 용액에 담그는 디프(dip) 에칭처리를 실시하고 난후 포토리소그래피 공정으로 폴리실리콘 패턴을 형성하기 전에 이차적으로 에칭처리를 실시함으로써 적확한 ㅍ ㅗㄹ리실리콘 패턴을 형성하기 위한 폴리실리콘 패턴 형성방법에 관한 것이다.
일반적으로 반도체기판상에 폴리실리콘 패턴을 형성하는 방법은 제1도에 도시한 바와 같다.
먼저 제1도(a)에서와 같이 실리콘 기판(1)상에 열산화막(2)을 성장하고 이어 4500∼5000Å 두께의 폴리실리콘층(3)을 증착한 후 계속해서 이온주입이나 포클침적등으로 V족 원소의 불순물을 상기 폴리실리콘층(3)에 침투시킨다. 그런데 상기 불순물 침투공정을 진행하는 과정에서 제1도 (b)에 도시된 것처럼 P2O5와 같은 글레이즈 ( glaze)와 자연산화막(4)이 상기 폴리실리콘(3)상에 형성되게 된다.
따라서 상기 불순물 침투공정시 형성되는 상기 P2O5및 자연산화막
(4)의 두께가 일정하지가 않아서 제1도(c)와 같이 상기 디프 에칭처리후에도 상기 P2O5및 자연산화막(4)의 잔류물(4')이 폴리실리콘층(3)상에 약간씩 잔존하게 된다.
상기 디프 에칭처리후 제1도(d)에 도시한 바와 같이 스핀 코우터(spin coator)로 포토레지스트(5)를 코팅한 후 마스크 패턴(6)을 이용하여 자외선에 노광처리한다.
상기 공정후 현상(develop)처리하여 제1도(e)의 포토레지스터 패턴(5')을 형성한후 베이킹(baking)하여 포토레지스트 내에 함유된 솔벤트와 수분을 제거한다.
그런데 상기 포토레지스트 패턴(5')형성을 위한 포토공정에서 D.I 워터등으로 린스하여 드라이하는 과정에서 얼룩등이 남게되어 상기 디프에 칭처리후에 잔존하게 되는P2O5및 자연산화막의 잔류물(4')과 더불어 미립자(PT)로서 폴리실리콘층(3)상에 남게 된다. 따라서 상기 포토레지스트 패턴(5')을 마스크로하여 상기 폴리실리콘층(3)을 건식 에칭하는 공정에서 상기 잔류물(4')과 미립자(PT)도 미세한 마스크 역할을 하게 되어 제1도 (f)에서와 같이 에칭되어 제거되어야 할 폴리실리콘이 폴리콘이라 불리우는 폴리실리콘 잔류물(r)로서 남게 되어 에칭불량이 발생하게 된다. 상기 폴리실리콘 잔류물 (r)은 차후의 배선층 형성공정들에서 스탭 커버리지(step coverage) 불량이나 쇼트에 의한 누설전류등을 유발시켜 소자의 특성 열화된다고 하는 결점이 있다.
따라서 본 발며은 상기한 종래의 폴리실리콘 패턴형성방법에서 발생되는 결점을 제거하기 위해 발생된 것으로 폴리실리콘패턴 형성을 위한 건식에칭 전 단계에서 상기 불순물 미립자들을 제거하기 위한 에칭을 실시함으로써 폴리실리콘 잔류물이 남지 않도록 하는 폴리실리콘 패턴 형성방법을 제공하는데 그 목적이 있다.
이하 첨부한 도면을 참조하여 본 발명을 설명하단 다음과 같다.
제2도는 본 발명에 따른 폴리실리콘 패턴 형성공정을 도시한 단면도로서, 종래에서와 동일하게, 제2도(a)에서와 같이 실리콘기판(1)상에 실리콘산화막(2) 및 폴리실리콘층(3)을 형성한후 불순물을 상기 폴리실리콘층(3)내에 침투시킨다. 마찬가지로 제1도(b)와 같이 상기 불순물 침투공정시 형선된 얇은 P2O5와 자연산화막(4)을 제거하기 위한 1차 디프(dip) 에칭처리를 실시하면 제1도(c)와 같이 약간의 잔류물(4')이 상기 폴리실리콘층(3)상에 남게 된다. 이어 제1도(b)와 같이 포토레지스트(5)를 코팅한 후 마스크 패턴(6)을 이용하여 자외선에 노광하여 현상처리하여 제1도(e)의 포토레지스트 패턴(5')을 형성하고 베이킹처리하면 미립자(PT)가 폴리실리콘(3)상에 존재하게 된다. 이때, 상기 P2O5및 자연산화막의 잔류물(4')과 포토공정시 형성도니 미립자(PT)를 제거하기 위해 HF, NH4F 등의 플루오로화 용액을 이용하여 2차 디프 에칭처리를 하면 제1도(f)에 도신한 바와 같이, 상기 1차 디프 에칭처리시 젝거되지 않은 잔류물(4')과 포토공정에서 형성된 미립자(PT)들이 완전히 제거되게 된다.
상기 2차 디프 에칭처리후 베이킹한후 상기 포토레지스트 패턴(5')을 마스크로하여 폴리실리콘(3)을 건식 에칭하면 제1도(g)에 도시한 바와 같은 폴리실리콘패턴(3')이 형성된다.
상기한 바와 같은 본 발명 폴리실리콘 패턴 형성방법에 의하면 1차 디프 에칭처리시 미제거된 잔류물과 포토공정에서 형성된 미립자를 완전히 제거한후 폴리실리콘층을 에칭하게 되므로 불순물과 미립자에 의해 발생하는 폴리실리콘 잔류물의 발생이 방지되어 배선층 형성등 차후 공정에서 스탭 커버리지 불량이나 누설 전류등의 특성불량이 일어나지 않아 소자의 특성열화를 방지할 수 있어 폴리실리콘 패턴을 형성하는 모든 반도체 소자에 적용될 수 있다.
Claims (2)
- 반도체 기판(1)상에 산호막(2) 및 폴리실리콘층(3)을 차례로 형성하고 불순물을 침투시키는 공정과 ; 상기 불순물 침투공정시 형선된 클레이즈(glaze)와 자연산화막(4)을 제거하기 위한 1차 디프(dip) 에칭공정 ; 상기 공정후 포토레지스터(5)를 코팅한 후 마스크 패턴(6)을 이용하여 노광, 현상처리하여 포토레지스터 패턴(5')을 형성하는 포토공정 ; 상기 1차 디프 에칭공정시 미제거된 잔류물(4')과 상기 포토 공정시 형성된 미립자(PT)를 제거하기 위한 2차 디프(dip) 에칭공정 ; 상기 공정후 베이킹처리하고 상기 포토레지스트 패턴(5')을 마스크로 하여 상기 폴리실리콘층(3)을 건식에칭하는 공정을 구비하여 이루어진 폴리실리콘패턴 형성방법.
- 제1항에 있어서, 상기 2차 디프(dip) 에칭공정시 사용되는 에칭용액이 HF,NH4F 등의 플루오르와 용액임을 특징으로 하는 폴리실리콘 패턴형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900005007A KR930000912B1 (ko) | 1990-04-11 | 1990-04-11 | 폴리실리콘 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900005007A KR930000912B1 (ko) | 1990-04-11 | 1990-04-11 | 폴리실리콘 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910019147A KR910019147A (ko) | 1991-11-30 |
| KR930000912B1 true KR930000912B1 (ko) | 1993-02-11 |
Family
ID=19297915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900005007A KR930000912B1 (ko) | 1990-04-11 | 1990-04-11 | 폴리실리콘 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930000912B1 (ko) |
-
1990
- 1990-04-11 KR KR1019900005007A patent/KR930000912B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910019147A (ko) | 1991-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3287459B2 (ja) | 半導体デバイスの製造方法 | |
| US5288660A (en) | Method for forming self-aligned t-shaped transistor electrode | |
| EP0686999B1 (en) | Pattern formation in the fabrication of microelectronic devices | |
| US6210846B1 (en) | Exposure during rework for enhanced resist removal | |
| US7195863B2 (en) | Development defect preventing process and material | |
| JP2002134379A (ja) | パターン形成方法 | |
| US7144673B2 (en) | Effective photoresist stripping process for high dosage and high energy ion implantation | |
| US6406836B1 (en) | Method of stripping photoresist using re-coating material | |
| KR930000912B1 (ko) | 폴리실리콘 패턴 형성방법 | |
| US6371134B2 (en) | Ozone cleaning of wafers | |
| US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
| US5866302A (en) | Pattern formation method | |
| US6555234B1 (en) | Barrier for and a method of reducing outgassing from a photoresist material | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| US6372658B1 (en) | Reducing contamination induced scumming, for semiconductor device, by ashing | |
| US6309804B1 (en) | Reducing contamination induced scumming, for semiconductor device, by acid treatment | |
| Pavelchek et al. | Processing techniques for improving performance of positive-tone silylation | |
| US6689541B1 (en) | Process for forming a photoresist mask | |
| KR100261992B1 (ko) | 반도체 소자의 미세 선폭 형성방법 | |
| KR0130386B1 (ko) | 포토레지스트 패턴 형성방법 | |
| KR0179339B1 (ko) | 감광막패턴 형성방법 | |
| KR19990011634A (ko) | 반도체장치의 반사방지막을 이용한 패턴 형성방법 | |
| JPH05160105A (ja) | ウエットエッチング方法 | |
| KR100960483B1 (ko) | 반도체소자 제조방법 | |
| KR20010027172A (ko) | 반도체 장치의 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020107 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |