KR100960483B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR100960483B1
KR100960483B1 KR1020030052824A KR20030052824A KR100960483B1 KR 100960483 B1 KR100960483 B1 KR 100960483B1 KR 1020030052824 A KR1020030052824 A KR 1020030052824A KR 20030052824 A KR20030052824 A KR 20030052824A KR 100960483 B1 KR100960483 B1 KR 100960483B1
Authority
KR
South Korea
Prior art keywords
hydrogen peroxide
sulfuric acid
film
nitride film
photoresist
Prior art date
Application number
KR1020030052824A
Other languages
English (en)
Other versions
KR20050014260A (ko
Inventor
박동혁
이철승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030052824A priority Critical patent/KR100960483B1/ko
Publication of KR20050014260A publication Critical patent/KR20050014260A/ko
Application granted granted Critical
Publication of KR100960483B1 publication Critical patent/KR100960483B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

본 발명은 반도체소자 제조방법에 관한 것으로, 소정의 하부구조가 구비된 반도체기판 상부에 산화막 또는 질화막을 형성하는 단계와, 상기 결과물의 산화막 또는 질화막을 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액으로 세정하는 단계와, 상기 세정된 산화막 또는 질화막 상부에 포토레지스트막을 형성하는 단계를 포함하는 반도체소자의 제조방법을 개시한다.

Description

반도체소자 제조방법{Method for Manufacturing of Semiconductor Device}
도 1a는 종래기술에 따른 반도체소자 제조방법에 의해 발생하는 방사형 디펙트를 나타내는 검사 지도(inspection map).
도 1b는 종래기술에 따른 반도체소자 제조방법에 의해 발생하는 방사형 디펙트를 나타내는 광학 이미지(optic image).
도 1c는 종래기술에 따른 반도체소자 제조방법에 의해 발생하는 방사형 디펙트를 나타내는 셈 이미지(SEM image).
도 2는 본 발명에 따른 반도체소자 제조방법에 의한 반도체기판의 상태를 나타내는 검사 지도(inspection map).
본 발명은 반도체소자 제조방법에 관한 것으로, 더욱 상세하게는 산화막 또는 질화막이 형성된 반도체기판 상부에 포토레지스트막을 형성한 후 포토리소그래피 공정을 수행하여 패턴을 형성할 때에, 패턴 형성후 방사형의 디펙트(defect)가 발생하지 않도록 하기 위하여 상기 산화막 또는 질화막을 세정하는 방법에 관한 것이다.
종래에는 소정의 하부구조를 구비하는 반도체기판 상부에 산화막 또는 질화막을 형성한 다음, 상기 결과물의 산화막 또는 질화막에 포토레지스트막을 형성하기에 앞서 별도의 처리공정 없이 포토리소그래피 공정을 수행하여 패턴을 형성하였다.
즉, 상기 산화막 또는 질화막의 상부에 포토레지스트 조성물을 스핀 코팅한 후 베이크하여 포토레지스트막을 형성한 다음, 패턴이 형성되어 있는 마스크를 통하여 특정한 파장을 갖고 있는 빛을 투영하는 노광공정을 수행하였다. 다음, 빛에 의해 노광된 영역과 비노광된 영역에 대해 용해도의 차이를 크게 나타내는 현상액을 이용하여 현상공정을 수행함으로써, 포토레지스트 패턴을 형성하였는데, 그 결과 첨부된 도 1a 내지 도 1c에서 보이는 바와 같이 방사형 디펙트가 발생하였다.
방사형 디펙트란 0.20∼1.0㎛ 크기의 원형으로 존재하는 디펙트로서, 포토레지스트 조성물을 코팅하기 위한 스핀 코팅시에 발생하는 스핀의 형태가 상기 노광공정시 포토레지스트막에 발생하는 것이다.
도 1a는 종래기술에 따른 반도체소자 제조방법에 의해 발생하는 방사형 디펙트를 나타내는 검사 지도(inspection map)를 나타내는 것으로, 산화막 또는 질화막이 형성된 반도체기판에 별도의 세정공정을 수행하지 않고, 포토레지스트막을 형성한 후 포토리소그래피 공정을 수행한 결과 방사형의 디펙트가 발생한 것을 보여주고 있다.
역시, 도 1b도 종래기술에 따른 반도체소자 제조방법에 의해 발생하는 방사형 디펙트를 나타내는 것으로, 방사형 디펙트를 저배율의 광학 이미지(optic image)로 보여주고 있고, 도 1c는 확대된 셈 이미지(SEM image)로서 전형적인 방사형 디펙트의 이미지를 보여준다.
상기한 바와 같이, 종래에는 포토레지스트막을 형성하기에 앞서 산화막 또는 질화막의 표면에 별도의 처리공정을 수행하지 않았음으로써, 소수성(hydrophobic) 상태인 산화막 또는 질화막의 표면에 포토레지스트막을 형성한 후 노광공정을 수행할 때에 방사형 디펙트가 발생하였다.
그 결과, 상기 방사형 디펙트로 인해 노광공정에서의 불량이 다량 발생하여 제조 원가 및 기간이 상승하였고, 수율이 저하되는 문제점이 있었다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 산화막 또는 질화막이 형성된 반도체기판 상부에 포토레지스트막을 형성한 후 노광공정을 수행할 때에 디펙트가 발생하지 않도록 하기 위한 반도체소자의 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는
소정의 하부구조가 구비된 반도체기판 상부에 산화막 또는 질화막을 형성하는 단계;
상기 산화막 또는 질화막을 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액으로 세정하는 단계; 및
상기 산화막 또는 질화막 상부에 포토레지스트막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법을 제공한다.
상기 단계를 포함하는 본 발명의 제조방법에 있어서, 상기 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액은 황산(H2SO4)과 과산화수소(H2 O2)의 부피비가 황산(H2SO4) : 과산화수소(H2O2) = 1∼150 : 1, 그 온도가 60∼150℃이고, 바람직하게는 황산(H2SO4)과 과산화수소(H2O2)의 부피비가 황산(H2 SO4) : 과산화수소(H2O2) = 50 : 1, 그 온도가 90℃ 또는 황산(H2SO4)과 과산화수소(H2O2)의 부피비가 황산(H2SO4) : 과산화수소(H2O2) = 4 : 1, 그 온도가 120℃인 것과,
상기 포토레지스트막은 i-line용 포토레지스트 수지, KrF용 포토레지스트 수지 또는 ArF용 포토레지스트 수지로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 상세하게 설명하면 다음과 같다.
본 발명에서는 반도체소자 제조공정에 이용되는 산화막 또는 질화막의 상부에 포토레지스트막을 형성한 후 노광공정을 수행할 때에 발생하는 방사형 디펙트가 산화막 또는 질화막 표면의 상태와 관련이 있다는 사실에 기인하여, 소수성 상태의 산화막 또는 질화막 표면을 친수성(hydrophilic) 상태로 바꾸어 주고자 한다.
이를 위한 수단으로, 본 발명에서는 세정공정에 황산(H2SO4)과 과산화수소 (H2O2)의 혼합용액을 사용한다.
그 공정순서를 살펴보면, 먼저 소정의 하부구조가 구비된 반도체기판의 상부 에 산화막 또는 질화막을 형성한다.
다음, 상기 결과물의 산화막 또는 질화막을 황산(H2SO4) 및 과산화수소(H2O 2)의 혼합용액으로 세정한다.
그 결과, 산화막 또는 질화막의 표면 상태가 소수성에서 친수성으로 변화된다.
이때, 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액은 세정되는 막의 종류에 따라 다른 조성과 온도가 되도록 조절하여 사용한다. 일반적으로, 과산화수소 (H2O2)에 의해 세정되는 막의 손상이나 데미지가 발생하기 때문에, 세정의 효과가 최대로 구현되도록 함과 동시에 막의 손상이나 데미지를 최소화할 수 있는 조건으로 그 조성 및 온도를 조절한다.
바람직하게는 황산(H2SO4)과 과산화수소(H2O2)의 부피비가 황산(H 2SO4) : 과산화수소(H2O2) = 1∼150 : 1, 그 온도가 60∼150℃이고, 더욱 바람직하게는 황산(H2SO4)과 과산화수소(H2O2)의 부피비가 황산(H2SO 4) : 과산화수소(H2O2) = 50 : 1, 그 온도가 90℃인 혼합용액을 사용하거나, 황산(H2SO4)과 과산화수소(H2O 2)의 부피비가 황산(H2SO4) : 과산화수소(H2O2) = 4 : 1, 그 온도가 120℃인 혼합용액을 사용하여 산화막 또는 질화막의 표면을 세정한다.
다음, 상기 세정된 산화막 또는 질화막 상부에 i-line용 포토레지스트 수지, KrF용 포토레지스트 수지 또는 ArF용 포토레지스트 수지를 포함하는 조성물을 스핀 코팅한 다음, 베이크하여 포토레지스트막을 형성한다.
다음, 패턴이 형성되어 있는 마스크를 통하여 특정한 파장을 갖고 있는 빛을 투영하는 노광공정을 수행한다.
다음, 빛에 의해 노광된 영역과 비노광된 영역에 대해 용해도의 차이를 크게 나타내는 현상액을 이용하여 현상공정을 수행하여 포토레지스트 패턴을 형성하면 방사형 디펙트가 발생하지 않는다.
아울러, 상기 포토레지스트막 형성시 스핀 코팅에 사용되는 펌프를 소용량의 것으로 사용하고, 산화막 또는 질화막을 세정한 후 포토레지스트 조성물을 코팅하기에 앞서 산화막 또는 질화막 표면에 혼합 유기용제인 시너(thinner)를 뿌린 후에 포토레지스트 조성물을 코팅함으로써, 방사형 디펙트의 발생을 더욱 억제시킬 수 있다.
이러한 본 발명에 따른 반도체소자 제조방법에 대한 구체적인 실시예를, STI 공정으로 소자분리막을 형성시킨 후, 활성영역에 이온 주입을 하여 소오스 영역 및 드레인 영역을 형성시키는 공정에 적용하는 경우를 살펴보면 다음과 같다.
먼저, 반도체기판 상부에 패드산화막 및 패드질화막을 순차적으로 형성한 다음, 소자분리마스크를 이용하여 상기 패드질화막을 패터닝하여 패드질화막 패턴을 형성한다.
다음, 상기 패드질화막 패턴을 하드마스크로 패드산화막 및 반도체 기판을 식각하여 소자분리영역으로 예정된 부위에 트렌치를 형성한 다음, 트렌치 표면에 열 산화막을 형성한다.
다음, 상기 구조의 전체표면 상부에 질화막을 형성한 후 전면식각하여 열산화막의 상부 및 패드질화막 패턴의 측벽에 측벽질화막을 형성한 다음, 측벽질화막의 상부에 라이너 산화막을 형성한다.
다음, 상기 결과물 전면에 매립산화막을 증착한 후 어닐링(annealing)한 다음, CMP 공정으로 평탄화하여 소자분리막을 형성하고, 패드질화막 패턴을 제거한다.
다음, 상기 결과물 전면에 문턱전압을 조절하는 역할을 하는 산화막을 형성한 다음, 전술한 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액을 사용하여 상기 문턱전압을 조절하는 산화막을 세정한다.
상기 혼합용액은 황산(H2SO4)과 과산화수소(H2O2)의 부피비가 황산(H2SO4) : 과산화수소(H2O2) = 50 : 1, 그 온도가 90℃이거나, 황산(H2SO4) : 과산화수소(H2O2) = 4 : 1, 그 온도가 120℃인 것이 바람직하다.
다음, 상기 문턱전압을 조절하는 산화막 상부에 i-line용 포토레지스트 수지, KrF용 포토레지스트 수지 또는 ArF용 포토레지스트 수지를 포함하는 조성물을 스핀 코팅한 다음, 베이크하여 포토레지스트막을 형성한다.
다음, 패턴이 형성되어 있는 마스크를 통하여 특정한 파장을 갖고 있는 빛을 투영하는 노광공정을 수행한다.
다음, 빛에 의해 노광된 영역과 비노광된 영역에 대해 용해도의 차이를 크게 나타내는 현상액을 이용하여 현상공정을 수행함으로써, 포토레지스트 패턴을 형성 한 결과, 첨부된 도 2에서 보이는 바와 같이 방사형 디펙트가 발생하지 않았다.
다음, 상기 포토레지스트 패턴을 마스크로 사용하여 활성영역에 이온 주입공정을 수행함으로써, 소오스 영역 및 드레인 영역을 형성한다.
이상에서 살펴본 바와 같이, 본 발명에서는 산화막 또는 질화막이 형성된 반도체기판 상부에 포토레지스트막을 형성한 후 노광공정을 수행할 때에 방사형의 디펙트가 발생하지 않도록 하기 위하여, 포토레지스트막을 형성하기에 앞서 상기 산화막 또는 질화막을 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액으로 세정함으로써, 노광공정에서의 불량이 감소하여 재작업이 방지되어 제조 원가가 절감되고, 이를 통해 제조 기간이 단축될 뿐만 아니라, 수율이 향상되었다.

Claims (5)

  1. 소정의 하부구조가 구비된 반도체기판 상부에 산화막 또는 질화막을 형성하는 단계;
    상기 산화막 또는 질화막을 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액으로 세정하는 단계;
    상기 산화막 또는 질화막 상부에 씨너(thinner)를 도포하는 단계; 및
    상기 산화막 또는 질화막 상부에 포토레지스트막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액은 황산(H 2SO4)과 과산화수소(H2O2)의 부피비가 황산(H2SO4) : 과산화수소(H2O 2) = 1∼150 : 1이고, 그 온도가 60∼150℃인 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액은 황산(H 2SO4)과 과산화수소(H2O2)의 부피비가 황산(H2SO4) : 과산화수소(H2O 2) = 50 : 1이고, 그 온도가 90℃인 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 황산(H2SO4) 및 과산화수소(H2O2)의 혼합용액은 황산(H 2SO4)과 과산화수소(H2O2)의 부피비가 황산(H2SO4) : 과산화수소(H2O 2) = 4 : 1이고, 그 온도가 120℃인 것을 특징으로 하는 반도체소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 포토레지스트막은 i-line용 포토레지스트 수지, KrF용 포토레지스트 수지 또는 ArF용 포토레지스트 수지로 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020030052824A 2003-07-30 2003-07-30 반도체소자 제조방법 KR100960483B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030052824A KR100960483B1 (ko) 2003-07-30 2003-07-30 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030052824A KR100960483B1 (ko) 2003-07-30 2003-07-30 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR20050014260A KR20050014260A (ko) 2005-02-07
KR100960483B1 true KR100960483B1 (ko) 2010-06-01

Family

ID=37225424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052824A KR100960483B1 (ko) 2003-07-30 2003-07-30 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR100960483B1 (ko)

Also Published As

Publication number Publication date
KR20050014260A (ko) 2005-02-07

Similar Documents

Publication Publication Date Title
US8053368B2 (en) Method for removing residues from a patterned substrate
US8288271B2 (en) Method for reworking antireflective coating over semiconductor substrate
TWI699821B (zh) 半導體裝置之製造方法
KR101834253B1 (ko) 막질 간 인터믹싱을 제어하는 ｄｐｔ 공정을 이용한 반도체 소자의 제조방법 및 그 방법에 의해 제조된 반도체 소자
US8518634B2 (en) Cleaning process for semiconductor device fabrication
US6780736B1 (en) Method for image reversal of implant resist using a single photolithography exposure and structures formed thereby
US7678751B2 (en) Composition for removing photoresist, method of removing photoresist and method of manufacturing a semiconductor device using the same
TWI401542B (zh) 移除上塗層而減低浸潤式微影之缺陷
KR100960483B1 (ko) 반도체소자 제조방법
US5858861A (en) Reducing nitride residue by changing the nitride film surface property
US8101340B2 (en) Method of inhibiting photoresist pattern collapse
US20040058515A1 (en) Semiconductor device and a fabrication method thereof
JP3914468B2 (ja) 現像欠陥防止プロセスおよびそれに用いる組成物
US6475707B2 (en) Method of reworking photoresist layer
US8163468B2 (en) Method of reducing photoresist defects during fabrication of a semiconductor device
KR100744682B1 (ko) 반도체소자의 제조방법
KR100584498B1 (ko) 포토레지스트 패턴 제거 방법
JP2001092152A (ja) 半導体装置の製造方法
KR100905598B1 (ko) 포토레지스트 패턴 형성 방법
KR100366624B1 (ko) 반사 방지막을 이용하는 반도체 소자 제조방법
KR20060054681A (ko) 포토레지스트 패턴 및 박막 패턴 형성방법
KR100195230B1 (ko) 반도체 소자의 사진 식각 방법
KR20000045237A (ko) 반도체 소자의 제조방법
US8778602B2 (en) Single photoresist approach for high challenge photo process
KR960013781B1 (ko) 필드산화막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee