KR0179020B1 - 딥 콘택트에서의 금속 배선 한정방법 - Google Patents

딥 콘택트에서의 금속 배선 한정방법 Download PDF

Info

Publication number
KR0179020B1
KR0179020B1 KR1019910000838A KR910000838A KR0179020B1 KR 0179020 B1 KR0179020 B1 KR 0179020B1 KR 1019910000838 A KR1019910000838 A KR 1019910000838A KR 910000838 A KR910000838 A KR 910000838A KR 0179020 B1 KR0179020 B1 KR 0179020B1
Authority
KR
South Korea
Prior art keywords
metal
contact hole
metal wiring
deep contact
photosensitive agent
Prior art date
Application number
KR1019910000838A
Other languages
English (en)
Other versions
KR920015517A (ko
Inventor
양두영
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019910000838A priority Critical patent/KR0179020B1/ko
Publication of KR920015517A publication Critical patent/KR920015517A/ko
Application granted granted Critical
Publication of KR0179020B1 publication Critical patent/KR0179020B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Abstract

본 발명은 금속배선을 정확하게 형성할 수 있고 한정 공정시 주위 물질을 손상시키지 않도록 한 딥 콘택트 홀에서의 금속 배선한정 방법을 제공하기 위한것으로 이를 위해 딥 콘택트 홀의 표면에 소정두께의 금속을 증착하는 단계, SOG 막을 상기 딥 콘택트 홀내에 채워넣어 금속표면을 평탄화시키는 단계, 금속 표면 상에 포토/에치 공정을 실시하여 불필요한 부분을 제거하므로써 금속배선을 형성하는 단계가 차례로 포함된다.

Description

딥 콘택트에서의 금속 배선 한정방법
제1도 (a)는 종래의 구조평면도.
제1도 (b)는 종래의 구조단면도.
제2도 (a)는 본발명의 구조평면도.
제2도 (b)는 본발명의 구조단면도.
제3도는 본 발명의 제조공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 금속 2 : 감광제
3 : SOG막
본 발명은 딥 콘택트(Deep Contact)에서의 금속배선한정(Define) 방법에 관한 것으로, 특히 콘택트 싸이즈(Size)가 작은 고집적 메모리에서 실리콘과 접촉을 하는 금속을 한정하는 공정(즉 포토/에치 공정)에 적당하도록 한 것이다.
종래에는 제1도 (a)와 제1도 (b)에 나타낸 바와같이 콘택트 홀(Hole)의 표면에 금속(1)을 증착하고 감광제(2)를 도포하여 금속배선을 한정한 후 에치공정을 실시하여 금속 배선을 형성하였다.
그러나 상기 종래기술은 제1도 (a)(b)에 나타낸 바와같이 콘택트홀의 깊이가 깊을수록 감광제(2)를 도포할 경우 제1도 (b)의 소정간격(d)만큼의 단차가 발생하였다.
따라서 상기 감광제(2)를 마스크로 금속(1)을 에치할 경우 아래층의 금속(1) 및 기판의 접합이 손상될 우려가 있었다.
또한 감광제(2)의 단차발생으로 인해 깨끗한 감광제(2)의 패턴과 에치패턴을 얻기가 어려웠다.
본 발명은 상기 단점을 제거키위한 것으로 금속배선 한정을 위한 감광제 도포시 감광제의 표면 평탄화를 위한 방법을 제공하는데 그 목적이 있다.
이를 첨부된 제2도 (a)와 제2도 (b)및 제3도를 참조하여 설명하면 다음과 같다.
제2도 (a)와 제2도 (b)는 본 발명에 의해 금속배선을 감광제로 한정한 상태의 평면도 및 단면도로서 딥 콘택트홀 표면에 금속(1)을 증착하고 SOG(Spin On Glass)막(또는 폴리마이드막)(3)을 이용하여 금속(1)의 표면을 평탄화시킨다음 감광제(2)를 이용한 포토/에치 공정을 거쳐 금속배선을 한정한 것이다.
제3도는 본 발명에 의한 금속배선 형성공정단면도로서, 먼저 제3도(a)와 같이 딥 콘택트홀의 표면에 배선용금속(1)을 소정두께로 증착시킨 다음 SOG막(또는 폴리마이드막)(3)을 두껍게 형성한다.
이때 딥 콘택트홀 부위는 SOG막(3)으로 꽉들어차게 된다.
이어 제3도 (b)와 같이 상기 SOG막(3)을 에치백하여 금속(1)이 평탄화되도록 한다.
그리고 제3도 (c)와 같이 상기 SOG막(3)으로 인해 표면이 평탄화된 금속(1)의 표면에 감광제(2)를 도포하고 현상하여 금속배선의 패턴을 형성한 후 에치공정을 실시하여 금속(1)의 불필요한 부분을 제거하므로써 금속배선이 완성된다.
이상과같이 본발명에 의하면 다음과 같은 효과가 발생한다.
첫째, 감광제를 이용한 포토 공정시 촛점의 깊이가 균일하게 되므로 금속배선의 한정을 정확하게 행할 수 있다.
둘째, 제2도 (a)의 폭(a)와 같이 콘택트홀 부위에 감광제를 도포할 시 오버싸이즈(Oversize)효과를 충분히 이용하므로 금속 에치시 주위 손상의 위험성이 제거된다.
세째, 감광제가 평탄하게 도포되므로 콘택트홀 속에 도포될 때 보다 사용후 제거가 용이하다.

Claims (2)

  1. 딥 콘택트홀의 표면에 소정 두께의 금속을 증착하는 단계, SOG 막을 상기 딥 콘택트 홀내에 채워넣어 금속 표면을 평탄화시키는 단계, 금속표면상에 포토/에치 공정을 실시하여 불필요한 부분을 제거하므로써 금속배선을 형성하는 단계가 차례로 포함됨을 특징으로 하는 딥 콘택트에서의 금속배선 한정방법.
  2. 제1항에 있어서, 상기 SOG막 대신 폴리마이드막을 사용하는 것을 특징으로 하는 딥 콘택트에서의 금속배선 한정방법.
KR1019910000838A 1991-01-18 1991-01-18 딥 콘택트에서의 금속 배선 한정방법 KR0179020B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910000838A KR0179020B1 (ko) 1991-01-18 1991-01-18 딥 콘택트에서의 금속 배선 한정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910000838A KR0179020B1 (ko) 1991-01-18 1991-01-18 딥 콘택트에서의 금속 배선 한정방법

Publications (2)

Publication Number Publication Date
KR920015517A KR920015517A (ko) 1992-08-27
KR0179020B1 true KR0179020B1 (ko) 1999-04-15

Family

ID=19310029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000838A KR0179020B1 (ko) 1991-01-18 1991-01-18 딥 콘택트에서의 금속 배선 한정방법

Country Status (1)

Country Link
KR (1) KR0179020B1 (ko)

Also Published As

Publication number Publication date
KR920015517A (ko) 1992-08-27

Similar Documents

Publication Publication Date Title
KR930001956B1 (ko) 미세패턴의 형성방법
KR0179020B1 (ko) 딥 콘택트에서의 금속 배선 한정방법
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
JPS5918858B2 (ja) ホトレジスト被膜の埋込方法
KR19990057781A (ko) 반도체장치의 폴리실리콘 플러그패드 형성방법
KR100223773B1 (ko) 핀형 전하저장전극 형성 방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100388320B1 (ko) 위상반전마스크 형성방법
KR100244404B1 (ko) 반도체소자의 콘택홀 형성방법
KR0156106B1 (ko) 금속배선 공정에서의 패턴 형성방법
KR19980068052A (ko) 반도체 장치의 제조방법
KR100202665B1 (ko) 로커스 제조공정
KR0144229B1 (ko) 반도체 소자의 미세 콘택 형성 방법
KR960010064B1 (ko) 콘택홀에 선택적인 금속층 형성방법
KR100200302B1 (ko) 레이저 다이오드 제조방법
KR100214080B1 (ko) 반도체 장치 제조방법
KR100442288B1 (ko) 반도체소자의셀마스크및그의제작방법
KR19980045163A (ko) 반도체장치의 제조방법
KR0167243B1 (ko) 반도체 소자 및 그 제조방법
KR0156101B1 (ko) Psg 콘택트 마스크를 이용한 콘택트부위 식각방법
KR100213190B1 (ko) 반도체 장치의 미세패턴 형성 방법
KR0172799B1 (ko) 반도체 소자의 미세패턴 형성방법
KR0138963B1 (ko) 금속배선 형성방법
KR19980040639A (ko) 반도체장치의 비트라인 형성방법
KR0144377B1 (ko) 비트라인 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee