JPS5918858B2 - ホトレジスト被膜の埋込方法 - Google Patents

ホトレジスト被膜の埋込方法

Info

Publication number
JPS5918858B2
JPS5918858B2 JP11309576A JP11309576A JPS5918858B2 JP S5918858 B2 JPS5918858 B2 JP S5918858B2 JP 11309576 A JP11309576 A JP 11309576A JP 11309576 A JP11309576 A JP 11309576A JP S5918858 B2 JPS5918858 B2 JP S5918858B2
Authority
JP
Japan
Prior art keywords
photoresist film
photoresist
embed
recess
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11309576A
Other languages
English (en)
Other versions
JPS5339074A (en
Inventor
孝光 神山
久幸 樋口
昇雄 長谷川
喜久雄 堂田
佳史 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11309576A priority Critical patent/JPS5918858B2/ja
Publication of JPS5339074A publication Critical patent/JPS5339074A/ja
Publication of JPS5918858B2 publication Critical patent/JPS5918858B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明はホトレジスト・パターンの形成方法に関し、特
に表面に凹凸を有する基板の凹部にホトレジスト被膜を
埋め込む方法に関するものである。
表面に凹凸を有する基板の凹部にホトレジスト被膜を埋
め込み、該るホトレジスト被膜をマスクとして前記基板
の凸部を選択的にエッチングすることによつて前記基板
の表面を平坦化する技術は、例えば半導体集積回路の製
造に応用すると製造歩留を著しく向上することができ、
さらに高集積化にも大きく寄与する。本発明は該る技術
における前記凹部にホトレジスト被膜を埋め込む新規な
方法を提供するものである。一般にホトレジスト材料を
揮発性の有機系溶媒中に溶かしたホトレジスト溶液は適
度な粘度と表面張力をもつている。
またこの両者はホトレジスト材料の濃度によつて広範囲
に変えることかできる。このようなホトレジスト溶液を
表面に微細な凹凸を有する基板上に回転塗布すると、粘
度が低くかつ表面張力が小さい場合には主として重力の
作用によつて、その逆の場合には表面張力の作用によつ
て、基板の凹部では厚<凸部では薄いホトレジスト被膜
が形成される。該るホトレジスに被膜を前記凸部上面が
露出するまで全面除去することによつて前記凹部にホト
レジスト被膜を埋め込むことができる。しかしながら、
この方法にはホトレジスト被膜を埋め込める凹凸の巾に
制限かあるという欠点がある。例えば、第1図Aに示す
ように深さ0.5μmで巾5μmおよび2Ottmの凹
部2および3を有する基板「Lに、例えばシンナーで約
2倍に希釈したポジタイプ・レジストを回転塗布すると
、第1図Bに示すように凸部では約0.3μm)凹部2
では0.7〜0.8μmのホトレジスト被膜4が形成さ
れるが、凹部3の中央部ではホトレジスト被膜4の厚さ
は凸部とほぼ等しい約0.3μmとなつてしまう、その
結果、凸部上面が露出するまで前記ホトレジスト被膜3
を全面除去すると、第1図Cに示すように凹部2にはホ
トレジスト被膜3が埋め込まれ〇か、凹部3では底面の
中央部が露出してしまう。該る欠点は本発明の方法によ
つて完全に取り除くことができ、凹部の巾に制限される
ことなくホトレジスト被膜を埋め込むことが可能になつ
た。
以下に本発明の方法を実施例によつて詳細に説明する。
実施例 第2図A−Cは本発明の方法を工程順に示す断面図であ
る。
まず第1図Aに示した基板1の凹部3に周知のホトレジ
スト法によつて厚さ約0.5μmのボジタイプ・ホトレ
ジスト(たとえばAzOplateShiplay社製
のAZl35OJ)の被膜5のパターンを形成した第2
図BOこのとき凹部3の周辺とホトレジスト被膜5のパ
ターンの周辺との間VC2μm程度の間隔をあけた。つ
ぎに上記ホトレジスト材料をシンナ一で2倍に希釈した
溶液を5000r!Tnで回転塗布して凸部およびホト
レジスト被膜5の上Cは約0.3μm、凹部2卦よひ凹
部3のホトレジスト被膜5のパターンを形成しない部分
では0.3〜0.8μmの厚さのホトレジスト被膜4を
形成した第2図BOしかるのち、ホトレジスト被膜4を
プラズマ・エツチング装置を用いて全面エツチし、凸部
上面が露出したところでエツチングを停止した。このよ
うにして第2図Cに示すように凹部にはホrレジスト被
膜4を、凹部3にはホトレジスト被膜4}よび5を、0
.3〜0.5μmの厚さで埋め込むことができた。以上
の説明から明らソ・なように、本発明の方法は、凹部の
巾に制限されることなくホトレジスト被膜を容易にかつ
確実に埋め込むことができ、半導体集積回路の平坦化な
どに利用してその実用的効果極めて人なるものである。
なお上記実施例においてはホトレジスト被膜4}よび5
にボジタイプ・レジスト(AZl35OJ)を用いたが
、他のポジタイプ・レジストやネガタイプ・レジストを
用いてもよく、さらにネガタイプ・レジストとポジタイ
プ・レジストを併用することもできる。
さらにホトレジスト被膜4を形成するためのホトレジス
ト溶液の濃度や塗布条件、ホトレジスト被膜5の厚さや
形成領域などは、凹部の深さや巾に応じて適当に制御す
ればよく、前記ホトレジスト溶液の溶媒としては用いる
ホトレジスト材料に適応するものを用いればよい。
【図面の簡単な説明】
第1図は、表面に凹凸を有する基板の凹部にホトレジス
ト被膜を埋め込み従来の1方法を示す断面図、第2図は
、本発明の方法を示す断面図である。

Claims (1)

    【特許請求の範囲】
  1. 1 凹部の側面と所望の間隔を有する第1のホトレジス
    ト膜のパターンを上記凹部内に形成する工程と、第2の
    ホトレジストを塗布して上記間隔部は厚く上記第1のホ
    トレジスト膜のパターン上では薄い第2のホトレジスト
    膜を形成する工程と、上記第2のホトレジスト膜をエッ
    チして上面を平担化する工程を含むことを特徴とするホ
    トレジスト被膜の埋込方法。
JP11309576A 1976-09-22 1976-09-22 ホトレジスト被膜の埋込方法 Expired JPS5918858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11309576A JPS5918858B2 (ja) 1976-09-22 1976-09-22 ホトレジスト被膜の埋込方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11309576A JPS5918858B2 (ja) 1976-09-22 1976-09-22 ホトレジスト被膜の埋込方法

Publications (2)

Publication Number Publication Date
JPS5339074A JPS5339074A (en) 1978-04-10
JPS5918858B2 true JPS5918858B2 (ja) 1984-05-01

Family

ID=14603341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11309576A Expired JPS5918858B2 (ja) 1976-09-22 1976-09-22 ホトレジスト被膜の埋込方法

Country Status (1)

Country Link
JP (1) JPS5918858B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0055521B1 (en) * 1980-11-29 1985-05-22 Kabushiki Kaisha Toshiba Method of filling a groove in a semiconductor substrate
JPS5854635A (ja) * 1981-09-29 1983-03-31 Toshiba Corp 半導体装置の製造方法
JPS5893327A (ja) * 1981-11-30 1983-06-03 Toshiba Corp 微細加工法
JPS58210634A (ja) * 1982-05-31 1983-12-07 Toshiba Corp 半導体装置の製造方法
JPS6114723A (ja) * 1984-06-29 1986-01-22 Fujitsu Ltd 半導体メサ・エツチング方法

Also Published As

Publication number Publication date
JPS5339074A (en) 1978-04-10

Similar Documents

Publication Publication Date Title
JPH01500946A (ja) 電界効果トランジスタ用tゲート電極およびそれを形成する電界効果トランジスタ
JPS5918858B2 (ja) ホトレジスト被膜の埋込方法
JP2665568B2 (ja) 半導体装置の製造方法
JPH01292829A (ja) 半導体装置の製造方法
KR960006963B1 (ko) 반도체 장치의 이중 금속배선 형성방법
KR100328824B1 (ko) 커패시터 제조방법
KR960007805B1 (ko) 반도체 집적회로의 패턴 형성방법
KR100382547B1 (ko) 반도체 소자의 캐패시터 형성방법
JPH0269934A (ja) 半導体装置の製造方法
KR960043383A (ko) 반도체 레이저 다이오드 및 그 제조 방법
JPH01157555A (ja) 層間絶縁膜の形成方法
KR950021063A (ko) 반도체 소자의 스텝 커버리지(Step coverage) 향상방법
JPS606089B2 (ja) 半導体装置の製造方法
KR100246467B1 (ko) 위상반전마스크의 사이드 로브를 이용하는 반도체 소자의 캐패시터 제조방법
KR100256814B1 (ko) 반도체소자의 미세패턴 형성방법
JPS59136932A (ja) パタ−ン形成方法
JPH0138376B2 (ja)
KR960026231A (ko) 텅스텐 플러그 제조방법
JPH02187023A (ja) 電極パターン形成方法
JPS61296722A (ja) 半導体装置の製造方法
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
JPS5575241A (en) Method of fabricating semiconductor device
KR970003978A (ko) 디램(dram) 셀의 캐패시터의 형성 방법
KR960005813A (ko) 반도체소자의 제조방법
KR960043152A (ko) 반도체 소자의 캐패시터 및 그 제조방법