JPS59136932A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS59136932A JPS59136932A JP1184983A JP1184983A JPS59136932A JP S59136932 A JPS59136932 A JP S59136932A JP 1184983 A JP1184983 A JP 1184983A JP 1184983 A JP1184983 A JP 1184983A JP S59136932 A JPS59136932 A JP S59136932A
- Authority
- JP
- Japan
- Prior art keywords
- organic film
- etched
- resist
- pattern
- lower layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007261 regionalization Effects 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000000992 sputter etching Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 20
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、三層レジストに関するものであり、更に詳し
くは下層有機膜パターンの側面形状を被エツチング材に
対しほぼ垂直にすることのできるパターン形成方法に関
するものである。
くは下層有機膜パターンの側面形状を被エツチング材に
対しほぼ垂直にすることのできるパターン形成方法に関
するものである。
従来、三層レジスト構造を形成する場合、基板１４上に
、厚い下層有機膜１３、中間層１２．さらに、上層レジ
スト１１を形成し、上層レジスト１１をバターニングし
た（第１図（１））後、 ＣＦ４あるいはＣＩ！’４
＋Ｈ２等のフロンガスを用いたりアクティブスパッタエ
ツチング（以下ＩＬｓＢと略称）により、中間層１２を
エツチングしく第１図（２））、さらに、中間層１２を
マスクとして、下層有機膜１３を０２１ＬＳＥによりエ
ツチングする（第１図（３））。
、厚い下層有機膜１３、中間層１２．さらに、上層レジ
スト１１を形成し、上層レジスト１１をバターニングし
た（第１図（１））後、 ＣＦ４あるいはＣＩ！’４
＋Ｈ２等のフロンガスを用いたりアクティブスパッタエ
ツチング（以下ＩＬｓＢと略称）により、中間層１２を
エツチングしく第１図（２））、さらに、中間層１２を
マスクとして、下層有機膜１３を０２１ＬＳＥによりエ
ツチングする（第１図（３））。
この従来プロセスにおいて、中間層をフロンガスにより
エツチングすることにより、Ｆが下層有機膜表面領域１
５に打ち込まれる。０２１Ｌ８Ｂ時に。
エツチングすることにより、Ｆが下層有機膜表面領域１
５に打ち込まれる。０２１Ｌ８Ｂ時に。
Ｆが拡散し、下層有機膜上部にサイドエツチング１６が
見られる。
見られる。
例えばシリコン基板上に下ノー有機膜としてノボラック
系ポジレジストを厚く堆、抗し１次いで中間層としてそ
の上に８ｉ０２膜を厚さ０１〜０３μｍ形成し、その上
に上層レジストを形成し、上層レジストをパターン化し
、 ８ｉ０．膜をＣＦ４＋ Ｈ２を用い。
系ポジレジストを厚く堆、抗し１次いで中間層としてそ
の上に８ｉ０２膜を厚さ０１〜０３μｍ形成し、その上
に上層レジストを形成し、上層レジストをパターン化し
、 ８ｉ０．膜をＣＦ４＋ Ｈ２を用い。
圧力１５ｍｔｏｒｒ、α０６Ｗ／ａｍ２．２ ｓ分の条
件テ工ツチングした。すると５ｉＯｚｌＦＪと接した部
分の下層有機膜表面に幅が片側Ｑ１５μｍ、深さ０２μ
ｍていどのサイドエツチングが見られた。またとのり＝
イドエツチングの他にも下層有機膜の断面形状が全体と
して台形になっていた。このサイドエツチング及び台形
の断面形状は微細なパターンを被エツチング拐に形成す
るときの重大な障害となる。
件テ工ツチングした。すると５ｉＯｚｌＦＪと接した部
分の下層有機膜表面に幅が片側Ｑ１５μｍ、深さ０２μ
ｍていどのサイドエツチングが見られた。またとのり＝
イドエツチングの他にも下層有機膜の断面形状が全体と
して台形になっていた。このサイドエツチング及び台形
の断面形状は微細なパターンを被エツチング拐に形成す
るときの重大な障害となる。
不発ＩＪＪはこのような欠点を除去し、下層有機膜の断
面形状をほぼ垂直に一トることができる三層構造形成プ
ロセスを提供することを目的とするものである。
面形状をほぼ垂直に一トることができる三層構造形成プ
ロセスを提供することを目的とするものである。
本発明によれは披エツチング月上に下層有機膜中間層、
レジストをこの順に形成し７た三層レジス１を用いたパ
ターン形成方法において、中間層をレンストパターン全
マスクとしてエツチングし。
レジストをこの順に形成し７た三層レジス１を用いたパ
ターン形成方法において、中間層をレンストパターン全
マスクとしてエツチングし。
次いで不活性ガスあるいは窒素ガスにより下層有機膜表
面をエツチングすることによって下層有機膜パターンの
ｌ１ｌｌｉｉｕ形状を前記彼エツチング材に対してほぼ
垂直とすることを特徴とするパターン形成方法が得られ
る１゜ 以下１本発明について実施例を示す図面を参照して説明
する。第２図は一実施例を説明するための模式的断面図
である。基板２４上に厚い下層有機ＩＩ！２３、中間層
２２、さらに上層レジスト２１を形成し、上層レジスト
２１をノくターニングした（第２図（１））後ｃｉ″４
あるいはＣＦ４＋Ｈ２等を用いたフロンガスによるＲ１
により中間層２２をエツチングする（第２図（２））。
面をエツチングすることによって下層有機膜パターンの
ｌ１ｌｌｉｉｕ形状を前記彼エツチング材に対してほぼ
垂直とすることを特徴とするパターン形成方法が得られ
る１゜ 以下１本発明について実施例を示す図面を参照して説明
する。第２図は一実施例を説明するための模式的断面図
である。基板２４上に厚い下層有機ＩＩ！２３、中間層
２２、さらに上層レジスト２１を形成し、上層レジスト
２１をノくターニングした（第２図（１））後ｃｉ″４
あるいはＣＦ４＋Ｈ２等を用いたフロンガスによるＲ１
により中間層２２をエツチングする（第２図（２））。
そのおとＡｒあるいはＮ２を用いたスパッタエツチング
により、■（゛の存在する下層有機膜上層部２５を除去
する（第２図（３））。
により、■（゛の存在する下層有機膜上層部２５を除去
する（第２図（３））。
そのあと０２几ＳＥにより、下層有機膜２３をエツチン
グする。このようにして垂直な１ｇ１面形状をもった下
層有機膜のパターンが得られ、従って設計寸法どおりの
被エツチング材のノくターンが得られる。Ａｒあるいは
Ｎ２だけでなく他の不活性力スによりＦの存在する領域
を除去しても良い。本発明により、三層レジスト構造プ
ロセスにおいて下層有機膜の断面形状をほぼ垂直にする
ことが可能となった。
グする。このようにして垂直な１ｇ１面形状をもった下
層有機膜のパターンが得られ、従って設計寸法どおりの
被エツチング材のノくターンが得られる。Ａｒあるいは
Ｎ２だけでなく他の不活性力スによりＦの存在する領域
を除去しても良い。本発明により、三層レジスト構造プ
ロセスにおいて下層有機膜の断面形状をほぼ垂直にする
ことが可能となった。
第１図は従来の三層レジスト形成プロセスを説明するた
めの模式的断面図。第２図は本発明によるパターン形成
プロセスを説明するための模式的断面図。 図中の番号は以下のものを示している。 １、 ｌ、２１・・・上層レジスト １２．２２・・・・中間層 １３．２３ 下層有機膜 １４、２４・・・・基板 １．５．２５・・・・・Ｆの存在する領域１６ 下層有
機膜上部のサイドエツチング。 、・′−−７・、 代理人弁理上内 原 晋ｉ［、； 筈１図 （３） 纂２図
めの模式的断面図。第２図は本発明によるパターン形成
プロセスを説明するための模式的断面図。 図中の番号は以下のものを示している。 １、 ｌ、２１・・・上層レジスト １２．２２・・・・中間層 １３．２３ 下層有機膜 １４、２４・・・・基板 １．５．２５・・・・・Ｆの存在する領域１６ 下層有
機膜上部のサイドエツチング。 、・′−−７・、 代理人弁理上内 原 晋ｉ［、； 筈１図 （３） 纂２図
Claims (1)
- 被エツチング材上に下層有機膜、中間層、レジストをこ
の順に形成した三層レジストを用いたパターン形成方法
において、中間層をレジストパターンをマスクとしてエ
ツチングし２次いで不活性ガスあるいは窒素ガスにより
下層有機膜表面をエツチングすることによって下層有機
膜パターンの側面形状を前８１シ被エツチング材に対し
てにぼ垂直とすることを特徴とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184983A JPS59136932A (ja) | 1983-01-27 | 1983-01-27 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184983A JPS59136932A (ja) | 1983-01-27 | 1983-01-27 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59136932A true JPS59136932A (ja) | 1984-08-06 |
Family
ID=11789167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1184983A Pending JPS59136932A (ja) | 1983-01-27 | 1983-01-27 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59136932A (ja) |
-
1983
- 1983-01-27 JP JP1184983A patent/JPS59136932A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06204347A (ja) | コンタクトホールを形成する方法 | |
| CN100449695C (zh) | 用于制造半导体器件的方法 | |
| JPS59136932A (ja) | パタ−ン形成方法 | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JPS5918858B2 (ja) | ホトレジスト被膜の埋込方法 | |
| KR100909758B1 (ko) | 반도체 소자의 제조 방법 | |
| US4772569A (en) | Method for forming oxide isolation films on french sidewalls | |
| JPH01241117A (ja) | アライメント・マーク | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPH03201530A (ja) | 微細孔の形成方法 | |
| JPH02189922A (ja) | 半導体装置の製造方法 | |
| JPH01196821A (ja) | 半導体装置の製造方法 | |
| JPH06204217A (ja) | 半導体装置の製造方法 | |
| JPH01281722A (ja) | アライメント・マーク | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| JPS5637674A (en) | Manufacture of semiconductor device | |
| JPS60160125A (ja) | 半導体装置の製造方法 | |
| JPH01157555A (ja) | 層間絶縁膜の形成方法 | |
| JPH0138376B2 (ja) | ||
| JPH0442970A (ja) | 半導体装置およびその製造方法 | |
| JPS6394625A (ja) | 半導体装置の製造方法 | |
| JPS59172648A (ja) | Ｘ線露光用マスク | |
| JPH03175629A (ja) | 半導体装置の製造方法 | |
| JPS62181447A (ja) | 半導体装置の製造方法 | |
| JPH03268334A (ja) | 半導体装置の製造方法 |