JPH06204217A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06204217A JPH06204217A JP4360523A JP36052392A JPH06204217A JP H06204217 A JPH06204217 A JP H06204217A JP 4360523 A JP4360523 A JP 4360523A JP 36052392 A JP36052392 A JP 36052392A JP H06204217 A JPH06204217 A JP H06204217A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- film
- forming
- conductive
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】半導体基板の上面に、細りのない導電パターン
を形成する半導体装置の製造方法に関する。 【構成】半導体基板１１上面に、選択的に絶縁膜１２を
形成する工程と、該絶縁膜１２上にレジスト膜１３を形
成する工程と、該半導体基板１１の該絶縁膜１２が形成
されていない上面と、該絶縁膜１２上面に導電膜１４を
形成する工程と、該導電膜１４を該レジスト膜１３が露
出するまでエッチングする工程と、該レジスト膜１３を
除去する工程とからなり、該半導体基板１１上面に導電
パターン１５を形成する。
を形成する半導体装置の製造方法に関する。 【構成】半導体基板１１上面に、選択的に絶縁膜１２を
形成する工程と、該絶縁膜１２上にレジスト膜１３を形
成する工程と、該半導体基板１１の該絶縁膜１２が形成
されていない上面と、該絶縁膜１２上面に導電膜１４を
形成する工程と、該導電膜１４を該レジスト膜１３が露
出するまでエッチングする工程と、該レジスト膜１３を
除去する工程とからなり、該半導体基板１１上面に導電
パターン１５を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の上面に形
成される導電パターンの製造方法に関する。
成される導電パターンの製造方法に関する。
【０００２】
【従来の技術】従来例を図５〜図８に従って説明する。
図５〜図８は半導体基板の上面にアルミニウム材等の導
電パターンを形成する工程順を示すものである。
図５〜図８は半導体基板の上面にアルミニウム材等の導
電パターンを形成する工程順を示すものである。
【０００３】図５において、１は内部にトランジスタ、
ダイオード等の半導体素子を構成する不純物領域が形成
されているシリコン材からなる半導体基板、２は半導体
基板１上に選択的に形成された酸化膜等の絶縁膜、３は
半導体基板１の絶縁膜２が形成されていない上面と、絶
縁膜２上に被着された導電膜である。
ダイオード等の半導体素子を構成する不純物領域が形成
されているシリコン材からなる半導体基板、２は半導体
基板１上に選択的に形成された酸化膜等の絶縁膜、３は
半導体基板１の絶縁膜２が形成されていない上面と、絶
縁膜２上に被着された導電膜である。
【０００４】図６において、４は導電膜３上に、写真蝕
刻法を使って選択的に形成されたレジスト膜である。
刻法を使って選択的に形成されたレジスト膜である。
【０００５】図７において、レジスト膜４をマスクにし
て、導電膜３の不要部分を除去して導電パターン５を残
存させる。
て、導電膜３の不要部分を除去して導電パターン５を残
存させる。
【０００６】図８において、レジスト膜４を除去して、
半導体基板１上に導電パターン５を形成する。
半導体基板１上に導電パターン５を形成する。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来例においては、図７に示す如く、導電膜３をエッチン
グ処理して不要部分を除去する際に、エッチングの液又
はガスの廻り込み、エッチング速度の差等により、導電
パターン５が鼓状に蝕刻されてしまうという課題があっ
た。
来例においては、図７に示す如く、導電膜３をエッチン
グ処理して不要部分を除去する際に、エッチングの液又
はガスの廻り込み、エッチング速度の差等により、導電
パターン５が鼓状に蝕刻されてしまうという課題があっ
た。
【０００８】
【課題を解決するための手段】半導体基板上面に、選択
的に絶縁膜を形成する工程と、該絶縁膜上にレジスト膜
を形成する工程と、該半導体基板の該絶縁膜が形成され
ていない上面と、該絶縁膜上面に導電膜を形成する工程
と、該導電膜を該レジスト膜が露出するまでエッチング
する工程と、該レジスト膜を除去する工程とからなり、
該半導体基板上面に導電パターンを形成する。
的に絶縁膜を形成する工程と、該絶縁膜上にレジスト膜
を形成する工程と、該半導体基板の該絶縁膜が形成され
ていない上面と、該絶縁膜上面に導電膜を形成する工程
と、該導電膜を該レジスト膜が露出するまでエッチング
する工程と、該レジスト膜を除去する工程とからなり、
該半導体基板上面に導電パターンを形成する。
【０００９】
【作用】この半導体装置の製造方法は、導電パターンの
形状を鼓状にすることなく、細りのない導電パターンを
半導体基板上に形成する。
形状を鼓状にすることなく、細りのない導電パターンを
半導体基板上に形成する。
【００１０】
【実施例】次に、本発明に係る半導体装置の製造方法の
実施例について説明する。図１〜図４は半導体基板の上
面にアルミニウム材等の導電パターンを形成する工程順
を示すものである。
実施例について説明する。図１〜図４は半導体基板の上
面にアルミニウム材等の導電パターンを形成する工程順
を示すものである。
【００１１】図１において、１１は内部にトランジス
タ、ダイオード等の半導体素子を構成する不純物領域が
形成されているシリコン材からなる半導体基板、１２は
半導体基板１１上に選択的に形成された酸化膜等の絶縁
膜、１３は半導体基板１１、及び絶縁膜１２上にレジス
トを全面塗布し、ガラスマスクを使って絶縁膜１２上の
みに形成されたレジスト膜である。
タ、ダイオード等の半導体素子を構成する不純物領域が
形成されているシリコン材からなる半導体基板、１２は
半導体基板１１上に選択的に形成された酸化膜等の絶縁
膜、１３は半導体基板１１、及び絶縁膜１２上にレジス
トを全面塗布し、ガラスマスクを使って絶縁膜１２上の
みに形成されたレジスト膜である。
【００１２】図２において、１４は半導体基板１１の上
面、及びレジスト膜１３の上面に被着されたアルミニウ
ム材等の導電膜である。
面、及びレジスト膜１３の上面に被着されたアルミニウ
ム材等の導電膜である。
【００１３】図３において、導電膜１４をエッチング処
理して、レジスト膜１３の上面が露出するまで導電膜１
４を除去して導電パターン１５を残存させる。
理して、レジスト膜１３の上面が露出するまで導電膜１
４を除去して導電パターン１５を残存させる。
【００１４】図４において、レジスト膜１３を除去し
て、半導体基板１１上に導電パターン１５を形成する。
て、半導体基板１１上に導電パターン１５を形成する。
【００１５】上記半導体装置の製法においては、図３に
示す如く、導電膜１４をエッチング処理して、不要部分
を除去する際に、導電パターン１５の側方はレジスト膜
１３で被われるため、図４に示す如く上述した従来例の
ような鼓形状ではなく細りのない導電パターンが形成さ
れる。
示す如く、導電膜１４をエッチング処理して、不要部分
を除去する際に、導電パターン１５の側方はレジスト膜
１３で被われるため、図４に示す如く上述した従来例の
ような鼓形状ではなく細りのない導電パターンが形成さ
れる。
【００１６】
【発明の効果】上述の如く、本発明に係る半導体装置の
製造方法は、半導体基板上面に、選択的に絶縁膜を形成
する工程と、該絶縁膜上にレジスト膜を形成する工程
と、該半導体基板の該絶縁膜が形成されていない上面
と、該絶縁膜上面に導電膜を形成する工程と、該導電膜
を該レジスト膜が露出するまでエッチングする工程と、
該レジスト膜を除去する工程とからなり、該半導体基板
上面に導電パターンを形成したため、半導体基板上面に
形成される導電パターンが従来の如く鼓状でなく、細り
のない形状が得られる等の利点が生じる。
製造方法は、半導体基板上面に、選択的に絶縁膜を形成
する工程と、該絶縁膜上にレジスト膜を形成する工程
と、該半導体基板の該絶縁膜が形成されていない上面
と、該絶縁膜上面に導電膜を形成する工程と、該導電膜
を該レジスト膜が露出するまでエッチングする工程と、
該レジスト膜を除去する工程とからなり、該半導体基板
上面に導電パターンを形成したため、半導体基板上面に
形成される導電パターンが従来の如く鼓状でなく、細り
のない形状が得られる等の利点が生じる。
【図１】半導体基板上に絶縁膜、及びレジスト膜が形成
された図。
された図。
【図２】図１の半導体基板の絶縁膜が形成されていない
上面、及びレジスト膜上面に導電膜が形成された図。
上面、及びレジスト膜上面に導電膜が形成された図。
【図３】図２から導電膜の不要部分を除去した図。
【図４】図３からレジスト膜を除去して導電パターンを
形成した図。
形成した図。
【図５】従来例を示し、半導体基板上に絶縁膜及び、導
電膜を形成した図。
電膜を形成した図。
【図６】従来例を示し、図５の導電膜上にレジスト膜を
形成した図。
形成した図。
【図７】従来例を示し、図６から導電膜の不要部分を除
去した図。
去した図。
【図８】従来例を示し、図７からレジスト膜を除去して
導電パターンを形成した図。
導電パターンを形成した図。
１１ 半導体基板 １２ 絶縁膜 １３ レジスト膜 １４ 導電膜 １５ 導電パターン
Claims (1)
- 【請求項１】 半導体基板上面に、選択的に絶縁膜を形
成する工程と、該絶縁膜上にレジスト膜を形成する工程
と、該半導体基板の該絶縁膜が形成されていない上面
と、該絶縁膜上面に導電膜を形成する工程と、該導電膜
を該レジスト膜が露出するまでエッチングする工程と、
該レジスト膜を除去する工程とからなり、該半導体基板
上面に導電パターンを形成したことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4360523A JPH06204217A (ja) | 1992-12-29 | 1992-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4360523A JPH06204217A (ja) | 1992-12-29 | 1992-12-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204217A true JPH06204217A (ja) | 1994-07-22 |
Family
ID=18469767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4360523A Pending JPH06204217A (ja) | 1992-12-29 | 1992-12-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204217A (ja) |
-
1992
- 1992-12-29 JP JP4360523A patent/JPH06204217A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| JPH06177265A (ja) | 半導体装置およびその製造方法 | |
| JPH06204217A (ja) | 半導体装置の製造方法 | |
| JPH07326621A (ja) | 半導体素子の微細パターン形成方法 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| JP2669160B2 (ja) | 半導体装置の製造方法 | |
| JPH02189922A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 | |
| JP2737256B2 (ja) | 半導体装置の製造方法 | |
| JPS55130140A (en) | Fabricating method of semiconductor device | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JPH01244636A (ja) | 半導体装置の製造方法 | |
| KR900015320A (ko) | 트렌치 미세패턴 형성방법 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| KR960026568A (ko) | 반도체소자의 소자분리절연막 제조방법 | |
| JPS63119534A (ja) | 半導体装置の製造方法 | |
| KR970013196A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| KR970053486A (ko) | 반도체 소자 분리방법 | |
| JPH025300B2 (ja) | ||
| KR970030094A (ko) | 박막공정을 이용한 진공소자(A vacuum device using thin film process) | |
| JPH03191575A (ja) | ショットキー接合電極の形成方法 | |
| JPH01130546A (ja) | 電極配線の形成方法 |