KR100909758B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100909758B1
KR100909758B1 KR1020060115888A KR20060115888A KR100909758B1 KR 100909758 B1 KR100909758 B1 KR 100909758B1 KR 1020060115888 A KR1020060115888 A KR 1020060115888A KR 20060115888 A KR20060115888 A KR 20060115888A KR 100909758 B1 KR100909758 B1 KR 100909758B1
Authority
KR
South Korea
Prior art keywords
pattern
hard mask
mask layer
layer
etched
Prior art date
Application number
KR1020060115888A
Other languages
English (en)
Other versions
KR20080046435A (ko
Inventor
김서민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060115888A priority Critical patent/KR100909758B1/ko
Publication of KR20080046435A publication Critical patent/KR20080046435A/ko
Application granted granted Critical
Publication of KR100909758B1 publication Critical patent/KR100909758B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 3층의 하드마스크층을 사용하는 트리플 패터닝(Triple Patterning) 공정 중에서 1차 및 2차 패터닝 공정은 네가티브(Negative) 방법을 이용하여 하나의 하드마스크층에 수행하고, 3차 패터닝 공정은 포지티브(Positive) 방법을 이용하여 다른 하나의 하드마스크층에 수행함으로써, 두 층의 하드마스크층을 사용하여 패터닝 가능하도록 하고, 그에 따라 공정을 단순화시키는 기술을 개시한다.

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 더블 패터닝 방법을 도시한 평면도 및 단면도.
도 2a 내지 도 2c는 종래기술에 따른 반도체 소자의 더블 패터닝 방법을 도시한 평면도 및 단면도.
도 3a 내지 도 3d는 종래기술에 따른 트리플 패터닝 방법을 도시한 평면도 및 단면도.
도 4a 내지 도 4e는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 평면도 및 단면도.
< 도면의 주요부분에 대한 부호 설명 >
100a, 200a, 300a, 400a : 제 1 감광막 패턴
100b, 200b, 300b, 400b : 제 2 감광막 패턴
110a, 110b : 하드마스크층
120, 220, 320, 420 : 반도체 기판
125, 225, 325, 425 : 피식각층
130, 230, 330, 430 : 피식각층 패턴
210a, 310b, 410a, 410b : 제 2 하드마스크층
210b, 310c, 410c : 제 1 하드마스크층
215a, 315a : 제 1 하드마스크층 패턴
300c, 400c : 제 3 감광막 패턴
310a: 제 3 하드마스크층
315b : 제 2 하드마스크층 패턴
410b : 제 2 하드마스크층 제 1 패턴
415 : 제 2 하드마스크층 제 2 패턴
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 3층의 하드마스크층을 사용하는 트리플 패터닝 공정 중에서 1차 및 2차 패터닝 공정은 네가티브 방법을 이용하여 하나의 하드마스크층에 수행하고, 3차 패터닝 공정은 포지티브 방법을 이용하여 다른 하나의 하드마스크층에 수행함으로써, 두 층의 하드마스크층을 사용하여 패터닝 가능하도록 하고, 그에 따라 공정을 단순화시키는 기술을 개시한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 더블(Double) 패터닝 방법을 도시한 것으로, (ⅰ)은 평면도이고, (ⅱ)는 상기 (ⅰ)의 X - X'에 따른 단면도로서, 네가티브(Negative) 패터닝 방법을 사용한 더블 패터닝 공정을 나타낸다.
도 1a를 참조하면, 반도체 기판(120) 상부에 피식각층(125), 하드마스크 층(110a) 및 제 1 감광막(미도시)을 형성하고, 상기 제 1 감광막(미도시)을 노광 및 현상하여 라인/스페이스 패턴 형태의 제 1 감광막 패턴(100a)을 형성한다.
다음에, 제 1 감광막 패턴(100a)을 마스크로 하드마스크층(110a)을 식각한 후 제 1 감광막 패턴(100a)을 제거한다.
도 1b를 참조하면, 전체 상부에 제 2 감광막(미도시)을 형성하고, 상기 제 2 감광막(미도시)을 노광 및 현상하여 제 2 감광막 패턴(100b)을 형성한다.
여기서, 제 2 감광막 패턴(100b)은 식각된 하드마스크층(110b) 중앙부가 노출되도록 라인/스페이스 패턴 형태로 형성되는 것이 바람직하다.
다음에, 제 2 감광막 패턴(100b)을 마스크로 식각된 하드마스크층(110b)을 패터닝하여 하드마스크층 패턴(미도시)을 형성하고, 제 2 감광막 패턴(100b)을 제거한다.
도 1c를 참조하면, 상기 하드마스크층 패턴(미도시)을 마스크로 피식각층(125)을 식각하여 라인/스페이스 형태의 피식각층 패턴(130)을 형성한다.
여기서, 네가티브 패터닝 방법을 적용하여 1 : 1 라인/스페이스 형태의 피식각층 패턴(130)을 형성하는 경우 한 층의 하드마스크층만 형성하여도 패터닝이 가능한 것을 알 수 있다.
도 2a 내지 도 2c는 종래 기술에 따른 반도체 소자의 더블 패터닝 방법을 도시한 것으로, (ⅰ)은 평면도이고, (ⅱ)는 상기 (ⅰ)의 X - X'에 따른 단면도로서, 포지티브(Positive) 패터닝 방법을 사용한 더블 패터닝 공정을 나타낸다.
도 2a를 참조하면, 반도체 기판(220) 상부에 피식각층(225), 제 1 하드마스 크층(210b), 제 2 하드마스크층(210a) 및 제 1 감광막(미도시)을 형성하고, 상기 제 1 감광막(미도시)을 노광 및 현상하여 라인/스페이스 패턴 형태의 제 1 감광막 패턴(200a)을 형성한다.
도 2b를 참조하면, 제 1 감광막 패턴(200a)을 마스크로 제 2 하드마스크층(210a)을 식각하여 제 2 하드마스크층 패턴(215a)을 형성한 후 제 1 감광막 패턴(200a)을 제거한다.
여기서, 제 1 감광막 패턴(200a)은 라인/스페이스 형태로 형성되며, 상기 스페이스 패턴의 선폭이 상기 라인 패턴의 선폭보다 크게 형성되는 포지티브 패터닝인 것이 바람직하다.
다음에, 전체 상부에 제 2 감광막(미도시)을 형성하고, 상기 제 2 감광막(미도시)을 노광 및 현상하여 제 2 하드마스크층 패턴(215a) 사이에 라인/스페이스 형태의 제 2 감광막 패턴(200b)을 형성한다.
다음에, 제 2 하드마스크층 패턴(215a) 및 제 2 감광막 패턴(200b)을 마스크로 제 1 하드마스크층(210b)을 식각하여 제 1 하드마스크층 패턴(미도시)을 형성하고, 제 2 하드마스크층 패턴(215a) 및 제 2 감광막 패턴(200b)을 제거한다.
도 2c를 참조하면, 상기 제 1 하드마스크층 패턴(미도시)을 마스크로 피식각층(225)을 식각하여 1 : 1 라인/스페이스 형태의 피식각층 패턴(230)을 형성한다.
여기서, 포지티브 패터닝 방법을 사용하면 각각의 패터닝 단계마다 하드마스크층이 필요하므로 더블 패터닝 공정 시 두 층의 하드마스크층을 형성하여야 패터닝이 가능한 것을 알 수 있다.
도 3a 내지 도 3d는 종래 기술에 따른 반도체 소자의 트리플(Triple) 패터닝 방법을 도시한 것으로, (ⅰ)은 평면도이고, (ⅱ)는 상기 (ⅰ)의 X - X'에 따른 단면도로서, 포지티브형 패터닝 방법을 사용한 트리플 패터닝 방법을 도시한 것이다.
도 3a를 참조하면, 반도체 기판(320) 상부에 피식각층(325), 제 1 하드마스크층(310c), 제 2 하드마스크층(310b), 제 3 하드마스크층(310a) 및 제 1 감광막(미도시)을 형성하고, 상기 제 1 감광막(미도시)을 노광 및 현상하여 제 1 감광막 패턴(300a)을 형성한다.
여기서, 제 1 감광막 패턴(300a)은 라인/스페이스 패턴 형태로 형성하되, 상기 라인 패턴 에지부의 선폭이 중앙부의 선폭에 비해 크게 형성되는 것이 바람직하다.
도 3b를 참조하면, 제 1 감광막 패턴(300a)을 마스크로 제 3 하드마스크층(310a)을 식각하여 제 3 하드마스크층 패턴(315a)을 형성하고, 제 1 감광막 패턴(300a)을 제거한다.
다음에, 전체 상부에 제 2 감광막(미도시)을 형성하고, 상기 제 2 감광막(미도시)을 노광 및 현상하여 제 1 감광막 패턴(도 3a의 300a)의 라인 패턴 중앙부에서 섬 형태의 제 2 감광막 패턴(300b)을 형성하되, 제 2 감광막 패턴(300b)은 상기 라인 패턴 중앙부로부터 이격되어 형성된다.
도 3c를 참조하면, 제 3 하드마스크층 패턴(315a) 및 제 2 감광막 패턴(300b)을 마스크로 상기 제 2 하드마스크층(310b)을 식각하여 제 2 하드마스크층 패턴(315b)을 형성하고, 제 3 하드마스크층 패턴(315a) 및 제 2 감광막 패턴(300b) 을 제거한다.
다음에, 전체 상부에 제 3 감광막(미도시)을 형성하고, 상기 제 3 감광막(미도시)을 노광 및 현상하여 제 1 감광막 패턴(도 3a의 300a)과 좌우 대칭되는 제 3 감광막 패턴(300c)을 형성한다.
다음에, 제 2 하드마스크층 패턴(315b) 및 제 3 감광막 패턴(300c)을 마스크로 제 1 하드마스크층(310c)을 식각하여 제 1 하드마스크층 패턴(미도시)을 형성하고, 제 2 하드마스크층 패턴(315b) 및 제 3 감광막 패턴(300c)을 제거한다.
도 3d를 참조하면, 제 1 하드마스크층 패턴(미도시)을 마스크로 피식각층(325)을 식각하여 피식각층 패턴(330)을 형성한다.
여기서, 포지티브형 패터닝 방법을 사용하면 각각의 단계마다 하드마스크층이 필요하므로 3층의 하드마스크층을 형성하여야 한다.
상술한 종래 기술에 따른 반도체 소자의 제조 방법에서, 트리플 패터닝 공정 시 네가티브형 패터닝 방법을 사용하는 경우 패턴 에지부가 뾰족해지는 현상이 발생하며, 포지티브형 패터닝 방법을 사용하는 경우 각각의 패터닝 공정마다 별도의 하드마스크층이 필요하여 공정이 복잡해지는 문제점이 있다.
상기 문제점을 해결하기 위하여, 3층의 하드마스크층을 사용하는 트리플 패터닝(Triple Patterning) 공정 중에서 1차 및 2차 패터닝 공정은 네가티브(Negative) 방법을 이용하여 하나의 하드마스크층에 수행하고, 3차 패터닝 공정은 포지티브(Positive) 방법을 이용하여 다른 하나의 하드마스크층에 수행함으로 써, 두 층의 하드마스크층을 사용하여 패터닝 가능하도록 하고, 그에 따라 공정을 단순화시키는 반도체 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 소자의 제조 방법은
반도체 기판 상부에 피식각층, 제 1 하드마스크층 및 제 2 하드마스크층을 순차적으로 형성하는 단계와,
제 1 사진식각공정으로 상기 제 2 하드마스크층을 식각하여 라인/스페이스 패턴 형태의 제 2 하드마스크층 제 1 패턴을 형성하는 단계와,
제 2 사진식각공정으로 상기 제 2 하드마스크층 제 1 패턴의 내부를 선택식각하여 라인/스페이스 패턴 형태의 제 2 하드마스크층 제 2 패턴을 형성하되, 상기 제 2 하드마스크층 제 2 패턴은 제 1 선폭을 갖는 라인/스페이스 패턴과, 제 1 선폭보다 큰 제 2 선폭을 갖는 라인/스페이스 패턴으로 이루어지는 단계와,
상기 제 1 선폭을 갖는 제 2 하드마스크층 제 2 패턴 사이에 섬 형태의 감광막 패턴을 형성하는 단계와,
상기 제 2 하드마스크층 제 2 패턴 및 상기 감광막 패턴을 식각마스크로하여 상기 제 1 하드마스크층을 식각하여 제 1 하드마스크층 패턴을 형성하는 단계와,
상기 제 1 하드마스크층 패턴을 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하고,
상기 피식각층, 제 1 하드마스크층 및 제 2 하드마스크층은 상이한 물질로 형성하는 것과,
상기 감광막 패턴은 상기 제 2 하드마스크층 제 2 패턴과 이격시켜 형성하는 것과,
상기 피식각층 패턴 형성 공정은 상기 제 2 하드마스크층 제 2 패턴을 제거한 후 실시하는 것과,
상기 피식각층 패턴 형성 공정 후 상기 제 1 하드마스크층 패턴을 제거하는 단계를 더 포함하는 것과,
상기 피식각층 패턴 형성 공정은 상기 제 2 하드마스크층 제 2 패턴을 남겨두고 실시하는 것과,
상기 피식각층 패턴 형성 공정 후 상기 제 1 하드마스크층 패턴 및 제 2 하드마스크층 제 2 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 4a 내지 도 4e는 본 발명에 따른 반도체 소자의 제조 방법을 도시한 것으로, (ⅰ)은 평면도이며, (ⅱ) 및 (ⅲ)은 상기 (ⅰ)의 X - X' 및 Y - Y'에 따른 절단면을 도시한 것이다.
도 4a를 참조하면, 반도체 기판(420) 상부에 피식각층(425), 제 1 하드마스크층(410c), 제 2 하드마스크층(410a) 및 제 1 감광막(미도시)을 순차적으로 형성한다.
이때, 피식각층(425), 제 1 하드마스크층(410c) 및 제 2 하드마스크층(410a)은 상이한 물질로 형성하는 것이 바람직하다.
다음에, 상기 제 1 감광막(미도시)을 노광 및 현상하여 라인/스페이스 패턴 형태의 제 1 감광막 패턴(400a)을 형성한다.
도 4b를 참조하면, 제 1 감광막 패턴(400a)을 마스크로 제 2 하드마스크층(410a)을 식각하여 라인/스페이스 패턴 형태의 제 2 하드마스크층 제 1 패턴(410b)을 형성하고, 제 1 감광막 패턴(400a)을 제거한다.
다음에, 전체 상부에 제 2 감광막(미도시)을 형성하고, 상기 제 2 감광막(미도시)을 노광 및 현상하여 제 2 하드마스크층 제 1 패턴(410b)의 내부가 노출되는 제 2 감광막 패턴(400b)을 형성하되, 제 2 감광막 패턴(400b)은 제 2 하드마스크층 제 1 패턴(410b) 양측으로부터 제 1 선폭(ⓐ)이 오픈되지 않도록 하는 영역(X - X' 단면을 도시한 (ⅱ) 참조.)과 제 2 하드마스크층 제 1 패턴(410b) 양측으로부터 상기 제 1 선폭(ⓐ)보다 큰 제 2 선폭(ⓑ)이 오픈되지 않도록 하는 영역(Y - Y' 단면을 도시한 (ⅲ) 참조.)으로 이루어진다.
도 4c를 참조하면, 제 2 감광막 패턴(400b)을 마스크로 제 2 하드마스크층 제 1 패턴(410b)의 내부를 선택 식각하여 라인/스페이스 패턴 형태의 제 2 하드마스크층 제 2 패턴(415)을 형성한 후 제 2 감광막 패턴(400b)을 제거한다.
이때, 제 2 하드마스크층 제 2 패턴(415)은 제 1 선폭(ⓐ)을 갖는 라인/스페이스 패턴(X - X' 단면을 도시한 (ⅱ) 참조.)으로 구성된 중앙부와 상기 제 1 선폭(ⓐ)보다 큰 제 2 선폭(ⓑ)을 갖는 라인/스페이스 패턴(Y - Y' 단면을 도시한 (ⅲ) 참조.)으로 구성된 에지부로 이루어진다.
이때, 제 2 하드마스크층 제 1 및 제 2 패턴(410b, 415)은 제 2 하드마스크 층(410b)에 스페이스 패턴을 형성하는 네가티브형 패터닝 방법으로 수행하는 것이 바람직하다.
도 4d를 참조하면, 제 2 하드마스크층 제 2 패턴(415)을 포함한 전체 상부에 제 3 감광막(미도시)을 형성하고, 상기 제 3 감광막(미도시)을 노광 및 현상하여 제 1 선폭(ⓐ)을 갖는 제 2 하드마스크층 제 2 패턴(415) 사이에 섬 형태의 제 3 감광막 패턴(400c)을 형성한다.
여기서, 섬 형태의 제 3 감광막 패턴(400c)은 제 2 하드마스크층 제 2 패턴(415)과 이격시켜 형성하는 것이 바람직하다.
도 4e를 참조하면, 제 2 하드마스크층 제 2 패턴(415) 및 제 3 감광막 패턴(400c)을 마스크로 제 1 하드마스크층(410c)을 식각하여 제 1 하드마스크층 패턴(미도시)을 형성하고, 제 2 하드마스크층 제 2 패턴(415) 및 제 3 감광막 패턴(400c)을 제거한다.
여기서, 상기 제 1 하드마스크층 패턴(미도시)은 제 1 하드마스크층(410c)을 패터닝하는 포지티브형 패터닝 방법으로 수행하는 것이 바람직하다.
다음에, 제 1 하드마스크층 패턴(미도시)을 마스크로 피식각층(425)을 식각하고, 상기 제 1 하드마스크층 패턴(미도시)을 제거하여 피식각층 패턴(430) 형성한다.
여기서, 피식각층 패턴(430)은 제 1 선폭(ⓐ)을 갖는 라인/스페이스 패턴(X - X' 단면을 도시한 (ⅱ) 참조.)으로 구성된 중앙부와 상기 제 1 선폭(ⓐ)보다 큰 제 2 선폭(ⓑ)을 갖는 라인/스페이스 패턴(Y - Y' 단면을 도시한 (ⅲ) 참조.)으로 구성된 에지부로 이루어진다.
이때, 피식각층 패턴(430) 형성 공정은 제 2 하드마스크층 제 2 패턴(415)을 제거하거나 남겨두고 수행할 수 있으며, 피식각층 패턴(430) 형성 후 상기 제 1 하드마스크층 패턴(미도시) 또는 상기 제 1 하드마스크층 패턴(미도시)과 제 2 하드마스크층 제 2 패턴(415)을 제거하는 단계를 더 포함한다.
본 발명에 따른 반도체 소자의 제조 방법은 3층의 하드마스크층을 사용하는 트리플 패터닝 공정 중에서 1차 및 2차 패터닝 공정은 네가티브 방법을 이용하여 하나의 하드마스크층에 수행하고, 3차 패터닝 공정은 포지티브 방법을 이용하여 다른 하나의 하드마스크층에 수행함으로써, 두 층의 하드마스크층을 사용하여 패터닝 가능하도록 하고, 그에 따라 공정이 단순화되는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

  1. 반도체 기판 상부에 피식각층, 제 1 하드마스크층 및 제 2 하드마스크층을 순차적으로 형성하는 단계;
    제 1 사진식각공정으로 상기 제 2 하드마스크층을 네거티브 방식으로 식각하여 라인/스페이스 패턴 형태의 제 2 하드마스크층 제 1 패턴을 형성하는 단계;
    제 2 사진식각공정으로 상기 제 2 하드마스크층 제 1 패턴의 내부를 네거티브 방식으로 선택식각하여 라인/스페이스 패턴 형태의 제 2 하드마스크층 제 2 패턴을 형성하되, 상기 제 2 하드마스크층 제 2 패턴은 제 1 선폭을 갖는 라인/스페이스 패턴과, 제 1 선폭보다 큰 제 2 선폭을 갖는 라인/스페이스 패턴으로 이루어지는 단계;
    상기 제 1 선폭을 갖는 제 2 하드마스크층 제 2 패턴 사이에 섬 형태의 감광막 패턴을 형성하는 단계;
    상기 제 2 하드마스크층 제 2 패턴 및 상기 감광막 패턴을 식각마스크로 상기 제 1 하드마스크층을 포지티브 방식으로 식각하여 제 1 하드마스크층 패턴을 형성하는 단계; 및
    상기 제 1 하드마스크층 패턴을 마스크로 상기 피식각층을 식각하여 피식각층 패턴을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 피식각층, 제 1 하드마스크층 및 제 2 하드마스크층은 상이한 물질로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 감광막 패턴은 상기 제 2 하드마스크층 제 2 패턴과 이격시켜 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 피식각층 패턴 형성 공정은 상기 제 2 하드마스크층 제 2 패턴을 제거한 후 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 피식각층 패턴 형성 공정 후 상기 제 1 하드마스크층 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 1 항에 있어서,
    상기 피식각층 패턴 형성 공정은 상기 제 2 하드마스크층 제 2 패턴을 남겨두고 실시하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 피식각층 패턴 형성 공정 후 상기 제 1 하드마스크층 패턴 및 제 2 하 드마스크층 제 2 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020060115888A 2006-11-22 2006-11-22 반도체 소자의 제조 방법 KR100909758B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060115888A KR100909758B1 (ko) 2006-11-22 2006-11-22 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060115888A KR100909758B1 (ko) 2006-11-22 2006-11-22 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080046435A KR20080046435A (ko) 2008-05-27
KR100909758B1 true KR100909758B1 (ko) 2009-07-29

Family

ID=39663376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060115888A KR100909758B1 (ko) 2006-11-22 2006-11-22 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100909758B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330931B2 (en) 2014-05-27 2016-05-03 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985282B1 (ko) 2008-08-21 2010-10-04 주식회사 하이닉스반도체 반도체 소자의 게이트 라인 형성방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001025A (ko) * 1999-06-01 2001-01-05 윤종용 반도체소자의 미세패턴 형성방법
KR20050116259A (ko) * 2004-06-07 2005-12-12 삼성전자주식회사 반도체 장치의 콘택홀 형성방법
KR20060094707A (ko) * 2005-02-25 2006-08-30 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010001025A (ko) * 1999-06-01 2001-01-05 윤종용 반도체소자의 미세패턴 형성방법
KR20050116259A (ko) * 2004-06-07 2005-12-12 삼성전자주식회사 반도체 장치의 콘택홀 형성방법
KR20060094707A (ko) * 2005-02-25 2006-08-30 주식회사 하이닉스반도체 반도체 소자의 패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9330931B2 (en) 2014-05-27 2016-05-03 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20080046435A (ko) 2008-05-27

Similar Documents

Publication Publication Date Title
KR100934836B1 (ko) 반도체소자의 미세패턴 형성방법
US5888678A (en) Mask and simplified method of forming a mask integrating attenuating phase shifting mask patterns and binary mask patterns on the same mask substrate
CN110021518A (zh) 自对准双重图案方法
US10593551B2 (en) Method to increase the process window in double patterning process
KR100909758B1 (ko) 반도체 소자의 제조 방법
US6680163B2 (en) Method of forming opening in wafer layer
US20080057414A1 (en) Hybrid photomask and method of fabricating the same
KR101051177B1 (ko) 이중 노광을 이용한 반도체 소자의 패턴 형성방법
US4612274A (en) Electron beam/optical hybrid lithographic resist process in acoustic wave devices
JPH05249649A (ja) フォトマスクおよびその製造方法
US5576124A (en) Phase shift mask and method for fabricating the same
KR100915064B1 (ko) 오버레이 버니어 및 그 형성 방법
US20020102469A1 (en) Method for aligning a contact or a line to adjacent phase-shifter on a mask
KR100367744B1 (ko) 반도체소자의 미세패턴 형성방법
KR960006564B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR20020046489A (ko) 이중노광에 의한 미세패턴 제조방법
KR0137997B1 (ko) 반도체 소자의 콘택홀 제조방법
KR20050089366A (ko) 반도체 장치의 패턴 형성 방법
KR20090072681A (ko) 반도체 소자의 형성 방법
KR950015617A (ko) 반도체소자의 미세패턴 제조방법
KR0185785B1 (ko) 위상반전 마스크의 제조방법
KR100268898B1 (ko) 반도체소자의콘택홀형성방법
JPH01179418A (ja) マスク
JPH01183661A (ja) フォトマスクの製造方法
KR20050002372A (ko) 반도체 소자의 마스크 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee