KR960010064B1 - 콘택홀에 선택적인 금속층 형성방법 - Google Patents
콘택홀에 선택적인 금속층 형성방법 Download PDFInfo
- Publication number
- KR960010064B1 KR960010064B1 KR1019920024025A KR920024025A KR960010064B1 KR 960010064 B1 KR960010064 B1 KR 960010064B1 KR 1019920024025 A KR1019920024025 A KR 1019920024025A KR 920024025 A KR920024025 A KR 920024025A KR 960010064 B1 KR960010064 B1 KR 960010064B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- contact hole
- layer
- depositing
- selectively
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 38
- 239000002184 metal Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 4
- 239000012535 impurity Substances 0.000 claims abstract description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 239000000460 chlorine Substances 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
요약없음
Description
제1도 내지 제4도는 본 발명에 의해 접합층에 제1금속층을 먼저 선택적으로 성장시키고, 후속 공정에서 제1금속층이 노출되는 콘택홀을 형성하고, 이 콘택홀에 매립되는 제2금속층을 증착하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판2 : 제1감광막패턴
3 : 접합층4 : 제1금속층
5 : 절연층6 : 제2감광막 패턴
7 : 콘택홀8 : 제2금속층
본 발명은 고집적반도체 소자의 콘택 제조방법에 관한 것으로, 특히 실리콘 기판의 접합층(junction layer)에 미리 선택적으로 금속층을 증착시킨 다음, 절연막을 도포하고 제1금속층의 노출되는 콘택홀을 형성한 후 다시 선택적으로 제2금속층을 증착하는 콘택홀에 선택적인 금속층 형성방법에 관한 것이다.
일반적으로, 반도체소자의 콘택홀에서 선택적으로 금속층을 증착시킬때 콘택홀 저면의 전도성 물질에서부터 증착되는 방법을 취하고 있다.
그러나, 반도체소자의 고집적화되고 디자인 룰(design rule)이 점점 작아짐에 따라 콘택홀의 폭이 좁아지나 콘택홀의 깊이는 다양하게 발생된다.
즉, 형성된 콘택홀의 폭과 길이가 각각 다르게 됨에 따라 콘택홀을 형성하기 위해 식각공정을 실시하는 경우 콘택홀 저면에 잔유물이 남는 현상이 발생된 그로인해 이러한 잔유물이 발생되는 것을 해소하기 위해 콘택홀을 형성하는 식각공정에서 과도식각을 하거나, 식각후 세척공정을 과도하게 거치는 경우 콘택홀 저면이 손상을 받는 문제가 발생 된다.
또한, 콘택홀 저면이 실리콘기판일경우 콘택홀에 금속층을 성장시키는 과정에서 실리콘의 소모가 심하게 발생되어 콘택영역의 결함을 발생시킨다.
따라서, 본 발명은 상기한 콘택홀의 저면에서 손상을 받거나 결함이 발생되는 문제점을 해결하는데 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명은 콘택홀을 형성하기 이전에 먼저 예정된 콘택영역의 실리콘기판에 불순물을 주입하여 접합층을 형성하고, 이 접합층에 선택적으로 제1금속층을 증착한 다음, 절연층을 도포하고 상기 제1금속층이 노출되는 콘택홀을 형성하고, 다시 선택적으로 제2금속층을 증착시켜 콘택홀에 금속층을 매립하는 방법을 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1도 내지 제4도는 본 발명에 의한 콘택홀을 형성하고, 콘택홀에 금속층을 증착시켜 매립하는 공정단계를 도시한 단면도이다.
제1도는 실리콘기판(1)에 접합영역이 형성될 지역이 오픈되는 제1감광막패턴(2)을 형성한 다음, 노출된 실리콘기판(1)에 실리콘기판과 다른 타입의 불순물을 주입하여 접합층(3)을 형성한 상태의 단면도이다.
참고로, 상기 제1감광막 패턴(2)은 콘택 마스크와 오픈되는 위치가 동일하다.
제2도는 염소 또는 불소가 함유된 개스 또는 액체를 사용하여 세척시킨 다음, 상기 접합층(3)에 선택화학기상 증착법에 의해 선택적으로 제1금속층(4), 예를 들어 텅스텐막을 예정된 두께 성장시킨 상태의 단면도이다.
제3도는 상기 제1감광막 패턴(2)을 제거한 후 전체구조상부에 절연층(5)을 도포한 다음, 콘택마스크용 제2감광막 패턴(6)을 형성한 후, 노출된 절연층(5)을 식각하여 제1금속층(4)이 노출되는 콘택홀(7)을 형성한 상태의 단면도이다.
제4도는 제2감광막 패턴(6)을 제거한 다음, 노출된 제1금속층(4)의 표면에 선택화학 기상증착법을 이용하여 선택적으로 제2금속층(8) 예를 들어 텅스텐막을 형성시켜서 콘택홀(7)에 금속층으로 매립한 상태의 단면도이다.
본 발명에 의하면 콘택홀의 폭과 깊이가 서로 다른 콘택홀에서 콘택홀의 저부에 있는 도전층이 오염되는 것을 방지하고, 선택화학 기상증착법에 의해 제2금속층을 콘택홀의 저면에 형성된 제1금속층의 표면에 선택적으로 증착시킴으로써 실리콘기판의 금속층을 증착할때 접합층에서 실리콘이 소모되는 것을 방지할 수가 있다.
Claims (3)
- 실리콘기판의 예정된 지역에 기판과 다른 타입의 불순물을 주입하여 접합층을 형성하고, 상기 접합층에 선택적으로 제1금속층을 증착하는 단계와, 전체구조 상부에 절연층을 도포하고, 상기 제1금속층 상부의 절연층을 식각하여 제1금속층이 노출되는 콘택홀을 형성하는 단계와, 상기 콘택홀 저부의 제1금속층의 표면에 선택적으로 제2금속층을 증착하여 콘택홀이 금속층으로 매립되도록 하는 것을 특징으로 하는 콘택홀에 선택적인 금속층 형성방법.
- 제1항에 있어서, 상기 제1 및 제2금속층은 텅스텐막으로 형성하는 것을 특징으로 하는 콘택홀에 선택적인 금속층 형성방법.
- 제1항에 있어서, 상기 접합층을 형성한 다음, 염소 또는 불소가 함유된 개스 또는 액체로 세척하는 것을 특징으로 하는 콘택홀에 선택적인 금속층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024025A KR960010064B1 (ko) | 1992-12-12 | 1992-12-12 | 콘택홀에 선택적인 금속층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024025A KR960010064B1 (ko) | 1992-12-12 | 1992-12-12 | 콘택홀에 선택적인 금속층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016727A KR940016727A (ko) | 1994-07-23 |
| KR960010064B1 true KR960010064B1 (ko) | 1996-07-25 |
Family
ID=19345332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024025A KR960010064B1 (ko) | 1992-12-12 | 1992-12-12 | 콘택홀에 선택적인 금속층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960010064B1 (ko) |
-
1992
- 1992-12-12 KR KR1019920024025A patent/KR960010064B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016727A (ko) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098687B1 (en) | Method of manufacturing a semiconductor device including burying an insulating film | |
| KR100188896B1 (ko) | 반도체장치의 제조방법과 그것에 사용하는 바이어스 이씨알씨브이디장치 | |
| CN111799150B (zh) | 半导体结构及其制备方法 | |
| KR960010064B1 (ko) | 콘택홀에 선택적인 금속층 형성방법 | |
| KR100187666B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| US6586814B1 (en) | Etch resistant shallow trench isolation in a semiconductor wafer | |
| KR950011984B1 (ko) | 텅스텐 플러그 제조방법 | |
| KR100191708B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| CN114188283B (zh) | 半导体结构的形成方法及半导体结构 | |
| KR100728990B1 (ko) | 반도체 소자의 제조방법 | |
| KR100367694B1 (ko) | 반도체소자의콘택제조방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100606917B1 (ko) | 콘택 플러그 형성 방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100281515B1 (ko) | 반도체 소자의 텅스텐막 패턴 형성방법 | |
| KR20000038221A (ko) | 듀얼 게이트산화막 제조방법 | |
| KR100349696B1 (ko) | 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법 | |
| KR100291190B1 (ko) | 반도체 기억소자 제조방법 | |
| KR100222125B1 (ko) | 텅스텐 플러그 형성방법 | |
| KR100202672B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR20030059465A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100215912B1 (ko) | 콘택홀필링방법 | |
| CN1152795A (zh) | 用离子注入湿化学蚀刻使基底上的构图结构平面化的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |