KR940016727A - 콘택홀에 선택적인 금속층 형성방법 - Google Patents

콘택홀에 선택적인 금속층 형성방법 Download PDF

Info

Publication number
KR940016727A
KR940016727A KR1019920024025A KR920024025A KR940016727A KR 940016727 A KR940016727 A KR 940016727A KR 1019920024025 A KR1019920024025 A KR 1019920024025A KR 920024025 A KR920024025 A KR 920024025A KR 940016727 A KR940016727 A KR 940016727A
Authority
KR
South Korea
Prior art keywords
metal layer
contact hole
layer
silicon substrate
insulating layer
Prior art date
Application number
KR1019920024025A
Other languages
English (en)
Other versions
KR960010064B1 (ko
Inventor
고철기
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920024025A priority Critical patent/KR960010064B1/ko
Publication of KR940016727A publication Critical patent/KR940016727A/ko
Application granted granted Critical
Publication of KR960010064B1 publication Critical patent/KR960010064B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 고집적반도체 소자의 콘택홀에 선택적인 금속층 형성방법에 관한것으로, 실리콘기판의 예정된 콘택영역에 접합층(Junction layer)을 형성하고 이 접합층에 선택적으로 제 1 금속층을 증착시키고, 절연막을 도포하고 제 1 금속층이 노출되는 콘택홀을 형성한 후 다시 선택적으로 제 2 금속층을 콘택홀에서 과도식각되는 문제와 금속층이 성장할 때 일어날 수 있는 실리콘소모를 효과적으로 해결할 수 있도록 하는 기술이다.

Description

콘택홀에 선택적인 금속층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 내지 제 4 도는 본 발명에 의해 예정된 콘택영역에 접합층을 형성하고, 접합층에만 선택적으로 제 1 금속층을 형성한 후 콘택홀을 형성하여 선택적으로 제 2 금속층을 증착하는 단계를 도시한 단면도.

Claims (3)

  1. 실리콘기판상부에 절연층을 도포하고, 절연층의 일정부분을 제거하여 하부 실리콘기판이 노출되는 다수의 콘택홀을 형성하고, 노출된 실리콘기판에 선택적으로 금속층을 증착시키는 방법에 있어서, 콘택홀의 크기와 깊이가 각각 다른 콘택홀에서 콘택홀 저부의 세척이 불량하거나 과도식각으로 하부실리콘기판이 손상되는 것을 방지하기 위하여, 실리콘기판의 예정된 콘택영역이 오픈된 감광막 패턴을 이용하여 접합층을 형성하고, 그 접합층에 선택적으로 제 1 금속층을 증착하는 단계다. 전체구조 상부에 절연층을 도포하고, 절연층의 일정부분을 식각하여 하부의 제 1 금속층이 노출된 콘택홀을 형성하는 단계와, 상기 노출된 제 1 금속층 상부에 선택적으로 제 2 금속층을 증착하는 단계로 이루어져 콘택홀을 금속층으로 매립하는 것을 특징으로 하는 콘택홀에 선택적으로 금속층 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 및 제 2 금속층은 텅스텐막으로 형성하는 것을 특징으로 하는 콘택홀에 선택적으로 금속층 형성방법.
  3. 제 1 항에 있어서, 상기 접합층을 형성한 다음, 염소 또는 불소가 함유된 개스 또는 액체로 세척하는 것을 포함하는 것을 특징으로 하는 콘택홀에 선택적으로 금속층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024025A 1992-12-12 1992-12-12 콘택홀에 선택적인 금속층 형성방법 KR960010064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920024025A KR960010064B1 (ko) 1992-12-12 1992-12-12 콘택홀에 선택적인 금속층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920024025A KR960010064B1 (ko) 1992-12-12 1992-12-12 콘택홀에 선택적인 금속층 형성방법

Publications (2)

Publication Number Publication Date
KR940016727A true KR940016727A (ko) 1994-07-23
KR960010064B1 KR960010064B1 (ko) 1996-07-25

Family

ID=19345332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024025A KR960010064B1 (ko) 1992-12-12 1992-12-12 콘택홀에 선택적인 금속층 형성방법

Country Status (1)

Country Link
KR (1) KR960010064B1 (ko)

Also Published As

Publication number Publication date
KR960010064B1 (ko) 1996-07-25

Similar Documents

Publication Publication Date Title
KR940016513A (ko) 반도체소자의 저저항 접촉형성방법
KR920700475A (ko) 티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전 매립 상호 접속방식
KR940020531A (ko) 콘택홀에 금속플러그 제조방법
KR950021084A (ko) 금속선과 콘택 플러그의 동시 형성방법
KR940016727A (ko) 콘택홀에 선택적인 금속층 형성방법
KR960002582A (ko) 반도체소자의 제조방법
KR930024106A (ko) 반도체 소자의 콘택형성방법
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
KR0137980B1 (ko) 텅스텐 플러그 제조방법
JPH0391243A (ja) 半導体装置の製造方法
KR950021225A (ko) 산화막을 이용한 금속배선 형성방법
KR950025937A (ko) 반도체 소자의 패드 형성방법
KR950021285A (ko) 금속배선층 형성방법
KR950015592A (ko) 텅스텐 플러그 형성방법
KR920010877A (ko) 금속배선 콘택형성 방법
KR960035801A (ko) 반도체 소자의 제조방법
KR950034523A (ko) 반도체장치 제조방법
KR970052327A (ko) 반도체 소자의 금속라인 형성 방법
KR950009949A (ko) 금속패턴 형성방법
KR980005467A (ko) 반도체 장치의 금속배선 형성방법
KR950006539A (ko) 반도체소자의 제조 방법
KR970053509A (ko) 반도체 소자의 다중 금속층 형성 방법
KR950009948A (ko) 금속패턴 형성방법
KR950021076A (ko) 반도체 소자의 콘택홀 형성방법
KR910003761A (ko) 반도체 소자의 다층금속배선 공정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee