KR920700475A - 티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전 매립 상호 접속방식 - Google Patents

티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전 매립 상호 접속방식

Info

Publication number
KR920700475A
KR920700475A KR1019900702631A KR900702631A KR920700475A KR 920700475 A KR920700475 A KR 920700475A KR 1019900702631 A KR1019900702631 A KR 1019900702631A KR 900702631 A KR900702631 A KR 900702631A KR 920700475 A KR920700475 A KR 920700475A
Authority
KR
South Korea
Prior art keywords
layer
depositing
adhesive layer
metal
photoresist
Prior art date
Application number
KR1019900702631A
Other languages
English (en)
Other versions
KR940001395B1 (ko
Inventor
쿠안 와이. 리아오
유씨. 차우
마우-롱 친
찰스 에스. 로우데스
Original Assignee
원본미기재
휴우즈 에어크라프트 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 휴우즈 에어크라프트 캄파니 filed Critical 원본미기재
Publication of KR920700475A publication Critical patent/KR920700475A/ko
Application granted granted Critical
Publication of KR940001395B1 publication Critical patent/KR940001395B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

티타늄-텅스텐 및 선택적 CVD 텅스텐을 사용하는 완전 매립 상호 접속방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따라서 제작된 고차 금속선을 갖는 다층 금속 집적 호로를 도시하는 것이며,
제2도는 제1도의 집적 회로의 금속선 형성에 사용된 본 발명의 방법을 도시하고 있다.

Claims (20)

  1. 고차 금속 상호 접속층을 한정하는 골을 갖는 산화물층 위에 이면 포토레지스트 마스크를 형성하는 단계, 포토레지스트 마스크 상부에 금속 플러그와 접촉하는 접착층을 증착시키는 단계, 접착층 상부에 지점도의 포토레지스트 층을 증착시키는 단계, 접착층 및 저점도 포토레지스트층을 이방성 에칭하는 단계, 지점도 포토레지스트 층을 제거하여 접착층을 노출시키는 단계 및 특정 금속을 접착층 상부에 증착시켜 고차 금속 상호 접속층을 형성하는 단계로 이루어진, 하나 이상의 금속 상홀 접속층, 이 금속 상호 접속층 위에 배치된 산화물층 및 이 산화물층내에 배치되어 금속 상호 접속층에 접속되는 금속 플러그를 갖는 다층 금속 반도체 장치에 고차(higher-order)금속 상호 접속층을 제조하는 방법.
  2. 제1항에 있어서, 이면 포토레지스트 스크의 형성 단계가, 산화물층과 금속 플러그의 상부에 제2산화물층을 증착시키는 단계, 제2산화물층의 상부에 포토레지스트층을 증착시키는 단계, 이면 포토레지스트 마스크를 한정하는 단계, 및 이면 포토레지스트 마스크를 통해 에칭시켜 산화물층에 골을 형성하는 단계로 이루어지는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 추가로 이방성을 에칭된 접착층과 저점도의 포토레지스트층을 습식 에칭시켜 접착층의 표면을 세정하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 접착층의 증착 단계가 티타늄 텅스텐 합금으로 이루어진 접착층을 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 접착층의 증착 단계가 알루미늄 합금으로 이루어진 접착층을 증착시키는 단계로 이루어진 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 접착층의 증착 단계가 티타늄 텅스텐합금으로 이루어진 접착층을 스피터링시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 접착층의 증착 단계가 알루미늄 합금으로 이루어진 접착층을 스피터링시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 접착층 상부에 특정 금속을 증착시키는 단계가 접착층 상부에 특정 텅스텐을 화학 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 접착층의 상부에 특정 금속을 증착시키는 단계가 접착층의 상부에 몰리브데늄을 화학 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  10. 골을 갖는 산화물층 위에 고차 상호 접속층을 한정하는 이면 포토레지스트 마스크를 형성시키는 단계, 포토레지스트 마스크의 상부에 금속 플러그와 접촉하는 접착층을 증착시키는 단계, 접착층의 상부에 저점도의 포토레지스트층을 증착시키는 단계, 접착층과 저점도의 포토레지스트층을 이방성으로 에칭시키는 단계, 저점도의 포토레지스트층을 제거하여 접착층을 노출시키는 단계 및 접착층의 상부에 특정 금속을 화학 증착시켜 고차 금속 상호 접속층을 형성하는 단계로 이루어진, 하나 이상의 금속 상소 접속층, 이 금속 상호 접속층 위에 증착된 산화물층 및 산화물층 내에 배치되어 금속 상호 접속층과 접속하는 금속 플러그를 갖는 다층 금속 반도체 사이에 고차 금속 상호 접속층을 제조하는 방법.
  11. 제10항에 있어서, 이면 포토레지스트 마스크의 형성단계가 제2산화물층을 산화물층과 금속 플러그의 상부에 증착시키는 단계, 포토레지스트층을 제2산화물층의 상부에 증착시키는 단계, 이면 포토레지스트 마스크를 한정하는 단계, 이면 포토레지스트 마스크를 통해 에칭시켜 산화물층에 골을 형성시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  12. 제10항에 있어서, 특정 금속을 접착층의 상부에 증착시키는 단계가 특정 텅스텐을 접착층의 상부에 화학증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  13. 제10항에 있어서, 특정 금속을 접착층의 상부에 증착시키는 단계가 몰리브데튬을 접착층 상부에 화학증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  14. 산화물층과 금속 플러그 상부에 제2산화물층을 증착시키는 단계, 포토레지스트 층을 제2산화물층의 상부에 증착시키는 단계, 이면 포토레지스트 마스크를 한정시키는 단계 및 이면 포토레지스트 마스크를 통해 에칭시켜 산화물층에 골을 형성하는 단계에 의해 그 내부에 고차 금속 상호 접속층을 한정하는 골을 갖는 산화물층에 이면 포토레지스트 마스크를 형성시키는 단계, 포토레지스트 마스크의 상부에 금속 플러그와 접촉하는 접착층을 증착시키는 단계, 접착층의 상부에 저점도의 포토레지스트 층을 증착시키는 단계, 접착층과 저점도의 포토레지스트층을 이방성으로 에칭시키는 단계, 저점도의 포토레지스트층을 제거하여 접착층을 노출시키는 단계 및 접착층의 상부에 특정 금속을 증착시켜 고차 금속 상호 접속층을 형성하는 단계로 이루어진, 하나 이상의 금속 상호 접속층, 금속 상호 접속층 위에 배치된 산화물층 및 산화물층 내에 배치되어 금속 상호 접속층과 접속되는 금속 플러그를 갖는 다층 금속 반도체 장치의 고차 금속 상호 접속층을 제조하는 방법.
  15. 제14항에 있어서, 접착층의 상부에 특정 금속을 증착시키는 단계가 접착층의 상부에 특정 텅스텐을 화학증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  16. 제14항에 있어서, 접착층의 상부에 특정 금속을 증착시키는 단계가 접착층의 상부에 몰리브데늄을 화학증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  17. 금속 상호 접속층의 상부에 산화물층을 증착시키는 단계, 산화물층에 금속 상호 접속층과 접촉하는 금속 플러그를 형성하는 단계, 산화물층과 금속 플러그의 상부에 제2산화물층을 증착시키는 단계, 제2산화물층의 상부에 이면 포토레지스트 마스크를 증착시키는 단계 이면 포토레지스트 마스크를 통해 제2산화물층 에칭시키는 단계, 에칭된 표면의 상부에 접착층의 증착시키는 단계, 접착층의 상부에 저점도의 포토레지스트 물질층을 증착시키는 단계, 접착층과 저점도의 포토레지스트 물질을 이방성으로 에칭시키는 단계, 포토레지스트 물질을 제거하여 접착층을 노출시키는 단계 및 접착층의 상부에 특정 금속을 증착시켜 고차 금속 상호 접속층을 형성하는 단계로 이루어진 상기 단계들을 다층 금속 반도체 장치가 제조될 때 까지 반복하는 것을 특징으로 하는, 금속 접속층 갖는 다층 금속 반도체 장치의 고차 금속 상호 접속층을 제조하는 방법
  18. 제17항에 있어서, 추가로 이방성으로 에칭된 접착층과 저점도의 포토레지스트 물질을 습식 에칭시켜 특정 금속층의 표면을 세정하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제17항에 있어서, 접착층의 증착 단계가 티타늄 텅스텐 합금층을 스퍼터링시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  20. 제17항에 있어서, 저착층의 증착 단계가 알루미늄 합금층을 스퍼터링시키는 단계로 이루어지는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900702631A 1989-04-17 1990-03-12 티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전매립 상호 접속방식 KR940001395B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/338,681 US4961822A (en) 1989-04-17 1989-04-17 Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten
PCT/US1990/001283 WO1990013142A1 (en) 1989-04-17 1990-03-12 Fully recessed interconnection scheme with titanium-tungsten and selective cvd tungsten
US338681 1994-11-14

Publications (2)

Publication Number Publication Date
KR920700475A true KR920700475A (ko) 1992-02-19
KR940001395B1 KR940001395B1 (ko) 1994-02-21

Family

ID=23325699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900702631A KR940001395B1 (ko) 1989-04-17 1990-03-12 티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전매립 상호 접속방식

Country Status (6)

Country Link
US (1) US4961822A (ko)
EP (1) EP0424485B1 (ko)
JP (1) JPH0685414B2 (ko)
KR (1) KR940001395B1 (ko)
DE (1) DE69015564T2 (ko)
WO (1) WO1990013142A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093710A (en) * 1989-07-07 1992-03-03 Seiko Epson Corporation Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
JPH0682631B2 (ja) * 1990-03-16 1994-10-19 株式会社東芝 半導体装置の製造方法
US5030587A (en) * 1990-06-05 1991-07-09 Micron Technology, Inc. Method of forming substantially planar digit lines
US5244538A (en) * 1991-07-26 1993-09-14 Microelectronics And Computer Technology Corporation Method of patterning metal on a substrate using direct-write deposition of a mask
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
JPH04320330A (ja) * 1991-04-19 1992-11-11 Sharp Corp 半導体装置のコンタクト部の形成方法
EP0547906B1 (en) * 1991-12-18 1997-06-25 STMicroelectronics, Inc. Method for forming contact vias in integrated circuits
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
US6297110B1 (en) * 1994-07-29 2001-10-02 Stmicroelectronics, Inc. Method of forming a contact in an integrated circuit
US5625231A (en) * 1995-03-10 1997-04-29 Advanced Micro Devices, Inc. Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology
TW381331B (en) * 1996-06-17 2000-02-01 Winbond Electronic Corp Manufacturing method for integrated circuit conductive plugs avoiding the generation of voids
JP3285509B2 (ja) * 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
JP2002093811A (ja) * 2000-09-11 2002-03-29 Sony Corp 電極および半導体装置の製造方法
US6383920B1 (en) 2001-01-10 2002-05-07 International Business Machines Corporation Process of enclosing via for improved reliability in dual damascene interconnects
US6770566B1 (en) 2002-03-06 2004-08-03 Cypress Semiconductor Corporation Methods of forming semiconductor structures, and articles and devices formed thereby
US6753248B1 (en) * 2003-01-27 2004-06-22 Applied Materials, Inc. Post metal barrier/adhesion film
KR101061296B1 (ko) * 2010-07-01 2011-08-31 주식회사 하이닉스반도체 반도체 소자 및 그 형성 방법
TWI403235B (zh) * 2010-07-14 2013-07-21 Taiwan Memory Company 埋藏式電路結構之製作方法
US8772155B2 (en) * 2010-11-18 2014-07-08 Micron Technology, Inc. Filling cavities in semiconductor structures having adhesion promoting layer in the cavities
US8859417B2 (en) 2013-01-03 2014-10-14 Globalfoundries Inc. Gate electrode(s) and contact structure(s), and methods of fabrication thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815250A (ja) * 1981-07-21 1983-01-28 Fujitsu Ltd 半導体装置の製造方法
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4708767A (en) * 1984-10-05 1987-11-24 Signetics Corporation Method for providing a semiconductor device with planarized contacts
EP0195977B1 (en) * 1985-03-15 1994-09-28 Hewlett-Packard Company Metal interconnection system with a planar surface
US4666737A (en) * 1986-02-11 1987-05-19 Harris Corporation Via metallization using metal fillets
KR910006975B1 (ko) * 1986-12-19 1991-09-14 휴우즈 에어크라프트 캄파니 도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법
JPH0670999B2 (ja) * 1986-12-27 1994-09-07 日本電気株式会社 半導体装置の層間接続方法
JPS63257268A (ja) * 1987-04-14 1988-10-25 Nec Corp 半導体集積回路
US4808545A (en) * 1987-04-20 1989-02-28 International Business Machines Corporation High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process
JPS6441240A (en) * 1987-08-07 1989-02-13 Nec Corp Semiconductor integrated circuit device
JPS6455861A (en) * 1987-08-27 1989-03-02 Mitsubishi Electric Corp Semiconductor device
JPH01225336A (ja) * 1988-03-04 1989-09-08 Mitsubishi Electric Corp 半導体装置の製造方法
JPH0234957A (ja) * 1988-07-25 1990-02-05 Matsushita Electron Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH0685414B2 (ja) 1994-10-26
US4961822A (en) 1990-10-09
EP0424485B1 (en) 1994-12-28
DE69015564T2 (de) 1995-08-10
DE69015564D1 (de) 1995-02-09
KR940001395B1 (ko) 1994-02-21
EP0424485A1 (en) 1991-05-02
JPH03505507A (ja) 1991-11-28
WO1990013142A1 (en) 1990-11-01

Similar Documents

Publication Publication Date Title
KR920700475A (ko) 티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전 매립 상호 접속방식
US5663102A (en) Method for forming multi-layered metal wiring semiconductor element using cmp or etch back
US5057186A (en) Method of taper-etching with photoresist adhesion layer
US3442012A (en) Method of forming a flip-chip integrated circuit
JPH10189592A (ja) 半導体装置の製造方法
JPH0799198A (ja) 半導体装置の製造方法
KR100396693B1 (ko) 반도체 소자의 금속배선 형성방법
KR20010027671A (ko) 다마신 구조의 배선을 구비하는 반도체 장치의 제조방법
KR970052368A (ko) 티(t)자 형태의 금속 플러그를 갖는 반도체 장치 및 그 제조방법
KR100443522B1 (ko) 반도체소자의제조방법
KR100473161B1 (ko) 반도체소자의금속배선형성방법
JPH0415925A (ja) 半導体装置の製造方法
JP3166749B2 (ja) 半導体装置およびその製造方法
JP2879755B2 (ja) 半導体装置の製造方法
KR960002582A (ko) 반도체소자의 제조방법
KR970030393A (ko) 반도체 장치의 제조방법
KR960019511A (ko) 반도체장치의 제조방법
KR920010877A (ko) 금속배선 콘택형성 방법
KR960035827A (ko) 반도체 장치용 금속 배선 및 그 제조방법
JPH01268043A (ja) 半導体装置
KR970053585A (ko) 반도체 소자의 콘택홀 매립 플러그 형성방법
KR960042952A (ko) 금속배선간 접촉을 위한 접촉창 및 그 형성방법
KR970052537A (ko) 반도체장치의 제조방법
KR930006837A (ko) 금속접착층을 이용한 텅스텐 선택증착방법
KR970052930A (ko) 반도체 소자의 금속배선막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee