KR940001395B1 - 티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전매립 상호 접속방식 - Google Patents
티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전매립 상호 접속방식 Download PDFInfo
- Publication number
- KR940001395B1 KR940001395B1 KR1019900702631A KR900702631A KR940001395B1 KR 940001395 B1 KR940001395 B1 KR 940001395B1 KR 1019900702631 A KR1019900702631 A KR 1019900702631A KR 900702631 A KR900702631 A KR 900702631A KR 940001395 B1 KR940001395 B1 KR 940001395B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- depositing
- adhesive layer
- metal
- photoresist
- Prior art date
Links
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims description 9
- 229910052721 tungsten Inorganic materials 0.000 title claims description 9
- 239000010937 tungsten Substances 0.000 title claims description 9
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims description 129
- 229910052751 metal Inorganic materials 0.000 claims description 115
- 239000002184 metal Substances 0.000 claims description 115
- 239000012790 adhesive layer Substances 0.000 claims description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims description 49
- 238000000151 deposition Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005260 corrosion Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000027756 respiratory electron transport chain Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 3
- 239000007853 buffer solution Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- -1 for example Chemical class 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
티타늄-텅스텐 및 선택적 CVD 텅스텐을 사용하는 완전매립 상호 접속방식
[도면의 간단한 설명]
본 발명의 여러가지 특성과 이점은 구성 요소를 참조 번호로 표시한 첨부도면과 관련지어 이하의 상세한 설명을 참고함으로써 더욱 용이하게 이해될 수 있을 것이다.
제1도는 본 발명의 원리에 따라서 제작된 고차 금속선을 갖는 다층 금속 집적 회로를 도시하는 것이며,
제2도는 제1도의 집적회로의 금속선 형성에 사용된 본 발명의 방법을 도시하고 있다.
[발명의 상세한 설명]
[발명의 배경]
본 발명은 일반적으로 다층 금속 반도체 장치의 제조방법, 더욱 구체적으로 산화물층을 에칭시켜 산화물층에 골을 형성하고, 이 골에 금속을 선택적으로 증착시켜 고차(higehr-order)금속선을 형성하는 다층 금속 가공 방법에 관한 것이다.
종래의 다층 금속 반도체 제조방법은 블랭킷 절연층위에 블랭킷 알루미늄을 스퍼터링시키고, 패터닝하고, 이 블랭킷층을 에칭하여 금속선을 형성하는 것을 특징으로 한다. 다층 금속선의 상호 접속은 접촉부(contact)와 바이어 개구(via opening)를 경유해서 이루어진다. 종래의 방법은 여러가지 단점이 있다. 금속선의 패터닝 및 에칭은 생산성 문제를 야기시키는 부식 및 오염을 유발시킨다. 바이어. 접촉부 및 제1금속층을 통한 금속단의 유효 범위는 엄격한 정렬 허용 오차를 요한다. 더욱 양호한 금속단의 유효 범위를 얻기 위해서는 절연층을 평면화하게 하는 것이 필요하다. 절연층은 밀집해서 위치하는 금속선에 공극과 슬리브(sleeve)를 갖는다. 제1금속층 재료인 알루미늄은 당 업계에 공지된 바와 같이 전자 이동, 부식, 힐록(hillock) 및 접속 스파이크의 문제가 있다.
[발명의 요약]
종래의 다층 금속 집적회로 제조 방법이 갖는 문제를 해결하기 위해 본 발명은, 먼저 절연층을 에칭하여 금속의 에칭 단계를 배제하고, 이어서 선택적인 금속 증착방법을 사용하여 금속선을 형성한다. 본 발명은 금속단의 유효 범위 문제를 배제하고, 다층 금속 피복의 충분한 평면화를 제공하고, 큰 종횡비의 접촉, 바이어(v
ia) 및 금속 골의 자가 정렬 충전을 제공하며 전자 이동 저항 상호 접속을 제공하는 다층 금속 회로 제조 방법을 제공한다. 본 발명의 잇점은 간단하고 실용적인 다층 집적 회로 제조 방법을 제공한다는 점이다.
구체적으로, 본 발명은 다층 금속 반도체 장치에 적어도 하나의 금속 상호 접속층, 이 금속 상호 접속층 위에 배치된 산화물층 및 이 산화물층내에 배치되어 금속 상호 접속층과 접속하는 금속 플러그를 갖는 고차 금속 상호 접속층의 제조방법을 특징으로 한다. 이 방법은 다음 단계로 이루어진다.
산화물층 위에 이면 포토레지스트 마스크를 형성하고, 고차 금속 상호 접속층을 한정하는 골을 형성한다. 이면 포토레지스트 마스크의 형성 단계는 일반적으로 다음 단계로 이루어진다. 제2산화물층을 산화물층과 금속 플러그의 상부에 증착시킨다. 포토레지스트층을 제2산화물층의 상부에 증착시킨다. 이어서, 이면 포토레지스트 마스크를 한정한다. 이면 포토레지스트를 에칭시켜 산화물층에 골을 형성시킨다. 접착층을 금속 플러그와 접촉하고 있는 포토레지스트 마스크의 상부에 증착시킨다. 통상적으로, 접착층은 티타늄 텅스텐 합금 또는 알루미늄 합금 등으로 이루어진다. 저점도의 포토레지스트층을 접착층 상부에 증착시킨다. 이어서, 접착층과 저점도 포토레지스트를 이방성으로 에칭시킨다. 예를 들면 뜨거운 과산화수소에서 침지시킴으로써 접착층, 구체적으로 티타늄 텅스텐을 산화물층의 하부 지점까지 제거시켜 연속적으로 증착된 특정 금속의 적절한 성장을 보장할 수 있다.
이어서, 습식 스트리핑 방법을 사용해서 포토레지스트층을 제거하여 접착층을 노출시킨다. 이방성으로 에칭된 접착층 및 저점도 포토레지스트층 위에 추가 HF완충 용액을 사용하는 습식 에칭 단계를 실시하여 접착층의 표면을 세정할 수도 있다. 이러한 에칭 단계는 이방성 에칭 단계 후에 실시된다. 최종적으로, 예를 들면 텅스텐 또는 몰리브데늄과 같은 특정 금속을 접착층 상부의 골에 증착시켜 고차 금속 상호 접속층을 형성한다.
[발명의 상세한 설명]
제1도는 다층 금속 집적회로(10)과 본 발명의 원리에 따라 제작된 그의 고차 금속선을 도시한 것이다. 집적 회로(10)은 실리콘기판(11)을 구비하고 있고, 그 위에 열적으로 성장된 피일드(field)산화물층(12)을 가지며, 이 층의 표면에는 N+/P+영역 (13)이 내식되어 있다. 게이트 산화물층(14)는 내식된 N+P+영역 (13)사이에 형성되며, 폴리실리콘층(15)는 게이트 산화물층(14)의 상부에 증착된다.
산화물 스페이서 (18a)와 규산인 유리를 함유할 수 있는 산화물층(18b)로 이루어진 저온 산화물층(18)은 예를 들면 피일드 산화물층(12) 및 폴리실리콘층(15) 및 내식 영역 (13)에 걸쳐서 증착된다. 바이어스들은 통상의 방법으로 저온 산화물층(13)내에 형성되어 N+/P+영역 (13)에 통로(access)를 제공한다. 금속-1선(21)을 포함하는 제1금속 상호 접속층은 도시된 바와같이 바이어에 증착된다. 통상적으로, 금속 상호 접속층은 알루미늄 등으로 이루어진다. 폴리실리콘층(15)의 일부는 저온 산화물층(18)에 폴리실리콘 플러그를 형성하여 게이트 산화물층(12)에 통로를 제공한다.
본 발명의 일면에 따르면, 제2의 저온 산화물층(20)은 금속-1선(21)상에 증착되고, 금속 플러그(23) 금속-1선(21)과 접속하도록 제2저온 산화물층내에 형성된다. 금속 플러그(23)은 텅스텐 또는 알루미늄 등으로 이루어질 수 있다. 본 발명은 금속 플러그(23)과 접촉하고 있는 제2 및 고차 금속 상호 접속선(24)의 형성을 제공한다. 이러한 금속선의 제조하는 하기 방법은 모든 다른 고차 금속선에 응용될 수 있다.
제2a도는 제1도의 집적회로(10)의 금속선(21)을 형성하는데 사용된 본 발명의 방법의 제1부분을 도시한 것이다. 제2도에 나타낸 바와 같이 금속-1선(21), 저온 산화물층(20) 및 금속 플러그(23)은 통상의 방법으로 형성되며, 이어서 제3의 저온 산화물층(20')가 저온 산화물층(20)과 금속 플러그(23)위에 증착된다. 금속-1선(21)은 6.5미크론 정도의 두께를 갖는다. 통상적으로 저온 산화물층(20)은 약 1.0μ의 두께를 갖는다. 통상적으로 금속 플러그(23)은 약 1.2μ의 두께를 갖는다. 제1포토레지스트층(30)은 제3산화물층(20')위에 증착되며, 통상의 방법으로 마스킹 및 에칭되어 형성하고자 하는 금속-2 선을 한정하는 골을 형성한다. 제1포토레지스트층(30)은 통상적으로 금속 플러그(23)의 두께와 일치시키기 위해 약 1.2μ의 두께를 갖는다.
비교적 얇은 접착층(31), 또는 특정 금속층(31)은 예를 들면 스퍼터링법을 사용하여 에칭된 표면에 증착된다. 통상적으로, 접착층(31)은 티타늄 텅스텐 합금 또는 알루미늄 합금등의 금속으로 이루어진다. 통상적으로 접착층(31)은 약 500-1000Å의 두께를 갖는다. 이어서, 저점도 포토레지스트층(32)를 접착층(31)위에 증착시켜 표면을 덮고, 홈(trench)를 일부 채운다. 저점도 포토레지스트층(32)는 통상 약 3000Å의 두께를 갖는다.
제2b도를 참조하면, 집적 회로(10)은 이어서 통상의 방법에 의해 접착층(31)이 제3산화물층(20')의 단부 하부 지점까지 제거되도록 이방성으로 에칭된다. 사용된 에칭법은 통상적으로 이방성 건식 에칭법이다. 이 과정에서 저점도 포토레지스트층(32)와 접착층(31)의 최상부가 제거된다. 이 단계에 이어, 회로(10)은 노출면을 세정하기 위해 통상의 방법으로 습식 에칭시킬 수 있다. 이 습식 에칭 단계는 접착층(31)의 표면으로부터 제1포토레지스트층(30)을 제거시킨다. 과산화수소중에 침지시킴으로써, 제2b도에서 가상선으로 나타낸 접착층(31')에 의해 화산되는 범위까지 접착층(31)을 제거할 수도 있다. 이는 접착층이 산화물층(20')위로 전혀 돌출되지 않도록 해준다. 이어서, 필요할 경우 예를 들면 불화수소(100 : 1)완충 용액을 사용하여 통상적인 예비 세정 처리를 수행할 수 있다.
제2c도를 참조하면, 제2금속층이 통상의 선택적인 금속 화학 증착 방법에 의해 골에 증착된다. 이로써 접착층(31)의 상부에 선택적인 금속-2선(24)가 형성된다. 통상적으로, 특정 텅스텐이 금속-2선(24)를 형성하는데 사용된다. 이외에 몰리브데늄과 같은 기타 특정 금속이 특정 금속-2선(24)의 형성 재료로서 사용될 수 있다.
또한, 고차 금속 상호 접속선을 상기 방법에 따라서 형성할 수도 있다. 구체적으로, 다음 산화물층을 금속-2선(24)상에 증착시키고, 이 산화물층 내에 금속-2선과 접촉하는 금속 플러그를 형성한다. 이어서, 제2a-2c도와 관련하여 기재된 처리 단계를 조합한다. 따라서, 집적회로(10)을 완성하는데 필요한 다수의 금속선을 본 발명의 원리를 사용하여 제조할 수 있다.
본 발명의 원리에 의해 형성된 금속-2선(24)는 종래의 금속선에 비해 전자 이동 저항성이 더욱 크다. 또한, 본 발명은 금속층 유효 범위 문제를 배제하며, 다층 금속 증착의 충분한 평면화를 제공하고, 큰 종횡비 접촉, 바이어 및 금속 골의 자기 정렬 충전을 제공한다.
따라서, 접착층 위에 형성되는 상호 접속 금속으로서 선택적인 CVD텅스텐과 같은 특정 금속을 사용하는 신규하고, 개선된 다층 금속 집적 회로 제조 방법을 기재하였다. 본 발명은 금속 에칭 단계를 배제하며, 따라서 문제가 되고 있는 부식 및 오염을 배제한다. 본 발명은 금속층의 유효 범위 문제를 제거한 다층 금속 집적 회로 제조 방법, 다른 금속 피복의 충분한 평면화, 큰 종횡비의 접촉, 바이어 및 금속 골의 자가 정렬 충전 및 전자 이동 저항 상호 접속을 제공한다. 본 발명의 다층 집적회로 제조방법은 간단하고, 실용적인 이점이 있다.
상기 실시태양은 본 발명의 원리의 적용을 나타내는 다수의 구체적인 실시태양의 단지 몇몇 예에 불과하다. 명백히, 본 발명의 범위를 벗어나지 않고 당 업계의 숙련된 사람들에 의해 다수의 다른 형태가 용이하게 고안될 수 있다.
Claims (20)
- 고차 금속 상호 접속층을 한정하는 골을 갖는 산화물층 위에 이면 포토레지스트 마스크를 형성하는 단계, 포토레지스트 마스크 상부에 금속 플러그와 접촉하는 접착층을 증착시키는 단계, 접착층 상부에 저점도의 포토레지스트층을 증착시키는 단계, 접착층 및 저점도 포토레지스트층을 이방성 에칭하는 단계, 저점도 포토레지스층을 제거하여 접착층을 노출시키는 단계 및 특정 금속을 접착층 상부에 증착시켜 고차 금속상호 접속층을 형성하는 단계로 이루어진, 하나 이상의 금속 상호 접속층, 이 금속 상호 접속층위에 배치된 산화물층 및 이 산화물층위에 배치되어 금속 상호 접속층에 접속되는 금속 플러그를 갖는 다층 금속 반도체 장치에 고차(higher-order)금속 상호 접속층을 제조하는 방법.
- 제1항에 있어서, 이면 포토레지스트 마스크의 형성단계가, 산화물층과 금속 플러그의 상부에 제2산화물층을 증착시키는 단계, 제2산화물층의 상부에 포토레지스트층을 증착시키는 단계, 이면 포토레지스트 마스크를 한정하는 단계, 및 이면 포토레지스트 마스크를 통해 에칭시켜 산화물층에 골을 형성하는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제1항에 있어서, 추가로 이방성으로 에칭된 접착층과 저점도의 포토레지스트층을 습식 에칭시켜 접착층의 표면을 세정하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제1항에 있어서, 접착층의 증착 단계가 티타늄 텅스텐 합금으로 이루어진 접착층을 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제1항에 있어서, 접착층의 증착 단계가 알루미늄 합금으로 이루어진 접착층을 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제1항에 있어서, 접착층의 증착 단계가 티타늄 텅스텐 합금으로 이루어진 접착층을 스퍼터링시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제1항에 있어서, 접착층의 증착 단계가 알루미늄 합금으로 이루어진 접착층을 스퍼터링시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제1항에 있어서, 접착층 상부에 특정 금속을 증착시키는 단계가 접착층 상부에 특정 텅스텐을 화학 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제1항에 있어서, 접착층의 상부에 특정 금속을 증착시키는 단계가 접착층의 상부에 몰리브데늄을 화학 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 골을 갖는 산화물층 위에 고차 금속 상호 접속층을 한정하는 이면 포토레지스트 마스크를 형성시키는 단계, 포토레지스트 마스크의 상부에 금속 플러그와 접촉하는 접착층을 증착시키는 단계, 접착층의 상부에 저점도의 포토레지스트층을 증착시키는 단계, 접착층과 저점도의 포토레지스트층을 이방성으로 에칭시키는 단계, 저점도의 포토레지스트층을 제거하여 접착층을 노출시키는 단계 및 접착층의 상부에 특정 금속을 화학 증착시켜 고차 금속 상호 접속층을 형성하는 단계로 이루어진, 하나 이상의 금속 상호 접속층, 이 금속상호 접속층 위에 증착된 산화물층 및 산화물층 내에 배치되어 금속 상호 접속층과 접속하는 금속 플러그를 갖는 다층 금속 반도체 장치에 고차 금속 상호 접속층을 제조하는 방법.
- 제10항에 있어서, 이면 포토레지스트 마스크의 형성 단계가, 제2산화물층을 산화물층과 금속 플러그의 상부에 증착시키는 단계, 포토레지스트층을 제2산화물층의 상부에 증착시키는 단계, 이면 포토레지스트 마스크를 한정하는 단계, 이면 포토레지스트 마스크를 통해 에칭시켜 산화물층에 골을 형성시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제10항에 있어서, 특정 금속을 접착층의 상부에 증착시키는 단계가 특정 텅스텐을 접착층의 상부에 화학 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제10항에 있어서, 특정 금속을 접착층의 상부에 증착시키는 단계가 몰리브데늄을 접착층 상부에 화학 증착시키는 단계로 이루어지는 것을 특징으로 하는 단계.
- 산화물층과 금속 플러그 상부에 제2산화물층을 증착시키는 단계, 포토레지스트 층을 제2산화물층의 상부에 증착시키는 단계, 이면 포토레지스트 마스크를 한정시키는 단계 및 이면 포토레지스트 마스크를 통해 에칭시켜 산화물층에 골을 형성하는 단계에 의해 그 내부에 고차 금속 상호 접속층을 한정하는 골을 갖는 산화물층에 이면 포토레지스트 마스크를 형성시키는 단계, 포토레지스트 마스크의 상부에 금속 플러그와 접촉하는 접착층을 증착시키는 단계, 접착층의 상부에 저점도의 포토레지스트층을 증착시키는 단계, 접착층과 저점도의 포토레지스트층을 이방성으로 에칭시키는 단계, 저점도의 포토레지스트층을 제거하여 접착층을 노출시키는 단계 및 접착층의 상부에 특정 금속을 증착시켜 고차 금속 상호 접속층을 형성하는 단계로 이루어진, 하나 이상의 금속 상호 접속층, 금속 상호 접속층 위에 배치된 산화물층 및 산화물층 내에 배치되어 금속 상호 접속층과 접속되는 금속 플러그를 갖는 다층 금속 반도체 장치의 고차 금속 상호 접속층을 제조하는 방법.
- 제14항에 있어서, 접착층의 상부에 특정 금속을 증착시키는 단계가 접착층의 상부에 특정 텅스텐을 화학 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제14항에 있어서, 접착층의 상부에 특정 금속을 증착시키는 단계가 접착층의 상부에 몰리브데늄을 화학 증착시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 금속 상호 접속층의 상부에 산화물층을 증착시키는 단계, 산화물층에 금속 상호 접속층과 접촉하는 금속 플러그를 형성하는 단계, 산화물층과 금속 플러그의 상부에 제2산화물층을 증착시키는 단계, 제2산화물층의 상부에 이면 포토레지스트 마스크를 증착시키는 단계, 이면 포토레지스트 마스크를 통해 제2산화물층을 에칭시키는 단계, 에칭된 표면의 상부에 접착층을 증착시키는 단계, 접착층의 상부에 저점도의 포토레지스트 물질층을 증착시키는 단계, 접착층과 저점도의 포토레지스트 물질을 이방성으로 에칭시키는 단계, 포토레지스트 물질을 제거하여 접착층을 노출시키는 단계 및 접착층의 상부에 특정 금속을 증착시켜 고차 금속 상호 접속층을 형성시키는 단계로 이루어지는 상기 단계들을 다층 금속 반도체 장치가 제조될 때까지 반복하는 것을 특징으로 하는, 금속 상호 접속층을 갖는 다층 금속 반도체 장치의 고차 금속 상호 접속층을 제조하는 단계.
- 제17항에 있어서, 추가로 이방성으로 에칭된 접착층과 저점도의 포토레지스트 물질을 습식 에칭시켜 특정 금속층의 표면을 세정하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제17항에 있어서, 접착층의 증착 단계가 티타늄 텅스텐 합금층을 스퍼터링시키는 단계로 이루어지는 것을 특징으로 하는 방법.
- 제17항에 있어서, 접착층의 증착 단계가 알루미늄 합금층을 스퍼터링시키는 단계로 이루어지는 것을 특징으로 하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/338,681 US4961822A (en) | 1989-04-17 | 1989-04-17 | Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten |
| PCT/US1990/001283 WO1990013142A1 (en) | 1989-04-17 | 1990-03-12 | Fully recessed interconnection scheme with titanium-tungsten and selective cvd tungsten |
| US338681 | 1994-11-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920700475A KR920700475A (ko) | 1992-02-19 |
| KR940001395B1 true KR940001395B1 (ko) | 1994-02-21 |
Family
ID=23325699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900702631A KR940001395B1 (ko) | 1989-04-17 | 1990-03-12 | 티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전매립 상호 접속방식 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4961822A (ko) |
| EP (1) | EP0424485B1 (ko) |
| JP (1) | JPH0685414B2 (ko) |
| KR (1) | KR940001395B1 (ko) |
| DE (1) | DE69015564T2 (ko) |
| WO (1) | WO1990013142A1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093710A (en) * | 1989-07-07 | 1992-03-03 | Seiko Epson Corporation | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same |
| US5198298A (en) * | 1989-10-24 | 1993-03-30 | Advanced Micro Devices, Inc. | Etch stop layer using polymers |
| JPH0682631B2 (ja) * | 1990-03-16 | 1994-10-19 | 株式会社東芝 | 半導体装置の製造方法 |
| US5030587A (en) * | 1990-06-05 | 1991-07-09 | Micron Technology, Inc. | Method of forming substantially planar digit lines |
| US5244538A (en) * | 1991-07-26 | 1993-09-14 | Microelectronics And Computer Technology Corporation | Method of patterning metal on a substrate using direct-write deposition of a mask |
| US5382315A (en) * | 1991-02-11 | 1995-01-17 | Microelectronics And Computer Technology Corporation | Method of forming etch mask using particle beam deposition |
| JPH04320330A (ja) * | 1991-04-19 | 1992-11-11 | Sharp Corp | 半導体装置のコンタクト部の形成方法 |
| EP0547906B1 (en) * | 1991-12-18 | 1997-06-25 | STMicroelectronics, Inc. | Method for forming contact vias in integrated circuits |
| US5275973A (en) * | 1993-03-01 | 1994-01-04 | Motorola, Inc. | Method for forming metallization in an integrated circuit |
| US6297110B1 (en) | 1994-07-29 | 2001-10-02 | Stmicroelectronics, Inc. | Method of forming a contact in an integrated circuit |
| US5625231A (en) * | 1995-03-10 | 1997-04-29 | Advanced Micro Devices, Inc. | Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology |
| TW381331B (en) * | 1996-06-17 | 2000-02-01 | Winbond Electronic Corp | Manufacturing method for integrated circuit conductive plugs avoiding the generation of voids |
| JP3285509B2 (ja) * | 1997-03-18 | 2002-05-27 | 三菱電機株式会社 | 半導体装置 |
| JP2002093811A (ja) * | 2000-09-11 | 2002-03-29 | Sony Corp | 電極および半導体装置の製造方法 |
| US6383920B1 (en) | 2001-01-10 | 2002-05-07 | International Business Machines Corporation | Process of enclosing via for improved reliability in dual damascene interconnects |
| US6770566B1 (en) | 2002-03-06 | 2004-08-03 | Cypress Semiconductor Corporation | Methods of forming semiconductor structures, and articles and devices formed thereby |
| US6753248B1 (en) * | 2003-01-27 | 2004-06-22 | Applied Materials, Inc. | Post metal barrier/adhesion film |
| KR101061296B1 (ko) * | 2010-07-01 | 2011-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
| TWI403235B (zh) | 2010-07-14 | 2013-07-21 | Taiwan Memory Company | 埋藏式電路結構之製作方法 |
| US8772155B2 (en) * | 2010-11-18 | 2014-07-08 | Micron Technology, Inc. | Filling cavities in semiconductor structures having adhesion promoting layer in the cavities |
| US8859417B2 (en) | 2013-01-03 | 2014-10-14 | Globalfoundries Inc. | Gate electrode(s) and contact structure(s), and methods of fabrication thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815250A (ja) * | 1981-07-21 | 1983-01-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| FR2566181B1 (fr) * | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
| US4708767A (en) * | 1984-10-05 | 1987-11-24 | Signetics Corporation | Method for providing a semiconductor device with planarized contacts |
| DE3650077T2 (de) * | 1985-03-15 | 1995-02-23 | Hewlett Packard Co | Metallisches Verbindungssystem mit einer ebenen Fläche. |
| US4666737A (en) * | 1986-02-11 | 1987-05-19 | Harris Corporation | Via metallization using metal fillets |
| KR910006975B1 (ko) * | 1986-12-19 | 1991-09-14 | 휴우즈 에어크라프트 캄파니 | 도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법 |
| JPH0670999B2 (ja) * | 1986-12-27 | 1994-09-07 | 日本電気株式会社 | 半導体装置の層間接続方法 |
| JPS63257268A (ja) * | 1987-04-14 | 1988-10-25 | Nec Corp | 半導体集積回路 |
| US4808545A (en) * | 1987-04-20 | 1989-02-28 | International Business Machines Corporation | High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process |
| JPS6441240A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor integrated circuit device |
| JPS6455861A (en) * | 1987-08-27 | 1989-03-02 | Mitsubishi Electric Corp | Semiconductor device |
| JPH01225336A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0234957A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
-
1989
- 1989-04-17 US US07/338,681 patent/US4961822A/en not_active Expired - Fee Related
-
1990
- 1990-03-12 WO PCT/US1990/001283 patent/WO1990013142A1/en active IP Right Grant
- 1990-03-12 KR KR1019900702631A patent/KR940001395B1/ko not_active IP Right Cessation
- 1990-03-12 DE DE69015564T patent/DE69015564T2/de not_active Expired - Fee Related
- 1990-03-12 EP EP90905128A patent/EP0424485B1/en not_active Expired - Lifetime
- 1990-03-12 JP JP2505072A patent/JPH0685414B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69015564D1 (de) | 1995-02-09 |
| KR920700475A (ko) | 1992-02-19 |
| WO1990013142A1 (en) | 1990-11-01 |
| DE69015564T2 (de) | 1995-08-10 |
| EP0424485B1 (en) | 1994-12-28 |
| JPH0685414B2 (ja) | 1994-10-26 |
| JPH03505507A (ja) | 1991-11-28 |
| EP0424485A1 (en) | 1991-05-02 |
| US4961822A (en) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001395B1 (ko) | 티타늄-텅스텐 및 선택적 cvd 텅스텐을 사용하는 완전매립 상호 접속방식 | |
| JP3305251B2 (ja) | 配線構造体の形成方法 | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| US5677237A (en) | Process for removing seams in tungsten plugs | |
| US6008114A (en) | Method of forming dual damascene structure | |
| US6004874A (en) | Method for forming an interconnect | |
| JPH1064996A (ja) | 半導体装置の自己整合的金属配線形成方法 | |
| DE19626039A1 (de) | Verfahren zum Herstellen einer Metalleitung | |
| US6350682B1 (en) | Method of fabricating dual damascene structure using a hard mask | |
| JPH0574958A (ja) | 半導体装置およびその製造方法 | |
| US20040121584A1 (en) | Method of manufacturing a semiconductor device | |
| US6380082B2 (en) | Method of fabricating Cu interconnects with reduced Cu contamination | |
| JP2519217B2 (ja) | 相互接続導体を形成する方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| KR20010009036A (ko) | 반도체장치의 배선 및 그 연결부 형성방법 | |
| JP2005142330A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100321141B1 (ko) | 반도체장치의제조방법 | |
| KR100470923B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR100340860B1 (ko) | 반도체 소자의 콘택 플러그 제조 방법 | |
| KR100249389B1 (ko) | 비아 홀의 형성 방법 | |
| KR100236093B1 (ko) | 반도체 소자의 금속 배선 구조 및 그의 제조 방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| KR0148609B1 (ko) | 반도체 소자의 금속 배선 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |