JPH0670999B2 - 半導体装置の層間接続方法 - Google Patents

半導体装置の層間接続方法

Info

Publication number
JPH0670999B2
JPH0670999B2 JP61309029A JP30902986A JPH0670999B2 JP H0670999 B2 JPH0670999 B2 JP H0670999B2 JP 61309029 A JP61309029 A JP 61309029A JP 30902986 A JP30902986 A JP 30902986A JP H0670999 B2 JPH0670999 B2 JP H0670999B2
Authority
JP
Japan
Prior art keywords
contact opening
opening hole
metal
contact
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61309029A
Other languages
English (en)
Other versions
JPS63166246A (ja
Inventor
俊行 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61309029A priority Critical patent/JPH0670999B2/ja
Publication of JPS63166246A publication Critical patent/JPS63166246A/ja
Publication of JPH0670999B2 publication Critical patent/JPH0670999B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は微細なコンタクト開口穴を介して半導体基板上
に設けられた下層導体と下層導体とを接続する方法に関
する。
〔従来の技術〕
半導体基板、特にシリコン半導体基板上に形成される集
積回路は高集積化,大容量化の一途を辿るり、メモリ素
子のような集積回路では1Mビット又はそれ以上へと集積
度が増大してきている。大容量化に伴い、1素子当たり
の占有面積も極力小さくされており、例えばDRAMにおけ
る1セル当たりの占有面積は、64Kbit DRAMでは80〜100
μm2であるのに対し、4Mbit DRAMでは約10μm2が要求さ
れる。
素子の微細化に対応して素子間或いは配線間の電気的な
接続をとるためのコンタクト開口穴も微細化される必要
がる。即ち、コンタクト開口穴の寸法は、例えば上記の
64Kbit DRAMでは約2μm径であったのに対し、4Mbit D
RAMでは約0.8μm径が要求される。
コンタクト開口穴を介して上層と下層の電極層の電気的
接続をとるため、これまではスパッタリング蒸着技術を
用いてアルミニウム等の抵抗率を低い金属層を層間絶縁
膜上及び層間絶縁膜に設けられたコンタクト開口穴内部
に形成する方法をとってきた。スパッタリング蒸着技術
を用いるのは、段差被覆性が最も優れていたからであ
る。
しかし、コンタクト開口穴の開口径が0.8μmと小さく
なると、アルミニウム等の金属が穴の中に入りにくくな
り、また、コンタクト開口穴の深さと開口径に比(アス
ペスト比という)が1よりも大きいときにはコンタクト
開口穴の中には金属層がほとんど入らなくなる。
コンタクト開口穴内に低抵抗の金属が入らないと、上層
と下層の電極層の配線抵抗をいくら低くしても、このコ
ンタクト開口穴において高い抵抗となってしまうため、
抵抗値が上昇してしまう。例えば、コンタクト抵抗は2
μm径のコンタクトでは2〜5Ωであったのに対し、0.
8μm径のコンタクトでは金属が埋まった場合では10〜2
0Ωと期待されるのに反し、金属層が入っていかないた
めに全く電気的接続がとれなくなる。
金属層単独では難しいことからこれを改善する手段とし
て金属層の下層にポリシリコン等の導電性物質を設ける
ことも行われているが、コンタクトの抵抗は600Ω〜数
KΩに達してしまうため、実用上問題である。
微小な信号量をチップ内にて扱うDRAM等の集積回路で
は、この抵抗値のためにパルス波の伝搬遅延を引き起こ
し、部分的に動作が遅くなったりするため、正常の動作
が阻害されてしまう。回路設計上ではコンタクト開口穴
を大きくする等の手法で対処しているが、高集積化の上
では大きな問題となっている。
微細コンタクト穴に金属を埋込む手法として、近年蒸着
時にターゲットと基板間にバイアスを印加し、段差被覆
性を向上するバイアススパッタ法が提案されている。
例えば、第4図はこれを説明する断面図であり、21は半
導体基板、22は高濃度不純物拡散層、23は層間絶縁膜、
24はコンタクト開口穴、27はスパッタ蒸着法により形成
したアルミニウム配線である。
また、コンタクト穴底部の露出している半導体基板部分
にのみタングステンを選択的に気相成長し、コンタクト
穴内にタングステンを埋め込む方法が試みられている。
例えば、BCS,132,5,pp1243〜1246,′85 Structure Sele
ctive Low pressure chemically Vapor Deposited Film
s of Tungsten″に記述されるごとく、コンタクト開口
穴内に選択的にタングステンを成長し、絶縁膜上にはタ
ングステンが被着しないようにする方法が提案されてい
る。
〔発明が解決しようとする問題点〕
しかし、上述した従来の金属のバイアススパッタ法によ
るコンタクト穴埋込みも、開口径が1μm以下となる
と、殆どコンタクト開口穴内に金属が入っていかないと
いう問題がある。バイアススパッタ蒸着法では、イオン
がランダムに入射するため、立体角の大きいコンタクト
開口穴上部に金属膜が成長するため、コンタクト開口穴
24を埋める前に上部のアルミニウム配線27がコンタクト
開口穴24に蓋をしてしまう。従って、コンタクト開口穴
24は内は空洞化してしまい、高濃度不純物拡散層22と上
層のアルミニウム配線27との電気的接続がとれなくなる
という問題がある。
一方、コンタクト開口穴への選択的タングステン気相成
長によるコンタクト開口穴埋め方法では、膜成長条件を
選ぶ必要がある。何故ならば、コンタクト開口穴に選択
的に成長する条件を選ばないとすれば、コンタクト開口
穴を埋込む前にコンタクト開口穴上部に成長したタング
ステン膜がコンタクト開口穴に蓋をし、コンタクト穴内
のタングステンの成長を阻害してしまうため、第4図の
場合と同様にコンタクト開口穴内部に空洞を作ってしま
うという問題があるからである。
つまり、コンタクト開口穴内のタングステンは次の反応
機構で起こる。
WF6+3/2Si→W+3/2SiF4↑ 即ち、基板シリコンとの反応が関与することにより選択
性が達成されるわけであるが、コンタクト開口穴内にあ
る程度のタングステンが成長してしまうと基板からのシ
リコンの供給が減少し、ついにはタングステンの選択的
な成長が止まってしまう。この方法によれば、4000〜50
00Åのタングステン膜のコンタクト開口穴内への選択的
成長が可能であるが、集積回路上で用いようとする深さ
1μm程度のコンタクト開口穴は低抵抗で埋込むことが
できないのが現状である。
本発明は微細なコンタクトの抵抗を上げることなく確実
にコンタクト開口穴の穴埋めを可能とし、集積回路の歩
留り及び性能を向上することができる半導体装置の層間
接続方法を提供することを目的としている。
〔問題点を解決するための手段〕
本発明の半導体装置の層間接続方法は、コンタクト開口
穴に露出される下層導体上にタングステン層を形成する
工程と、半導体基板を溶融状態にある錫,亜鉛またはこ
れらの合金のいずれかに浸漬してタングステン層上のコ
ンタクト開口穴内にその金属を埋め込み固化させる工程
と、このコンタクト開口穴を含む前記層間絶縁膜上に上
層導体を形成する工程を含んでいる。
〔実施例〕
次に、本発明を図面を参照して説明する。
(第1実施例) 第1図は本発明の第1実施例によるコンタクト形成方法
を適用して形成したコンタクト部の縦断面図である。
図において、1はシリコン基板、2はシリコン基板1に
形成した高濃度不純物拡散層、3は層間絶縁膜、4はコ
ンタクト開口穴である。そして、このコンタクト開口穴
4内には高融点金属膜5及び溶融金属を固化した金属6
を積層形成してコンタクト開口穴4を埋設し、この上に
アルミニウム配線7を形成している。
第2図(a)〜(d)は第1図に示したコンタクト構造
の製造方法を工程順に示す断面図である。
先ず、第2図(a)のように、シリコン基板1上に高濃
度の不純物拡散層、ここではn型拡散層2を形成し、シ
リコン基板1の全面に酸化シリコン或いはリンガラスの
ような層間絶縁膜3を形成後、反応性イオンエッチング
により周知の技術を用いて選択的にコンタクト開口穴4
を形成する。
次いで、第2図(b)のように、コンタクト開口穴4内
のシリコン基板1上に選択的に高融点金属膜5を形成す
る。これは例えば気相成長法による高融点金属膜である
タングステンを選択的に形成すればよい。膜厚は1000〜
2000Åあればよい。この場合、コンタクト開口穴4内の
層間絶縁膜3側壁に高融点金属膜5がせり上がってもよ
い。
続いて、第2図(c)のように、コンタクト開口穴4に
溶融金属6を埋込む。溶融金属6としては例えば錫や亜
鉛又はこれらの合金を用いればよい。錫,亜鉛の融点は
夫々約232℃,約419℃であり、タングステンの融点3387
℃に比べ充分低い融点であり、溶融金属にシリコン基板
1を浸しても下地高融点金属膜5が溶解,流出してしま
うことはない。また、溶融金属6は高融点金属膜5とは
表面張力が小さくかつ合金化も起こし易いので、高融点
金属膜5上には被着するが、層間絶縁膜3に対しては表
面張力が大きくなるため層間膜面には残り難い。
この場合、層間絶縁膜3上の不要な溶融金属6を除去す
るためにシリコン基板1を溶融金属槽に垂直に入れ、垂
直に取り出すことも一法である。また、高融点金属膜5
を構成するタングステンは空気中において比較的低温
(約300℃)にて酸化反応を起こすため、不活性ガス雰
囲気、例えばAr,He又はN2といった雰囲気のもとでウェ
ハを溶融金属層に浸すのがよい。これにより、微細なコ
ンタクト開口穴4内にのみ選択的に溶融金属6を埋込む
ことが可能となる。
しかる上で、第2図(d)のように、上層の配線層とし
てはアルミニウム配線7をスパッタ蒸着法により形成す
る。
以上の工程によりシリコン基板1上のn型拡散層2と上
層のアルミニウム配線7とを低抵抗にて電気的に接続す
ることができる。
(第2実施例) 第3図(a)〜(e)は本発明の第2実施例を製造工程
順に示す断面図である。
先ず、第3図(a)のように、シリコン基板1上に高濃
度n型拡散層12を形成し、シリコン基板11上全面に酸化
シリコン或いはリンガラスのような層間絶縁膜13を形成
後、フォトリソグラフィ工程及び反応性イオンエッチン
グにより周知の技術を用いて選択的にコンタクト開口穴
14を形成する。なお、リソグラフィに用いたレジスト18
はそのまま残しておく。
次に、第3図(b)のように、スパッタリング蒸着又は
電子ビーム加熱により高融点金属膜15を形成する。この
高融点金属層15として、ここではタングステンを例にと
る。厚さは1000〜2000Å程あればよい。
次に、レジスト18のエッチバックによりコンタクト開口
穴14以外の場所に被着している金属層15を除去する。こ
の工程により第3図(c)のようにコンタクト開口穴14
内のみに金属層15を形成することができる。
続いて、第3図(d)のように、コンタクトホール穴4
に溶融金属16を埋込む。溶融金属16としては例えば錫や
亜鉛またはこれらの合金を用いればよく、前記第1実施
例と同様に埋込むことができる。
次に、上層の配線層としてアルミニウム配線17をスパッ
タ蒸着法により形成し、第3図(e)のようなコンタク
ト構造を得ることができ、シリコン基板11上のn型拡散
層12と上層のアルミニウム配線17とを低抵抗にて電気的
に接続することができた。
なお、前記各実施例における高濃度不純物拡散層2,12は
n型拡散層或いはP型拡散層のいずれでもよく、又拡散
層が無い場合でも全く同様に適用できる。また、下部配
線層はシリコン基板でなくポリシリコン電極や金属電極
であっても全く同様に構成できる。
〔発明の効果〕
以上説明したように本発明は、コンタクト開口穴に露出
される下層導体上にタングステン層を形成し、かつ基板
を溶融状態にある錫,亜鉛またはこれらの合金のいずれ
かに浸漬してその金属をコンタクト開口穴に埋め込み固
化した上で上層導体を形成する工程を含んでいるので、
微細なコンタクトの抵抗を上げることなく確実に穴埋め
ができるようになり、集積回路の歩留り及び性能を向上
することができる。特に、本発明では、溶融した錫や亜
鉛等に浸漬してその金属をコンタクト開口穴に埋め込ん
でいるので、金属をスパッタ形成する工程や、金属を選
択的にコンタクト開口穴に配設する等の工程が不要であ
り、その金属の埋込を一度の工程で実現することがで
き、工程の簡略化が可能となる。
【図面の簡単な説明】
第1図は本発明の第1実施例の製造方法により形成され
たコンタクト構造の断面図、第2図(a)乃至(d)は
第1図のコンタクト構造の製造方法を工程順に示す断面
図、第3図(a)乃至(e)は本発明の第2実施例の製
造方法を工程順に示す断面図、第4図は従来の問題を説
明するためのコンタクト構造の断面図である。 1,11,21……シリコン基板、2,12,22……高濃度不純物拡
散層(下層導体)、3,13,23……層間絶縁膜、4,14,24…
…コンタクト開口穴、5,15……高融点金属層、6,16……
溶融金属、7,17,27……アルミニウム配線(上層導
体)、18……フォトレジスト。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に層間絶縁膜を介して上下に
    形成した下層導体と上層導体とを、層間絶縁膜に形成し
    たコンタクト開口穴を介して相互に電気接続する層間接
    続方法において、前記コンタクト開口穴に露呈される下
    層導体上にタングステン層を形成する工程と、前記半導
    体基板を溶融状態にある錫,亜鉛またはこれらの合金の
    いずれかに浸漬して前記タングステン層上のコンタクト
    開口穴内にその金属を埋め込み固化させる工程と、この
    コンタクト開口穴を含む前記層間絶縁膜上に上層導体を
    形成する工程を含むことを特徴とする半導体装置の層間
    接続方法。
JP61309029A 1986-12-27 1986-12-27 半導体装置の層間接続方法 Expired - Lifetime JPH0670999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61309029A JPH0670999B2 (ja) 1986-12-27 1986-12-27 半導体装置の層間接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61309029A JPH0670999B2 (ja) 1986-12-27 1986-12-27 半導体装置の層間接続方法

Publications (2)

Publication Number Publication Date
JPS63166246A JPS63166246A (ja) 1988-07-09
JPH0670999B2 true JPH0670999B2 (ja) 1994-09-07

Family

ID=17988022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61309029A Expired - Lifetime JPH0670999B2 (ja) 1986-12-27 1986-12-27 半導体装置の層間接続方法

Country Status (1)

Country Link
JP (1) JPH0670999B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961822A (en) * 1989-04-17 1990-10-09 Liao Kuan Y Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719885B2 (ja) * 1985-10-31 1995-03-06 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
JPS63166246A (ja) 1988-07-09

Similar Documents

Publication Publication Date Title
JP3121589B2 (ja) 相互接続構造部、及び、その形成方法
JP2985692B2 (ja) 半導体装置の配線構造及びその製造方法
US5525837A (en) Reliable metallization with barrier for semiconductors
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
US5644166A (en) Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts
US4833519A (en) Semiconductor device with a wiring layer having good step coverage for contact holes
US4866009A (en) Multilayer wiring technique for a semiconductor device
US4898841A (en) Method of filling contact holes for semiconductor devices and contact structures made by that method
JPH0680737B2 (ja) 半導体装置の製造方法
US5693564A (en) Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
JPH05160067A (ja) 半導体装置およびその製造方法
JPH1092924A (ja) 半導体装置及びその製造方法
JP4829389B2 (ja) 半導体素子の配線形成方法
US5948705A (en) Method of forming interconnection line
JPH0670999B2 (ja) 半導体装置の層間接続方法
JP3357700B2 (ja) 半導体装置の製造方法
JPH0719885B2 (ja) 半導体装置の製造方法
KR940004450B1 (ko) 반도체장치의 제조방법
JP3337758B2 (ja) 半導体装置の製造方法
JPH03191518A (ja) 半導体装置およびその製造方法
WO2023124497A1 (zh) 一种sot-mram存储单元及其制备方法、sot-mram
JP3038875B2 (ja) 半導体装置の製造方法
JPH065674B2 (ja) 半導体装置の製造方法
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
JP3210462B2 (ja) 半導体装置の製造方法