JPS63166246A - 半導体装置の層間接続方法 - Google Patents

半導体装置の層間接続方法

Info

Publication number
JPS63166246A
JPS63166246A JP30902986A JP30902986A JPS63166246A JP S63166246 A JPS63166246 A JP S63166246A JP 30902986 A JP30902986 A JP 30902986A JP 30902986 A JP30902986 A JP 30902986A JP S63166246 A JPS63166246 A JP S63166246A
Authority
JP
Japan
Prior art keywords
contact
metal layer
layer
melting point
contact opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30902986A
Other languages
English (en)
Other versions
JPH0670999B2 (ja
Inventor
Toshiyuki Shimizu
俊行 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61309029A priority Critical patent/JPH0670999B2/ja
Publication of JPS63166246A publication Critical patent/JPS63166246A/ja
Publication of JPH0670999B2 publication Critical patent/JPH0670999B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は微細なコンタクト開口穴を介して半導体基板上
に設けられた下層導体と下層導体とを接続する方法に関
する。
〔従来の技術〕
半導体基板、特にシリコン半導体基板上に形成される集
積回路は高集積化、大容量化の一途を辿るり、メモリ素
子のような集積回路では1Mビット又はそれ以上へと集
積度が増大してきている。
大容量化に伴い、1素子当たりの占有面積も極力小さく
されており、例えばDRAMにおける1セル当たりの占
有面積は、64Kbit DRAMでは80〜100μ
m2であるのに対し、4MbitDRAMでは約10μ
m2が要求される。
素子の微細化に対応して素子間或いは配線間の電気的な
接続をとるためのコンタクト開口穴も微細化される必要
がある。即ち、コンタクト開口穴の寸法は、例えば上記
の64 Kbit D RA Mでは約2pm径であっ
たのに対し、4MbitDRAMでは約0.8μm径が
要求される。
コンタクト開口穴を介して上層と下層の電極層の電気的
接続をとるために、これまではスパッタリング蒸着技術
を用いてアルミニウム等の抵抗率の低い金属層を層間絶
縁膜上及び層間絶縁膜に設けられたコンタクト開口穴内
部に形成する方法をとってきた。スパッタリング蒸着技
術を用いるのは、段差被覆性が最も優れていたからであ
る。
しかし、コンタクト口穴の開口径が0.8μmと小さく
なると、アルミニウム等の金属が穴の中に入りにくくな
り、また、コンタクト開口穴の深さと開口径の比(アス
ペクト比という)が1よりも大きいときにはコンタクト
開口穴の中には金属層がほとんど入らなくなる。
コンタクト開口穴内に低抵抗の金属が入らないと、上層
と下層の電極層の配線抵抗をいくら低くしても、このコ
ンタクト開口穴において高い抵抗となってしまうため、
抵抗値が上昇してしまう。
例えば、コンタクト抵抗は2μm径のコンタクトでは2
〜5Ωであったのに対し、0.8μm径のコンタクトで
は金属が埋まった場合では10〜20Ωと期待されるの
に反し、金属層が入っていかないために全く電気的接続
がとれな(なる。
金属層単独では難しいことからこれを改善する手段とし
て金属層の下層にポリシリコン等の導電性物質を設ける
ことも行われているが、コンタクトの抵抗は600Ω〜
数にΩに達してしまうため、実用上問題である。
微小な信号量をチップ内にて扱うpRAM等の集積回路
では、この抵抗値のためにパルス波の伝搬遅延を引き起
こし、部分的に動作が遅くなったりするため、正常の動
作が阻害されてしまう。回路設計上ではコンタクト開口
穴を大きくする等の手法で対処しているが、高集積化の
上では大きな問題となっている。
微細コンタクト穴に金属を埋込む手法として、近年蒸着
時にターゲットと基板間にバイアスを印加し、段差被覆
性を向上するバイアススパッタ法が提案されている。
例えば、第4図はこれを説明する断面図であり、21は
半導体基板、22は高濃度不純物拡散層、23は層間絶
縁膜、24はコンタクト開口穴、27はスパッタ蒸着法
により形成したアルミニウム配線である。
また、コンタクト穴底部の露出している半導体基板部分
にのみタングステンを選択的に気相成長し、コンタクト
穴内にタングステンを埋込む方法が試みられている。
例えば、ECS、 132.5. pp1243〜12
46. ’ 855tructure of 5ele
ctive Low pressure chemic
ally VaporDeposited Films
 of Tungsten’に記述されるごと(、コン
タクト開口穴内部に選択的にタングステンを成長し、絶
縁膜上にはタングステンが被着しないようにする方法が
提案されている。
〔発明が解決しようとする問題点〕
しかし、上述した従来の金属のバイアススパッタ法によ
るコンタクト穴埋込みも、開口径が1μm以下となると
、殆どコンタクト開口穴内に金属が入っていかないとい
う問題がある。バイアススパッタ蒸着法では、イオンが
ランダムに入射スるため、立体角の大きいコンタクト開
口穴上部に金属膜が成長するため、コンタクト開口穴2
4を埋める前に上部のアルミニウム配線27がコンタク
ト開口穴24に蓋をしてしまう。従って、コンタクト開
口穴24は内は空洞化してしまい、高濃度不純物拡散層
22と上層のアルミニウム配線27との電気的接続がと
れなくなるという問題がある。
一方、コンタクト開口穴への選択的タングステン気相成
長によるコンタクト開口穴埋め方法では、膜成長条件を
選ぶ必要がある。何故ならば、コンタクト開口穴に選択
的に成長する条件を選ばないとすれば、コンタクト開口
穴を埋込む前にコンタクト開口穴上部に成長したタング
ステン膜がコンタクト開口穴に蓋をし、コンタクト穴内
のタングステンの成長を阻害してしまうため、第4図の
場合と同様にコンタクト開口穴内部に空洞を作ってしま
うという問題があるからである。
つまり、コンタクト開口穴内のタングステンは次の反応
機構で起こる。
WFh + 3/2S i→W+3/2S i F4 
 ↑即ち、基板シリコンとの反応が関与することにより
選択性が達成されるわけであるが、コンタクト開口穴内
にある程度のタングステンが成長してしまうと基板から
のシリコンの供給が減少し、ついにはタングステンの選
択的な成長が止まってしまう。この方法によれば、40
00〜5000人のタングステン膜のコンタクト開口穴
内への選択的成長が可能であるが、集積回路上で用いよ
うとする深さ1μm程度のコンタクト開口穴は低抵抗で
埋込むことができないのが現状である。
本発明は微細なコンタクトの抵抗を上げることなく確実
にコンタクト開口穴の穴埋めを可能とし、集積回路の歩
留り及び性能を向上することができる単導体装置の層間
接続方法を提供することを目的としている。
〔問題点を解決するための手段〕
本発明の半導体装置の層間接続方法は、コンタクト開口
穴に露呈される下層導体上に高融点金属層を形成する工
程と、この高融点金属層上のコンタクト開口穴内に溶融
金属を埋込み固化させる工程と、このコンタクト開口穴
を含む前記層間絶縁膜上に上層導体を形成する工程を含
んでいる。
〔実施例〕
次に、本発明を図面を参照して説明する。
(第1実施例) 第1図は本発明の第1実施例によるコンタクト形成方法
を適用して形成したコンタクト部の縦断面図である。
図において、1はシリコン基板、2はシリコン基板lに
形成した高濃度不純物拡散層、3は層間絶縁膜、4はコ
ンタクト開口穴である。そして、このコンタクト開口穴
4内には高融点金属膜5及び溶融金属を固化した金属6
を積層形成してコンタクト開口穴4を埋設し、この上に
アルミニウム配線7を形成している。
第2図(a)〜(d)は第1図に示したコンタクト構造
の製造方法を工程順に示す断面図である。
先ず、第2図(a)のように、シリコン基板1上に高濃
度の不純物拡散層、ここではn型拡散層2を形成し、シ
リコン基板1の全面に酸化シリコン或いはリンガラスの
ような層間絶縁膜3を形成後、反応性イオンエツチング
により周知の技術を用いて選択的にコンタクト開口穴4
を形成する。
次いで、第2図(b)のように、コンタクト開口穴4内
のシリコン基板1上に選択的に高融点金属層5を形成す
る。これは例えば気相成長法により高融点金属であるタ
ングステンやモリブデンを選択的に形成すればよい。膜
厚は1000〜2000人あればよい。この場合、コン
タクト開口穴4内の層間絶縁膜3側壁に高融点金属層5
がせり上がってもよい。
続いて、第2図(C)のように、コンタクト開口穴4に
溶融金属6を埋込む。溶融金属6としては例えば錫や亜
鉛又はこれらの合金を用いればよい。錫、亜鉛の融点は
夫々約232℃、約419℃であり、タングステンの融
点3387℃に比べ充分低い融点であり、溶融金属にシ
リコン基板1を浸しても下地高融点金属層5が溶解、流
出してしまうことはない。また、溶融金属6は高融点金
属層5とは表面張力が小さくかつ合金化も起こし易いの
で、高融点金属層5上には被着するが、層間絶縁膜3に
対して一表面張力が大きくなるため層間膜面には残り難
い。
この場合、層間絶縁膜3上の不要な溶融金属6を除去す
るためにシリコン基板lを溶融金属槽に垂直に入れ、垂
直に取り出すことも一法である。
門た、高融点金属層5を構成するタングステンやモリブ
デンは空気中において比較的低温(約300℃)にて酸
化反応を起こすため、不活性ガス雰囲気、例えばAr、
He又はN2といった雰囲気のもとでウェハを溶融金属
層に浸すのがよい。これにより、微細なコンタクト開口
穴4内にのみ選択的に溶融金属6を埋込むことが可能と
なる。
しかる上で、第2図(d)のように、上層の配線層とし
てアルミニウム配vA7゛をスパッタ蒸着法により形成
する。
以上の工程によりシリコン基板!上のn型拡散層2と上
層のアルミニウム配線7とを低抵抗にて電気的に接続す
ることができる。
(第2実施例) 第3図<a)〜、(e)は本発明の第2実施例を製造工
程順に示す断面図である。
先ず、第3図(a)のように、シリコン基板ll上に高
濃度n型拡散層12を形成し、シリコン基板11上全面
に酸化シリコン或いはリンガラスのような層間絶縁膜1
3を形成後、フォトリソグラフィ固定及び反応性イオン
エツチングにより周知の技術を用いて選択的にコンタク
ト開口穴14を形成する。なお、リソグラフィーに用い
たレジスト18はそのまま残しておく。
次に、第3図(b)のように、スパッタリング蒸着又は
電子ビーム加熱により高融点金属層15を形成する。こ
の高融点金属層15として、ここではタングステンを例
にとる。厚さは1000〜2000人程あればよい。
次に、レジスト18のエッチバックによりコンタクト開
口穴14以外の場所に被着している金属層15を除去す
る。この工程により第3図(c)のようにコンタクト開
口穴14内のみに金属層15を形成することができる。
続いて、第3図(d)のように、コンタクトホール穴4
に溶融金属16゛を埋込む。この溶融金属16としては
例えば錫や亜鉛またはこれらの合金を用いればよく、前
記第1実施例と同様に埋込むことができる。
次に、上層の配線層としてアルミニウム配線17をスパ
ッタ蒸着法により形成し、第3図(e)のようなコンタ
クト構造を得ることができ、シリコン基Fi11上のn
型拡散層12と上層のアルミニウム配線17とを低抵抗
にて電気的に接続することができた。
なお、前記各実施例における高濃度不純物拡散層2,1
2はn型拡散層或いはP型拡散層のいずれでもよく、又
拡散層が無い場合でも全く同様に適用できる。また、下
部配線層はシリコン基板でなくポリシリコン電極や金属
電極であっても全く同様に構成できる。
〔発明の効果〕
以上説明したように本発明は、コンタクト開口穴に露呈
される下層導体上に高融点金属層を形成しかつコンタク
ト開口穴内に溶融金属を埋込み固化した上で上層導体を
形成する工程を含んでいるので・微細なコンタクトの抵
抗を上げることなく確実に穴埋めができるようになり、
集積回路の歩留り及び性能を向上することができる。
【図面の簡単な説明】
第1図は本発明の第1実施例の製造方法により形成され
たコンタクト構造の断面図、第2図(a)乃至(d)は
第1図のコンタクト構造の製造方法を工程順に示す断面
図、第3図(a)乃至(e)は本発明の第2実施例の製
造方法を工程順に示す断面図、第4図は従来の問題を説
明するためのコンタクト構造の断面図である。 1.11.21・・・シリコン基板、2,12.22・
・・高濃度不純物拡散層(下層導体)、3.13゜23
・・・層間絶縁膜、4,14.24・・・コンタクト開
口穴、5.15・・・高融点金属層、6.16川溶融金
属、7,17.27・・・アルミニウム配線(上層導体
)、18・・・フォトレジスト。 第1図 第2図

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板上に層間絶縁膜を介して上下に形成し
    た下層導体と上層導体とを、層間絶縁膜に形成したコン
    タクト開口穴を介して相互に電気接続する層間接続方法
    において、前記コンタクト開口穴に露呈される下層導体
    上に高融点金属層を形成する工程と、この高融点金属層
    上のコンタクト開口穴内に溶融金属を埋込み固化させる
    工程と、このコンタクト開口穴を含む前記層間絶縁膜上
    に上層導体を形成する工程を含むことを特徴とする半導
    体装置の層間接続方法。
  2. (2)高融点金属層は、選択気相成長法によりコンタク
    ト開口穴内の下層導体上にのみ形成してなる特許請求の
    範囲第1項記載の半導体装置の層間接続構造。
  3. (3)高融点金属層は、コンタクト開口穴を開設するフ
    ォトレジスト上を含む全面に形成した後、フォトレジス
    トのエッチングバックによりコンタクト開口穴以外の部
    分を除去してなる特許請求の範囲第1項記載の半導体装
    置の層間接続方法。
JP61309029A 1986-12-27 1986-12-27 半導体装置の層間接続方法 Expired - Lifetime JPH0670999B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61309029A JPH0670999B2 (ja) 1986-12-27 1986-12-27 半導体装置の層間接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61309029A JPH0670999B2 (ja) 1986-12-27 1986-12-27 半導体装置の層間接続方法

Publications (2)

Publication Number Publication Date
JPS63166246A true JPS63166246A (ja) 1988-07-09
JPH0670999B2 JPH0670999B2 (ja) 1994-09-07

Family

ID=17988022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61309029A Expired - Lifetime JPH0670999B2 (ja) 1986-12-27 1986-12-27 半導体装置の層間接続方法

Country Status (1)

Country Link
JP (1) JPH0670999B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685414B2 (ja) * 1989-04-17 1994-10-26 ヒューズ・エアクラフト・カンパニー チタニウムタングステンおよび選択的cvdタングステンによる凹部相互接続方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104165A (ja) * 1985-10-31 1987-05-14 Toshiba Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104165A (ja) * 1985-10-31 1987-05-14 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685414B2 (ja) * 1989-04-17 1994-10-26 ヒューズ・エアクラフト・カンパニー チタニウムタングステンおよび選択的cvdタングステンによる凹部相互接続方法

Also Published As

Publication number Publication date
JPH0670999B2 (ja) 1994-09-07

Similar Documents

Publication Publication Date Title
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4884123A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4833519A (en) Semiconductor device with a wiring layer having good step coverage for contact holes
KR100215846B1 (ko) 반도체장치의 배선형성방법
JPH0680737B2 (ja) 半導体装置の製造方法
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
KR20010023696A (ko) Cvd 장벽층을 갖는 보더리스 비아들
JPH05343404A (ja) 半導体装置
US6455412B1 (en) Semiconductor contact via structure and method
JPS63166246A (ja) 半導体装置の層間接続方法
JPH0691090B2 (ja) 半導体装置の製造方法
JPH03191518A (ja) 半導体装置およびその製造方法
JP3337758B2 (ja) 半導体装置の製造方法
JPH05217940A (ja) 半導体装置の製造方法
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
JPH01150338A (ja) 配線形成方法
KR100186985B1 (ko) 반도체 소자의 콘택홀 매립 금속배선 형성방법
JPH0736394B2 (ja) 半導体装置及びその製造方法
KR0156122B1 (ko) 반도체장치의 제조방법
JP3210462B2 (ja) 半導体装置の製造方法
JP2706388B2 (ja) 半導体装置の製造方法
JPH0786209A (ja) 半導体装置の製造方法
JP2940986B2 (ja) 半導体装置の製造方法