JPH03505507A - チタニウムタングステンおよび選択的ｃｖｄタングステンによる凹部相互接続方法 - Google Patents
チタニウムタングステンおよび選択的ｃｖｄタングステンによる凹部相互接続方法Info
- Publication number
- JPH03505507A JPH03505507A JP2505072A JP50507290A JPH03505507A JP H03505507 A JPH03505507 A JP H03505507A JP 2505072 A JP2505072 A JP 2505072A JP 50507290 A JP50507290 A JP 50507290A JP H03505507 A JPH03505507 A JP H03505507A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- adhesive layer
- photoresist
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 63
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 title claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims description 6
- 229910052721 tungsten Inorganic materials 0.000 title claims description 6
- 239000010937 tungsten Substances 0.000 title claims description 6
- 239000010410 layer Substances 0.000 claims description 161
- 229910052751 metal Inorganic materials 0.000 claims description 137
- 239000002184 metal Substances 0.000 claims description 137
- 239000012790 adhesive layer Substances 0.000 claims description 62
- 229920002120 photoresistant polymer Polymers 0.000 claims description 49
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910000838 Al alloy Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910001080 W alloy Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 17
- 239000003595 mist Substances 0.000 claims 3
- 239000000126 substance Substances 0.000 claims 3
- 239000010935 stainless steel Substances 0.000 claims 2
- 229910001220 stainless steel Inorganic materials 0.000 claims 2
- 241000282342 Martes americana Species 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 238000010276 construction Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000005272 metallurgy Methods 0.000 claims 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910000912 Bell metal Inorganic materials 0.000 description 1
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- -1 molybdenum Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76865—Selective removal of parts of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
チタニウムタングステンおよび選択的ＣＶＤタングステンによる凹部相互接続方
法
技術的背景
この発明は、多レベル金属半導体装置の処理方法に関し、特に酸化層中に樋状部
分をエツチングして形成し、その樋状部分中に選択的に金属を付着させて高次の
金属ラインを形成する多レベル金属の処理方法に関する。
通常の多レベル金属半導体装置の製造処理は誘電体層上に一面にアルミニウムを
スパッタリングし、パターン化し、これらの−面の層をエツチングして金属ライ
ンを画定する。多レベル金属ラインの相互接続はコンタクトおよびビア開孔を使
用して行われる。通常の方法は幾つかの欠点を有する。金属ラインのパターン化
およびエツチングは腐食や汚染を生じて生産性の問題を生じる。ビア開孔、コン
タクトおよび第１の金属層を覆う金属の階段状部分は緊密な整列公差を必要とす
る。金属の階段状部分の被覆を良好にするためには誘電体層を平坦にする必要が
ある。誘電体層は狭い間隔の金属ラインにおいては窪みやスリーブを有する。１
次金属層材料のアルミニウムは技術的によく知られているように電気移動、腐食
、突出部、および接合スパイク等の問題がある。
発明の概要
通常の多レベル金属集積回路処理における上述の問題を克服するために、この発
明は誘電体をエツチングし、それから金属ラインを形成するために選択的な金属
付着工程を使用する二とにより金属エツチング工程を除去する。この発明は、金
属の階段状被覆の問題を避け、多レベル金属層の完全な平坦化を行い、高いアス
ペクト比のコンタクト、とア開孔および金属溝の自己整列充填を行い、電気移動
に対する抵抗性の高い相互接続を提供する多１．ノベル金属集積回路の製造方法
を提供する。この発明は多レベル金属集積回路を製造する簡単で実際的な工程で
ある利点を有する。
特にこの発明は、１以上の金属接続層と、この金属接続後上に配置された酸化層
と、金属接続層に接続される酸化＠北に配置された金属プラグとを有する多Ｉノ
ベル金属半導体装置における高次金属接続層の製造方法を含む。その方法は次の
ような工程を含んでいる。
リバーサルフォトレジスト層マスクが酸化層上に形成され、高次金属接続層を画
定する樋状部分が形成される。リバーサルフォトレジスト層マスクを形成する工
程は次の工程を含んでいる。すなわち、酸化層と金属プラグの上に第２の酸化層
を付着させ、この第２の酸化層上にフォト１ノジスト層を付着させ、それからリ
バーザルフォトレジスト層マスクが画定され、リバーサルフォトレジスト層マス
クを通してエツチングして酸化層に樋状部分を形成する］Ｌ程を有する。それか
ら金属プラグと接触する接着層がフォトレジスト層マスクの−Ｅ部に付着される
。接着層は、典型的にはチタニウムタングステン合金またはアルミニウム合金等
で構成される。この接着層の上に低粘度フォトレジスト層が付着される。接着層
および低粘度フォトレジスト層は次いで異方性エツチングされる。
例えば加熱した過酸化水素中の浸漬により接着層と特にチタニウムタングステン
合金が酸化層の下の点まで除去され、続いで付着される選択性金属の適切な成長
を確実にする。
それから湿式剥離工程を使用してフォトレジスト層が除去され、接着層が露出さ
れる。付加的なＨＦバッファ湿式エツチング工程が異方性エツチングされた接着
層および低粘度フォトレジスト層に対して施され、接着層の表面を清浄にする。
このエツチング工程は異方性エツチング工程の後で行われる。
最後に接着層上の樋状部分にタングステン或いはモリブデンのような選択性金属
が付着されて高次金属接続層が形成される。
この発明の種々の特徴および利点は添例図面を参照にした以下の詳細な説明によ
って容易に理解されるであろう。
図１はこの発明の原理にしたがって高次金属ラインが製造された多レベル金属集
積回路を示している。
図２ａ乃至２ｃは図１の集積回路の金属ラインの製造に使用されるこの発明の方
法を示している。
図１を参照すると、この発明の原理にしたがって製造された多レベル金属集積回
路１０が示されている。集積回路１０はシリコン基体１１とその上に成長された
熱成長フィールド酸化層１２を具備し、その表面内にイオン注入されたＮ＋およ
びＰ＋領域１３を有している。ゲート酸化層１４はイオン注入されたＮ＋および
Ｐ＋領域１８の間に形成され、ポリシリコン層１５がゲート酸化層１４上に付着
されている。
酸化物スペーサ１８ａおよび酸化層１８ｂからなる低温酸化層１８は例えばフィ
ールド酸化層１２およびポリシリコン層ｊ５ならびにイオン注入された領域１３
上に付着されている。この酸化層１８の代りにリン珪酸ガラスで構成してもよい
。ビア開孔はイオン注入された領域１３に接続するために通常の方法で低温酸化
層ｌＢ中に形成される。第１の金属ライン２１からなる第１の金属接続層が図示
のようにビア開孔に付着される。金属接続層は典型的にはアルミニウム等で構成
される。ポリシリコン層Ｊ５の一部分はゲート酸化層１４ヘアクセスするための
低温酸化層１８中のポリシリコンプラグを形成している。
この発明の１態様によれば、第２の低温酸化層２０が第１の金属ライン２１上に
付着され、金属プラグ２３が形成されて第１の金属ライン２１に接続される。金
属プラグ２３はタングステン、アルミニウム等で構成することができる。この発
明は金属プラグ２３に接続される第２の高次の金属接続ライン２４を形成する方
法を提供する。以下のこれらの金属ラインの製造方法は他の全ての高次の金属接
続ラインの製造に適用されることができる。
図２ａを参照すると、図１の集積回路１０中の金属ライン２１を形成するために
使用されるこの発明の方法の第１の部分が示されている。図２３に示すように第
］の金属ライン２１．低温酸化層２０、および金属プラグ２３は通常の方法で形
成され、それから第３の酸化層２０°が低温酸化層２０および金属プラグ２３を
覆って被着される。第１の金属ライン２１は６．５ミクロン程度の厚さを有する
。低温酸化層２０は典型的には約１．０ ミクロンの厚さを有する。金属プラグ
２３は典型的には約１．２ ミクロンの厚さを有する。第１のフォトレジスト層
３０が第３の酸化層２０゛を覆って被着され、それはマスクされ、通常の方法で
エツチングされて形成されるべき第２の金属ラインを画定する樋状部分を形成す
る。第１のフォトレジスト層３０は典型的には約１．２ミクロンの厚さを有し、
金属プラグ２３の厚さと一致している。
比較的薄い接着層または選択性金属層３１がエツチングされた表面に例えばスパ
ッタリング法によって付着される。接着層３１は典型的にはチタニウムタングス
テン合金或いはアルミニウム合金等のような金属で構成される。接着層３１は典
型的には約５００乃至１０００オングストロームの厚さを有する。それから低粘
度フォトレジスト層３２が表面を覆い部分的に樋状部分を満たしている接着層３
１上に被着される。低粘度フォトレジスト層３２は典型的には約３０００オング
ストロームの厚さを有する。
図２ｂを参照すると、集積回路１０は、接着層３１が第３の酸化層２０゛の上面
より下の点まで除去されるように通常の方法で異方性エツチングされる。使用さ
れるエツチング工程は典型的に乾式異方性エツチングである。低粘度フォトレジ
スト層３２および接着層３１の最上部部分はこの処理中に除去される。
この工程に続いて集積回路１０は露出された表面を清浄にするために通常の方法
で湿式エツチングされる。この湿式エツチング工程によって第１のフォトレジス
ト層３０が表面上から除去される。図２ｂで破線により示された接着層３１’の
部分の接着層３１を除去するために過酸化水素中に浸漬される。これは酸化層２
０’より上に接着層３１の突出する部分がないことを確実にする。それから所望
ならば例えば通常の稀釈された弗酸（１００：１）溶液による予備清浄化処理が
行われる。
図２Ｃを参照すると、第２のレベルの金属が通常の選択性金属の化学蒸気付着法
により樋状部分中に付着される。これは接着層３１の上部に選択性の第２の金属
ライン２４を生成する。
典型的には選択性のタングステンが第２の金属ライン２４を形成するために使用
される。さらに例えばモリブデンのような他の選択性金属が第２の金属ライン２
４として使用されることができる。
上記の工程にしたがってさらに高次の金属接続ラインもまた形成されることがで
きる。特に次の酸化層が第２の金属ライン２４上に被覆され、第２の金属ライン
２４に接続する金属プラグがそこに形成される。それから図２ａ乃至２Ｃを参照
して説明された処理工程と同様の工程が行われる。集積回路ＩＯを完成させるた
めに必要なだけの数のラインがこの発明の原理を使用して製造されることができ
る。
この発明の原理によって製造された第２の金属ライン２４は通常の金属ラインに
比較して電気移動に対する抵抗が高い。
さらにこの発明は金属の階段状被覆の問題をなくすことができ、多レベル金属層
の完全な平坦化を行い、高いアスペクト比のコンタクト、ビア開孔および金属溝
の自己整列充填を可能にする。
以上接着層上に形成された金属接続として選択性ＣＶＤのような選択性金属を使
用する多レベル金属集積回路の新しい改良された製造方法が説明された。この発
明は金属エツチング工程を除去し、そのため生産性の問題を生じる腐食および汚
染が除去される。この発明は、金属の階段状被覆の問題をなくすことができ、多
レベル金属層の完全な平坦化を行い、高いアスペクト比のコンタクト、ビア開孔
および金属溝の自己整列充填を可能にし、電気移動に対する抵抗が高い多レベル
金属集積回路の製造方法を提供する。この発明は、多レベル金属集積回路を製造
する簡単で実用的な工程である利点を有する。
上記の実施例はこの発明の原理の適用を明らかにする多くの特定の実施例の幾つ
かを単に示したものであることを理解すべきである。当業者はこの発明の技術的
範囲を逸脱することなく多くのその他の構成を容易に考えることができることは
明白である。
国際調査報告
Claims (20)
- １．１以上の金属接続層と、この金属接続層上に配置された酸化層と、金属接続 層に接続されている酸化層上に配置された金属プラグとを有する多レベル金属半 導体装置における高次金属接続層の製造方法において、 高次金属接続層を画定する樋状部分を有する酸化層上にリバーサルフォトレジス ト層マスクを形成し、金属プラグと接触する接着層をフォトレジスト層マスクの 上部に付着させ、 接着層の上に低粘度フォトレジスト層を付着させ、接着層および低粘度フォトレ ジスト層を異方性エッチングし、 低粘度フォトレジスト層を除去して接着層を露出させ、接着層の上に選択性金属 を付着させて高次金属接続層を形成する工程を含む高次金属接続層の製造方法。
- ２．前記リバーサルフォトレジスト層マスクを形成する工程は、 酸化層と金属プラグの上に第２の酸化層を付着させ、この第２の酸化層上にフォ トレジスト層を付着させ、リバーサルフォトレジスト層マスクを画定し、リバー サルフォトレジスト層マスクを通してエッチングして酸化層に樋状部分を形成す る工程を含む請求項１記載の方法。
- ３．接着層の表面を清浄にするために焼いて異方性エッチングされた接着層およ び低粘度フォトレジスト層を湿式エッチングする工程をさらに具備している請求 項１記載の方法。
- ４．接着層を付着させる工程はチタニウムタングステン合金から構成される接着 層を付着させる工程を含む請求項１記載の方法。
- ５．接着層を付着させる工程はアルミニウム合金から構成される接着層を付着さ せる工程を含む請求項１記載の方法。
- ６．接着層を付着させる工程はチタニウムタングステン合金から構成される接着 層をスパッタリングする工程を含む請求項１記載の方法。
- ７．接着層を付着させる工程はアルミニウム合金から構成される接着層をスパッ タリングする工程を含む請求項１記載の方法。
- ８．接着層の上に選択性金属を付着させる工程は、接着層の上に選択性タングス テンを化学蒸気付着させる工程を含む請求項１記載の方法。
- ９．接着層の上に選択性金属を付着させる工程は、接着層の上にモリブデンを化 学蒸気付着させる工程を含む請求項１記載の方法。
- １０．１以上の金属接続層と、この金属接続層上に配置された酸化層と、金属接 続層に接続されている酸化層上に配置された金属プラグとを有する多レベル金属 半導体装置における高次金属接続層の製造方法において、高次金層接続層を画定 する樋状部分を有する酸化層上にリバーサルフォトレジスト層マスクを形成し、 金属プラグと接触するフォトレジスト層マスクの上部に接着層をスパッタリング し、 接着層の上に低粘度フォトレジスト層を付着させ、接着層および低粘度フォトレ ジスト層を異方性エツチングし、 低粘度フォトレジスト層を除去して接着層を露出させ、接着層の上に選択性金属 を化学蒸気付着させて高次金属接続層を形成する工程を含む高次金属接続層の製 造方法。
- １１．リバーサルフォトレジスト層マスクを形成する工程は、 酸化層と金属プラグの上に第２の酸化層を付着させ、この第２の酸化層上にフォ トレジスト層を付着させ、リバーサルフォトレジスト層マスクを画定し、リバー サルフォトレジスト層マスクを通してエッチングして酸化層に樋状部分を形成す る工程を含む請求項１０記載の方法。
- １２．接着層の上に選択性金属を付着させる工程は、接着層の上に選択性タング ステンを化学蒸気付着させる工程を含む請求項１０記載の方法。
- １３．接着層の上に選択性金属を付着させる工程は、接着層の上にモリブデンを 化学蒸気付着させる工程を含む請求項１０記載の方法。
- １４．１以上の金属接続層と、この金属接続層上に配置された酸化層と、金属接 続層に接続されている酸化層上に配置された金属プラグとを有する多レベル金属 半導体装置における高次金属接続層の製造方法において、高次金属接続層を画定 する樋状部分を有する酸化層上にリバーサルフォトレジスト層マスクを、 酸化層と金属プラグの上に第２の酸化層を付着させ、この第２の酸化層上にフォ トレジスト層を付着させ、リバーサルフォトレジスト層マスクを画定し、リバー サルフォトレジスト層マスクを通してエッチングして酸化層に樋状部分を形成す る工程により形成し、金属プラグと接触する接着層をフォトレジスト層マスクの 上部に付着させ、 接着層の上に低粘度フォトレジスト層を付着させ、接着層および低粘度フォトレ ジスト層を異方性エッチングし、 低粘度フォトレジスト層を除去して接着層を露出させ、接着層の上に選択性金属 を付着させて高次金属接続層を形成する工程を含む高次金属接続層の製造方法。
- １５．接着層の上に選択性金属を付着させる工程は、接着層の上に選択性タング ステンを化学蒸気付着させる工程を含む請求項１４記載の方法。
- １６．接着層の上に選択性金属を付着させる工程は、接着層の上にモリブデンを 化学蒸気付着させる工程を含む請求項１４記載の方法。
- １７．金属接続層を有する多レベル金属半導体装置における高次金属接続層の製 造方法において、金属接続層上に酸化層を付着させ、 酸化層中に金属接続層に接続される金属プラグを形成し、酸化層と金属プラグの 上に第２の酸化層を付着させ、この第２の酸化層上にリバーサルフォトレジスト 層マスクを付着させ、 リバーサルフォトレジスト層マスクを通して第２の酸化層をエッチングし、エッ チングされた表面上に接着層を付着させ、 接着層の上に低粘度フォトレジスト層を付着させ、接着層および低粘度フォトレ ジスト層を異方性エッチングし、 低粘度フォトレジスト層を除去して接着層を露出させ、接着層の上に選択性金属 を付着させて高次金属接続層を形成し、 上記工程を多レベル金属半導体装置が構成されるまで反復する工程を含む高次金 属接続層の製造方法。
- １８．選択性金属層の表面を清浄にするために、異方性エッチングされた接着層 および低粘度フォトレジスト層を湿式エッチングする工程をさらに具備している 請求項１７記載の方法。
- １９．接着層をスパッタリングさせる工程はチタニウムタングステン合金をスパ ッタリングする工程を含む請求項１７記載の方法。
- ２０．接着層をスパッタリングさせる工程はアルミニウム合金をスパッタリング する工程を含む請求項１７記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/338,681 US4961822A (en) | 1989-04-17 | 1989-04-17 | Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten |
| US338681 | 1989-04-17 | ||
| PCT/US1990/001283 WO1990013142A1 (en) | 1989-04-17 | 1990-03-12 | Fully recessed interconnection scheme with titanium-tungsten and selective cvd tungsten |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03505507A true JPH03505507A (ja) | 1991-11-28 |
| JPH0685414B2 JPH0685414B2 (ja) | 1994-10-26 |
Family
ID=23325699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2505072A Expired - Lifetime JPH0685414B2 (ja) | 1989-04-17 | 1990-03-12 | チタニウムタングステンおよび選択的ｃｖｄタングステンによる凹部相互接続方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4961822A (ja) |
| EP (1) | EP0424485B1 (ja) |
| JP (1) | JPH0685414B2 (ja) |
| KR (1) | KR940001395B1 (ja) |
| DE (1) | DE69015564T2 (ja) |
| WO (1) | WO1990013142A1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093710A (en) * | 1989-07-07 | 1992-03-03 | Seiko Epson Corporation | Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same |
| US5198298A (en) * | 1989-10-24 | 1993-03-30 | Advanced Micro Devices, Inc. | Etch stop layer using polymers |
| JPH0682631B2 (ja) * | 1990-03-16 | 1994-10-19 | 株式会社東芝 | 半導体装置の製造方法 |
| US5030587A (en) * | 1990-06-05 | 1991-07-09 | Micron Technology, Inc. | Method of forming substantially planar digit lines |
| US5244538A (en) * | 1991-07-26 | 1993-09-14 | Microelectronics And Computer Technology Corporation | Method of patterning metal on a substrate using direct-write deposition of a mask |
| US5382315A (en) * | 1991-02-11 | 1995-01-17 | Microelectronics And Computer Technology Corporation | Method of forming etch mask using particle beam deposition |
| JPH04320330A (ja) * | 1991-04-19 | 1992-11-11 | Sharp Corp | 半導体装置のコンタクト部の形成方法 |
| EP0547906B1 (en) * | 1991-12-18 | 1997-06-25 | STMicroelectronics, Inc. | Method for forming contact vias in integrated circuits |
| US5275973A (en) * | 1993-03-01 | 1994-01-04 | Motorola, Inc. | Method for forming metallization in an integrated circuit |
| US6297110B1 (en) * | 1994-07-29 | 2001-10-02 | Stmicroelectronics, Inc. | Method of forming a contact in an integrated circuit |
| US5625231A (en) * | 1995-03-10 | 1997-04-29 | Advanced Micro Devices, Inc. | Low cost solution to high aspect ratio contact/via adhesion layer application for deep sub-half micrometer back-end-of line technology |
| TW381331B (en) * | 1996-06-17 | 2000-02-01 | Winbond Electronic Corp | Manufacturing method for integrated circuit conductive plugs avoiding the generation of voids |
| JP3285509B2 (ja) * | 1997-03-18 | 2002-05-27 | 三菱電機株式会社 | 半導体装置 |
| JP2002093811A (ja) * | 2000-09-11 | 2002-03-29 | Sony Corp | 電極および半導体装置の製造方法 |
| US6383920B1 (en) | 2001-01-10 | 2002-05-07 | International Business Machines Corporation | Process of enclosing via for improved reliability in dual damascene interconnects |
| US6770566B1 (en) | 2002-03-06 | 2004-08-03 | Cypress Semiconductor Corporation | Methods of forming semiconductor structures, and articles and devices formed thereby |
| US6753248B1 (en) * | 2003-01-27 | 2004-06-22 | Applied Materials, Inc. | Post metal barrier/adhesion film |
| KR101061296B1 (ko) * | 2010-07-01 | 2011-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
| TWI403235B (zh) * | 2010-07-14 | 2013-07-21 | Taiwan Memory Company | 埋藏式電路結構之製作方法 |
| US8772155B2 (en) | 2010-11-18 | 2014-07-08 | Micron Technology, Inc. | Filling cavities in semiconductor structures having adhesion promoting layer in the cavities |
| US8859417B2 (en) | 2013-01-03 | 2014-10-14 | Globalfoundries Inc. | Gate electrode(s) and contact structure(s), and methods of fabrication thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5815250A (ja) * | 1981-07-21 | 1983-01-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| FR2566181B1 (fr) * | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre |
| US4708767A (en) * | 1984-10-05 | 1987-11-24 | Signetics Corporation | Method for providing a semiconductor device with planarized contacts |
| EP0195977B1 (en) * | 1985-03-15 | 1994-09-28 | Hewlett-Packard Company | Metal interconnection system with a planar surface |
| US4666737A (en) * | 1986-02-11 | 1987-05-19 | Harris Corporation | Via metallization using metal fillets |
| KR910006975B1 (ko) * | 1986-12-19 | 1991-09-14 | 휴우즈 에어크라프트 캄파니 | 도전성 플러그로 집적 회로 상의 접점 및 비아를 충전하는 방법 |
| JPH0670999B2 (ja) * | 1986-12-27 | 1994-09-07 | 日本電気株式会社 | 半導体装置の層間接続方法 |
| JPS63257268A (ja) * | 1987-04-14 | 1988-10-25 | Nec Corp | 半導体集積回路 |
| US4808545A (en) * | 1987-04-20 | 1989-02-28 | International Business Machines Corporation | High speed GaAs MESFET having refractory contacts and a self-aligned cold gate fabrication process |
| JPS6441240A (en) * | 1987-08-07 | 1989-02-13 | Nec Corp | Semiconductor integrated circuit device |
| JPS6455861A (en) * | 1987-08-27 | 1989-03-02 | Mitsubishi Electric Corp | Semiconductor device |
| JPH01225336A (ja) * | 1988-03-04 | 1989-09-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0234957A (ja) * | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体装置の製造方法 |
-
1989
- 1989-04-17 US US07/338,681 patent/US4961822A/en not_active Expired - Fee Related
-
1990
- 1990-03-12 DE DE69015564T patent/DE69015564T2/de not_active Expired - Fee Related
- 1990-03-12 EP EP90905128A patent/EP0424485B1/en not_active Expired - Lifetime
- 1990-03-12 WO PCT/US1990/001283 patent/WO1990013142A1/en active IP Right Grant
- 1990-03-12 KR KR1019900702631A patent/KR940001395B1/ko not_active IP Right Cessation
- 1990-03-12 JP JP2505072A patent/JPH0685414B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0424485A1 (en) | 1991-05-02 |
| DE69015564D1 (de) | 1995-02-09 |
| DE69015564T2 (de) | 1995-08-10 |
| KR920700475A (ko) | 1992-02-19 |
| WO1990013142A1 (en) | 1990-11-01 |
| JPH0685414B2 (ja) | 1994-10-26 |
| KR940001395B1 (ko) | 1994-02-21 |
| EP0424485B1 (en) | 1994-12-28 |
| US4961822A (en) | 1990-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03505507A (ja) | チタニウムタングステンおよび選択的ｃｖｄタングステンによる凹部相互接続方法 | |
| JP2996946B2 (ja) | ビア中に自己整合銅拡散バリヤを形成する方法 | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| KR100225554B1 (ko) | 배리어메탈구조의 형성방법 | |
| US6268090B1 (en) | Process for manufacturing semiconductor device and exposure mask | |
| KR100342639B1 (ko) | 반도체 구조물의 제조 방법 | |
| KR0137579B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| JPH01501588A (ja) | 集積回路上のコンタクトおよびバイアス用の導電プラグ | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| KR100408182B1 (ko) | 구리 배선용 장벽층 형성 방법 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR930008868B1 (ko) | 다층상호 연결구조를 갖는 반도체장치와 그 제조 방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100313529B1 (ko) | 반도체소자의 컨택 형성방법 | |
| JP3166912B2 (ja) | 半導体装置の製造方法 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| GB2322963A (en) | Method of forming a conductive plug | |
| KR970004771B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH0425159A (ja) | 電極配線の形成方法 | |
| KR100236093B1 (ko) | 반도체 소자의 금속 배선 구조 및 그의 제조 방법 | |
| JPH05129227A (ja) | 半導体装置の製造方法 | |
| JPH04317332A (ja) | 半導体装置及びその製造方法 | |
| JPS6362104B2 (ja) | ||
| KR19990003485A (ko) | 반도체 소자의 금속 배선 형성 방법 |