CN114188283B - 半导体结构的形成方法及半导体结构 - Google Patents
半导体结构的形成方法及半导体结构 Download PDFInfo
- Publication number
- CN114188283B CN114188283B CN202010966605.1A CN202010966605A CN114188283B CN 114188283 B CN114188283 B CN 114188283B CN 202010966605 A CN202010966605 A CN 202010966605A CN 114188283 B CN114188283 B CN 114188283B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor structure
- material layer
- oxide material
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000000463 material Substances 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims abstract description 48
- 238000002955 isolation Methods 0.000 claims abstract description 34
- 238000000059 patterning Methods 0.000 claims abstract description 25
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 52
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 144
- 238000010586 diagram Methods 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提出一种半导体结构的形成方法及半导体结构，半导体结构的形成方法包含以下步骤：提供一半导体基底，半导体基底具有衬底和设置于衬底上的第一氧化材料层，第一氧化材料层中包含设置有位线结构的第一区域和位于第一区域边缘的第二区域；图形化刻蚀第一氧化材料层，去除第二区域的第一氧化材料层和第一区域的部分第一氧化材料层，以使剩余的第一氧化材料层在每个位线结构两侧形成氧化线结构；回填第二材料，位于第一区域的第二材料形成隔离线结构，位于第二区域的第二材料形成无效隔离层；图形化刻蚀去除氧化线结构，位线结构与两侧的隔离线结构共同形成露出衬底的通孔结构；在通孔结构内形成导电材料层，以此形成半导体结构。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。
背景技术
现有的动态随机存取存储器(DRAM)在形成节点接触(NC)的工艺步骤时，为了保证有效节点接触的制程过程中的均匀性，会在边缘部分形成一些无效(dummy)的节点接触，但是这些无效的节点接触的孔洞中的氧化硅在后续的制程中会存在一些不稳定的因素，从而造成不必要的器件失效。比如孔洞中的氧化硅在后续的清洗步骤中被氢氟酸侵蚀，造成后续的导电金属钨在填充节点接触和PC时，也会填充到无效的节点接触中，使得位线(BL)与位线的寄生电容增加。再如，在将有效的节点接触的孔洞中的氧化硅利用氢氟酸清洗去除时，可以将无效的节点接触采用光阻遮盖而防止被侵蚀，但是在实际工艺制程中，光阻的覆盖性或者黏附性不佳时，氢氟酸会往外渗透到第二区域而侵蚀其中的氧化硅，进而造成后续工艺中的PC/NC的金属钨(W)填充到无效的节点接触的孔洞中，造成位线-位线短路不良。
发明内容
本发明的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种能够优化第二区域的节点接触的稳定性的半导体结构的形成方法。
本发明的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种第二区域的节点接触的稳定性较佳的半导体结构。
为实现上述目的，本发明采用如下技术方案：
根据本发明的一个方面，提供一种半导体结构的形成方法，其中，包含以下步骤：
提供一半导体基底，所述半导体基底具有衬底和设置于所述衬底上的第一氧化材料层，所述第一氧化材料层中包含设置有位线结构的第一区域和位于所述第一区域边缘的第二区域；
图形化刻蚀所述第一氧化材料层，去除所述第二区域的所述第一氧化材料层和所述第一区域的部分所述第一氧化材料层，以使剩余的所述第一氧化材料层在每个所述位线结构两侧形成氧化线结构；
在所述第一区域和所述第二区域回填第二材料，所述第二材料与第一氧化材料层的材料不同，位于所述第一区域的所述第二材料形成隔离线结构；
图形化刻蚀去除所述氧化线结构，所述位线结构与两侧的所述隔离线结构共同形成露出所述衬底的通孔结构；
在所述通孔结构内形成导电材料层，以此形成半导体结构。
根据本发明的其中一个实施方式，对所述第一氧化材料层的图形化刻蚀包含以下步骤：
在所述第一氧化材料层上依次设置第二掩膜层和第一掩膜层；
图形化刻蚀所述第一掩膜层，形成第一掩膜图案；
在所述第一掩膜图案表面和所述第二掩膜层表面设置第二氧化材料层；
在所述第二氧化材料层上设置有机硅层；
图形化刻蚀去除所述有机硅层的位于所述第一掩膜图案上方的部分，并去除所述第二氧化材料层的位于所述第二区域和所述第一掩膜图案顶部与两侧的部分，以形成第二掩膜图案；
利用所述第二掩膜图案刻蚀去除部分所述第二掩膜层，形成所述第三掩膜图案；
利用所述第三掩膜图案刻蚀所述第一氧化材料层。
根据本发明的其中一个实施方式，图形化刻蚀所述第一掩膜层包含以下步骤：
在所述第一掩膜层表面设置第一光刻胶；
图形化所述第一光刻胶；
利用所述第一光刻胶刻蚀所述第一掩膜层。
根据本发明的其中一个实施方式，形成所述第二掩膜图案包含以下步骤：
在所述有机硅层表面设置所述第二光刻胶；
图形化所述第二光刻胶，保留位于所述第一区域的所述第二光刻胶；
利用所述第二光刻胶刻蚀，形成所述第二掩膜图案。
根据本发明的其中一个实施方式，利用所述第二光刻胶刻蚀包含以下步骤：
去除位于所述第二区域和所述第一掩膜图案上方的所述有机硅层以及位于所述第二区域及所述第一掩膜图案顶部的所述第二氧化材料层；
去除位于所述第一掩膜图案两侧的所述第二氧化材料层。
根据本发明的其中一个实施方式，所述有机硅层的材质包含有机碳。
根据本发明的其中一个实施方式，图形化去除所述氧化线结构的步骤包含：
回填所述第二材料之后，在所述第一氧化材料层和所述第二材料的表面覆盖第三光刻胶；
图形化所述第三光刻胶，去除位于所述第一区域的所述第三光刻胶；
利用所述第三光刻胶刻蚀，去除各所述氧化线结构。
根据本发明的其中一个实施方式，去除剩余的所述第一氧化材料层，是利用刻蚀溶液冲洗去除所述第一氧化材料层。
根据本发明的其中一个实施方式，所述第二材料的材质包含氮化硅。
根据本发明的另一个方面，提供一种半导体结构，其中，所述半导体结构包含衬底、多个位线结构、多个隔离线结构、无效隔离层；所述衬底具有第一区域和第二区域；所述多个位线结构设置于所述衬底的第一区域；所述多个隔离线结构设置于所述衬底的第一区域，所述隔离线结构位于相邻两个所述位线结构之间，以使所述位线结构两侧分别形成露出所述衬底的通孔结构；所述无效隔离层设置于所述衬底的第二区域。
由上述技术方案可知，本发明提出的半导体结构的形成方法及半导体结构的优点和积极效果在于：
本发明提出的半导体结构的形成方法，能够在第二区域的填充不同于氧化物的第二材料，从而使得第二区域的节点接触的孔洞中被氮化物填充，据此替代现有的第二区域的节点接触的孔洞中的氧化物，使得在经由本发明提出的半导体结构的形成方法制成的半导体结构的节点接触结构中，位于第二区域中的节点接触的不稳定性大幅降低，提升半导体结构的稳定性和可靠性。
附图说明
通过结合附图考虑以下对本发明的优选实施方式的详细说明，本发明的各种目标、特征和优点将变得更加显而易见。附图仅为本发明的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：
图1是根据一示例性实施方式示出的一种半导体结构的形成方法的其中一个步骤中的半导体结构的示意图；
图2是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
图3是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
图4是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
图5是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
图6是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
图7是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
图8是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
图9是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
图10是根据一示例性实施方式示出的一种半导体结构的形成方法的其中另一个步骤中的半导体结构的示意图；
图11是图9示出的步骤中的半导体结构的俯视图；
图12是图10示出的步骤中的半导体结构的俯视图。
附图标记说明如下：
110.衬底；
120.第一氧化材料层；
130.位线结构；
140.氧化线结构；
150.无效隔离层；
160.隔离线结构；
210.第一掩膜层；
220.第二掩膜层；
300.第一光刻胶；
400.第二氧化材料层；
500.有机硅层；
600.第二光刻胶；
700.第三光刻胶；
D1.第一区域；
D2.第二区域；
M1.第一掩膜图案；
M2.第二掩膜图案；
M3.第三掩膜图案。
具体实施方式
体现本发明特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本发明能够在不同的实施例上具有各种的变化，其皆不脱离本发明的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本发明。
在对本发明的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本发明的一部分，并且其中以示例方式显示了可实现本发明的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本发明范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本发明的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本发明的范围内。
在该示例性实施方式中，本发明提出的半导体结构的形成方法，是以应用于动态随机存取存储器的节点接触的形成为例进行说明的。本领域技术人员容易理解的是，为将本发明的相关设计应用于其他类型的半导体结构的节点接触的形成工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本发明提出的半导体结构的形成方法的原理的范围内。
参阅图1至10，其分别代表性地示出了本发明提出的半导体结构的形成方法的其中一个步骤中的半导体结构的示意图。配合参阅图11和图9，图11中代表性地示出了图9示出的步骤中的半导体结构的俯视图；图12中代表性地示出了图10示出的步骤中的半导体结构的俯视图。以下将结合上述附图，对本发明提出的半导体结构的形成方法的各主要组成步骤的工艺、方法和关系进行详细说明。
如图1至图10所示，在本实施方式中，本发明提出的半导体结构的形成方法包含以下步骤：
提供一半导体基底，半导体基底具有衬底110和设置于衬底110上的第一氧化材料层120，第一氧化材料层120中包含设置有位线结构130的第一区域D1和位于第一区域D1边缘的第二区域D2；
图形化刻蚀第一氧化材料层120，去除第二区域D2的第一氧化材料层120和第一区域D1的部分第一氧化材料层120，以使剩余的第一氧化材料层120在每个位线结构130两侧形成氧化线结构140；
在第一区域D1和第二区域D2回填第二材料，第二材料与第一氧化材料层120的材料不同，位于第一区域D1的第二材料形成隔离线结构160，位于第二区域D2的第二材料形成无效隔离层150；
图形化刻蚀去除氧化线结构140，位线结构130与两侧的隔离线结构160共同形成露出衬底110的通孔结构170；
在通孔结构170内形成导电材料层，以此形成半导体结构。
可选地，如图1至图8所示，在本实施方式中，对第一氧化材料层120的图形化刻蚀可以具体包含以下步骤：
在第一氧化材料层120上依次设置第二掩膜层220和第一掩膜层210；
图形化刻蚀第一掩膜层210，形成第一掩膜图案M1；
在第一掩膜图案M1表面和第二掩膜层220表面设置第二氧化材料层400；
在第二氧化材料层400上设置有机硅层500；
图形化刻蚀去除有机硅层500的位于第一掩膜图案M1上方的部分，并去除第二氧化材料层400的位于第二区域D2和第一掩膜图案M1顶部与两侧的部分，以形成第二掩膜图案M2；
利用第二掩膜图案M2刻蚀去除部分第二掩膜层220，形成第三掩膜图案M3；
利用第三掩膜图案M3刻蚀第一氧化材料层120。
需说明的是，在符合本发明设计构思的任意示例性实施方式中，对第一氧化材料层120的图形化刻蚀，亦可通过其他具体工艺步骤实现，并不以本实施方式为限。
具体地，如图1所示，其代表性地示出了半导体结构在“提供一半导体基底”、“设置第一掩膜层210和第二掩膜层220”以及“设置第一光刻胶300”的步骤中的示例性结构。其中，该附图示出的半导体结构包含半导体基底、第一掩膜层210、第二掩膜层220以及图形化的第一光刻胶300。半导体基底包含衬底110、第一氧化材料层120以及多个位线结构130。第一氧化材料层120设置于衬底110的表面，位线结构130设置于第一氧化材料层120的对应于第一区域D1的部分。第二掩膜层220设置于半导体基底(即第一氧化材料层120)的表面。第一掩膜层210设置于第二掩膜层220的表面。第一光刻胶300设置于第一掩膜层210的表面。
可选地，在本实施方式中，衬底110可以为硅衬底110。
可选地，在本实施方式中，第一氧化成的材质可以包含氧化硅(SiO2)。
可选地，在本实施方式中，位线结构130可以包含金属层(例如金属钨，W)、插塞(例如氮化钛，TiN)以及保护层(例如氮化硅，Si3N4)。
可选地，在本实施方式中，第一掩膜层210可以包含多晶硅和氮氧化硅。
可选地，在本实施方式中，第二掩膜层220可以包含多晶硅和多晶碳。
具体地，如图2所示，其代表性地示出了半导体结构在“形成第一掩膜层210”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底、第二掩膜层220以及第一掩膜图案M1。第一掩膜图案M1即为经由刻蚀剩余的第一掩膜层210。
可选地，如图1和图2所示，在本实施方式中，对于“形成第一掩膜图案M1”的步骤而言，其可以具体包含以下步骤：
在第一掩膜层210表面覆盖第一光刻胶300；
图形化第一光刻胶300，剩余的第一光刻胶300分别对应于各位线结构130，第一掩膜层210的对应于第二区域D2的部分的表面无第一光刻胶300，如图1所示；以及
利用第一光刻胶300为掩膜层进行刻蚀，去除第一掩膜层210的未被第一光刻胶300覆盖的部分，剩余的第一掩膜层210形成第一掩膜图案M1，如图2所示。
具体地，如图3所示，其代表性地示出了半导体结构在“设置第二氧化材料层400”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底、第二掩膜层220、第一掩膜层210的剩余部分以及第二氧化材料层400。第二氧化材料层400是设置于第一掩膜图案M1的表面和第二掩膜层220(未被第一掩膜图案M1覆盖的部分)的表面。
可选地，在本实施方式中，第二氧化材料层400的材质可以包含氧化硅。
具体地，如图4所示，其代表性地示出了半导体结构在“设置有机硅层500”和“设置第二光刻胶600”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底、第二掩膜层220、第一掩膜层210的剩余部分、第二氧化材料层400、有机硅层500以及图形化的第二光刻胶600。有机硅层500是设置于第二氧化材料层400的表面，即，有机硅层500是填充于第一掩膜图案M1的间隙之间以及第二氧化材料层400上的对应于第二区域D2的部分。第二光刻胶600是设置于有机硅层500的表面。
可选地，在本实施方式中，有机硅层500的材质可以包含有机碳(SiOC)。
具体地，如图5所示，其代表性地示出了半导体结构在“利用第二光刻胶600刻蚀去除部分有机硅层500”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底、第二掩膜层220、第一掩膜层210的剩余部分、第二氧化材料层400的剩余部分以及有机硅层500的剩余部分。有机硅层500的对应于第二区域D2的部分以及位于第一掩膜图案M1上方的部分经由刻蚀被去除，即，有机硅层500的剩余部分位于剩余的第一掩膜层210的间隙中。并且，第二氧化材料层400的对应于第二区域D2的部分以及位于第一掩膜图案M1顶部的部分经由刻蚀被去除。
可选地，如图4和图5所示，在本实施方式中，对于“利用第二光刻胶600刻蚀去除部分有机硅层500”的步骤而言，其可以具体包含以下步骤：
在有机硅层500表面覆盖第二光刻胶600；
图形化第二光刻胶600，有机硅层500对应于第二区域D2的部分的表面无第二光刻胶600，如图4所示；以及
利用第二光刻胶600刻蚀，去除有机硅层500的对应于第二区域D2的部分以及位于第一掩膜图案M1上方的部分，如图5所示。
具体地，如图6所示，其代表性地示出了半导体结构在“去除部分第二氧化材料层400，形成第二掩膜图案M2”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底、第二掩膜层220以及第二掩膜图案M2。第一掩膜层210的剩余部分(即第一掩膜图案M1)、第二氧化材料层400的剩余部分以及有机硅层500的剩余部分共同形成第二掩膜图案M2。
可选地，如图5和图6所示，在本实施方式中，第二氧化材料层400的刻蚀可以分为两个步骤，即，图5示出的对第二氧化材料层400的对应于第二区域D2的部分以及位于第一掩膜图案M1顶部的部分刻蚀去除，图6示出的对第二氧化材料层400的位于第一掩膜图案M1两侧的部分刻蚀去除。通过上述刻蚀工艺，最终剩余的第二氧化材料层400仅包含被有机硅层500的剩余部分覆盖的部分。
具体地，如图7所示，其代表性地示出了半导体结构在“利用第二掩膜图案M2形成第三掩膜图案M3”的步骤中的示例性结构。其中，该附图示出的半导体结构包含基底以及第三掩膜图案M3。第三掩膜图案M3即为经由第二掩膜图案M2刻蚀后剩余的第二掩膜层220，且第三掩膜图案M3分别于第一区域D1内的各位线结构130分别对应。
可选地，图7所示，在本实施方式中，对于“利用第二掩膜图案M2形成第三掩膜图案M3”的步骤而言，其具体可以包含以下步骤：
利用第二掩膜图案M2刻蚀，去除第二掩膜层220的未被第二掩膜图案M2覆盖的部分，剩余的第二掩膜层220形成第三掩膜图案M3，上述刻蚀过程中第二掩膜图案M2同时被去除，如图7所示。
具体地，如图8所示，其代表性地示出了半导体结构在“去除部分第一氧化成，形成氧化线结构140”的步骤中的示例性结构。其中，该附图示出的半导体结构包含衬底110以及多个氧化线结构140。氧化线结构140包含经由刻蚀去除后剩余的第一氧化材料层120，且剩余的第一氧化材料层120位于位线结构130的两侧。
可选地，如图8所示，对于“去除部分第一氧化层，形成氧化线结构140”的步骤而言，其具体可以包含以下步骤：
利用第三掩膜图案M3刻蚀，去除第一氧化材料层120的未被第三掩膜图案M3覆盖的部分，剩余的第一氧化材料层120分别位于各位线结构130的两侧，各氧化线结构140间隔布置，如图8所示。
具体地，如图9和图11所示，其代表性地示出了半导体结构在“回填第二材料，形成隔离线结构160”的步骤中的示例性结构。其中，该附图示出的半导体结构包含衬底110、多个位线结构130、多个氧化线结构140以及回填的第二材料。第二材料填充于衬底110的对应于第二区域D2的表面上，从而在第二区域D2形成材质包含第二材料的无效隔离层150。同时，第二材料还填充于各氧化线结构140的间隙中，从而在各位线结构130的间隙中形成材质包含第二材料的隔离线结构160。
可选地，在本实施方式中，回填的第二材料的材质可以包含氮化硅。
具体地，如图10和图12所示，其代表性地示出了半导体结构在“去除氧化线结构140”的步骤中的示例性结构。其中，该附图示出的半导体结构包含衬底110、多个位线结构130、无效隔离层150以及多个隔离线结构160。无效隔离层150位于衬底110的第二区域D2，隔离线结构160位于位线结构130的间隙中。
可选地，如图9至图12所示，在本实施方式中，对于“去除氧化线结构140”的步骤而言，其具体可以包含以下步骤：
在回填第二材料之后的各位线结构130的表面覆盖第三光刻胶700；
图形化第三光刻胶700，去除第三光刻胶700的对应于第一区域D1的部分，即无效隔离层150表面留有第三光刻胶700，如图9和图11所示；
利用第三光刻胶700刻蚀，去除剩余的第一氧化材料层120。如图10和图12所示。
进一步地，在本实施方式中，对于“去除剩余的第一氧化材料层120”的步骤而言，可以利用刻蚀溶液(例如氢氟酸溶液等)冲洗实现对剩余的第一氧化材料层120的去除。
在此应注意，附图中示出而且在本说明书中描述的半导体结构的形成方法仅仅是能够采用本发明原理的许多种形成方法中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的形成方法的任何细节或任何步骤。
基于上述对本发明提出的半导体结构的形成方法的一示例性实施方式的详细说明，以下将配合图10和图12，对本发明提出的半导体结构的一示例性实施方式进行说明。
如图10和图12所示，在本实施方式中，本发明提出的半导体结构包含衬底110、多个位线结构130、多个隔离线结构160、无效隔离层150。具体而言，衬底110具有第一区域D1和第二区域D2，第一区域D1和第二区域D2可以分别为衬底110的有效区域和无效区域。多个位线结构130设置于衬底110的第一区域D1。多个隔离线结构160设置于衬底110的第一区域D1，隔离线结构160位于相邻两个位线结构130之间，以使位线结构130两侧分别形成露出衬底110的通孔结构170。无效隔离层150设置于衬底110的第二区域D2。其中，隔离线结构160与无效隔离层150的材质可以分别包含不同于衬底的第一氧化材料层120的材料，例如氮化硅等。
在此应注意，附图中示出而且在本说明书中描述的半导体结构仅仅是能够采用本发明原理的许多种半导体结构中的几个示例。应当清楚地理解，本发明的原理绝非仅限于附图中示出或本说明书中描述的半导体结构的任何细节或半导体结构的任何部件。
综上所述，本发明提出的半导体结构的形成方法，能够在第二区域的填充第二材料，从而使得第二区域的节点接触的孔洞中被第二材料填充，据此替代现有的第二区域的节点接触的孔洞中的氧化物，使得在经由本发明提出的半导体结构的形成方法制成的半导体结构的节点接触结构中，位于第二区域中的节点接触的不稳定性大幅降低，提升半导体结构的稳定性和可靠性。
以上详细地描述和/或图示了本发明提出的半导体结构的形成方法及半导体结构的示例性实施方式。但本发明的实施方式不限于这里所描述的特定实施方式，相反，每个实施方式的组成部分和/或步骤可与这里所描述的其它组成部分和/或步骤独立和分开使用。一个实施方式的每个组成部分和/或每个步骤也可与其它实施方式的其它组成部分和/或步骤结合使用。在介绍这里所描述和/或图示的要素/组成部分/等时，用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。此外，权利要求书及说明书中的术语“第一”和“第二”等仅作为标记使用，不是对其对象的数字限制。
虽然已根据不同的特定实施例对本发明提出的半导体结构的形成方法及半导体结构进行了描述，但本领域技术人员将会认识到可在权利要求的精神和范围内对本发明的实施进行改动。
Claims (10)
1.一种半导体结构的形成方法，其特征在于，
包含以下步骤：
提供一半导体基底，所述半导体基底具有衬底和设置于所述衬底上的第一氧化材料层，所述第一氧化材料层中包含设置有位线结构的第一区域和位于所述第一区域边缘的第二区域；
图形化刻蚀所述第一氧化材料层，去除所述第二区域的所述第一氧化材料层和所述第一区域的部分所述第一氧化材料层，以使剩余的所述第一氧化材料层在每个所述位线结构两侧形成氧化线结构；
在所述第一区域和所述第二区域回填第二材料，所述第二材料与第一氧化材料层的材料不同，位于所述第一区域的所述第二材料形成隔离线结构，位于所述第二区域的所述第二材料形成无效隔离层；
图形化刻蚀去除所述氧化线结构，所述位线结构与两侧的所述隔离线结构共同形成露出所述衬底的通孔结构；
在所述通孔结构内形成导电材料层，以此形成半导体结构。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，
对所述第一氧化材料层的图形化刻蚀包含以下步骤：
在所述第一氧化材料层上依次设置第二掩膜层和第一掩膜层；
图形化刻蚀所述第一掩膜层，形成第一掩膜图案；
在所述第一掩膜图案表面和所述第二掩膜层表面设置第二氧化材料层；
在所述第二氧化材料层上设置有机硅层；
图形化刻蚀去除所述有机硅层的位于所述第一掩膜图案上方的部分，并去除所述第二氧化材料层的位于所述第二区域和所述第一掩膜图案顶部与两侧的部分，以形成第二掩膜图案；
利用所述第二掩膜图案刻蚀去除部分所述第二掩膜层，形成第三掩膜图案；
利用所述第三掩膜图案刻蚀所述第一氧化材料层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，
图形化刻蚀所述第一掩膜层包含以下步骤：
在所述第一掩膜层表面设置第一光刻胶；
图形化所述第一光刻胶；
利用所述第一光刻胶刻蚀所述第一掩膜层。
4.根据权利要求2所述的半导体结构的形成方法，其特征在于，
形成所述第二掩膜图案包含以下步骤：
在所述有机硅层表面设置第二光刻胶；
图形化所述第二光刻胶，保留位于所述第一区域的所述第二光刻胶；
利用所述第二光刻胶刻蚀，形成所述第二掩膜图案。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，
利用所述第二光刻胶刻蚀包含以下步骤：
去除位于所述第二区域和所述第一掩膜图案上方的所述有机硅层以及位于所述第二区域及所述第一掩膜图案顶部的所述第二氧化材料层；
去除位于所述第一掩膜图案两侧的所述第二氧化材料层。
6.根据权利要求2所述的半导体结构的形成方法，其特征在于，
所述有机硅层的材质包含有机碳。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，
图形化去除所述氧化线结构的步骤包含：
回填所述第二材料之后，在所述第一氧化材料层和所述第二材料的表面覆盖第三光刻胶；
图形化所述第三光刻胶，去除位于所述第一区域的所述第三光刻胶；
利用所述第三光刻胶刻蚀，去除各所述氧化线结构。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，
去除剩余的所述第一氧化材料层，是利用刻蚀溶液冲洗去除所述第一氧化材料层。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，
所述第二材料的材质包含氮化硅。
10.一种使用权利要求1-9任意一项所述的半导体结构的形成方法形成的半导体结构，其特征在于，
所述半导体结构包含：
衬底，具有第一区域和第二区域；
多个位线结构，设置于所述衬底的第一区域；
多个隔离线结构，设置于所述衬底的第一区域，所述隔离线结构位于相邻两个所述位线结构之间，以使所述位线结构两侧分别形成露出所述衬底的通孔结构；
无效隔离层，设置于所述衬底的第二区域。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010966605.1A CN114188283B (zh) | 2020-09-15 | 2020-09-15 | 半导体结构的形成方法及半导体结构 |
| PCT/CN2021/103691 WO2022057380A1 (zh) | 2020-09-15 | 2021-06-30 | 半导体结构的形成方法及半导体结构 |
| US17/467,635 US12010830B2 (en) | 2020-09-15 | 2021-09-07 | Method of manufacturing a semiconductor structure by forming a node contact between a bit line and an isolation line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010966605.1A CN114188283B (zh) | 2020-09-15 | 2020-09-15 | 半导体结构的形成方法及半导体结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114188283A CN114188283A (zh) | 2022-03-15 |
| CN114188283B true CN114188283B (zh) | 2024-06-21 |
Family
ID=80601176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010966605.1A Active CN114188283B (zh) | 2020-09-15 | 2020-09-15 | 半导体结构的形成方法及半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114188283B (zh) |
| WO (1) | WO2022057380A1 (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116056453A (zh) * | 2023-02-10 | 2023-05-02 | 福建省晋华集成电路有限公司 | 一种半导体结构及其制作方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100338781B1 (ko) * | 2000-09-20 | 2002-06-01 | 윤종용 | 반도체 메모리 소자 및 그의 제조방법 |
| US6563162B2 (en) * | 2001-03-21 | 2003-05-13 | Samsung Electronics Co., Ltd. | Semiconductor memory device for reducing parasitic bit line capacitance and method of fabricating the same |
| US20060148168A1 (en) * | 2005-01-06 | 2006-07-06 | Sheng-Chin Li | Process for fabricating dynamic random access memory |
| CN100356552C (zh) * | 2005-02-08 | 2007-12-19 | 联华电子股份有限公司 | 动态随机存取存储器的制造方法 |
| US7232724B1 (en) * | 2005-04-25 | 2007-06-19 | Advanced Micro Devices, Inc. | Radical oxidation for bitline oxide of SONOS |
| KR100875654B1 (ko) * | 2006-09-28 | 2008-12-26 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지노드콘택 형성 방법 |
| JP2009135223A (ja) * | 2007-11-29 | 2009-06-18 | Oki Semiconductor Co Ltd | 半導体装置およびその製造方法 |
| KR20130089120A (ko) * | 2012-02-01 | 2013-08-09 | 에스케이하이닉스 주식회사 | 미세 패턴들을 포함하는 반도체 소자 제조방법 |
| KR101991943B1 (ko) * | 2012-11-13 | 2019-06-25 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102452290B1 (ko) * | 2015-09-04 | 2022-12-01 | 에스케이하이닉스 주식회사 | 반도체구조물 및 그 제조 방법 |
| KR102504258B1 (ko) * | 2016-05-04 | 2023-02-28 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| CN108022880A (zh) * | 2016-11-04 | 2018-05-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN108257919B (zh) * | 2016-12-29 | 2020-10-27 | 联华电子股份有限公司 | 随机动态处理存储器元件的形成方法 |
| US10950663B2 (en) * | 2018-04-24 | 2021-03-16 | Micron Technology, Inc. | Cross-point memory array and related fabrication techniques |
| CN108546912B (zh) * | 2018-05-03 | 2020-09-18 | 中芯集成电路（宁波）有限公司 | 掩膜版及其制作方法 |
| CN108933136B (zh) * | 2018-08-22 | 2023-09-26 | 长鑫存储技术有限公司 | 半导体结构、存储器结构及其制备方法 |
| CN110707083B (zh) * | 2018-08-23 | 2022-02-01 | 联华电子股份有限公司 | 半导体存储装置及其形成方法 |
| CN110970351A (zh) * | 2018-09-29 | 2020-04-07 | 长鑫存储技术有限公司 | 半导体存储器电容接点结构及制备方法 |
| CN111106106A (zh) * | 2018-10-26 | 2020-05-05 | 长鑫存储技术有限公司 | 半导体器件制造方法与半导体器件 |
| CN111403276A (zh) * | 2020-03-24 | 2020-07-10 | 长江存储科技有限责任公司 | 半导体结构的制备方法 |
-
2020
- 2020-09-15 CN CN202010966605.1A patent/CN114188283B/zh active Active
-
2021
- 2021-06-30 WO PCT/CN2021/103691 patent/WO2022057380A1/zh active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116056453A (zh) * | 2023-02-10 | 2023-05-02 | 福建省晋华集成电路有限公司 | 一种半导体结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114188283A (zh) | 2022-03-15 |
| WO2022057380A1 (zh) | 2022-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114188283B (zh) | 半导体结构的形成方法及半导体结构 | |
| CN114188284B (zh) | 半导体结构的形成方法及半导体结构 | |
| KR100825020B1 (ko) | 반도체 메모리 소자의 캐패시터 제조방법 | |
| KR0183764B1 (ko) | 랜딩 패드 형성방법 | |
| CN112928030B (zh) | 电容结构的处理方法及半导体结构 | |
| US12010830B2 (en) | Method of manufacturing a semiconductor structure by forming a node contact between a bit line and an isolation line | |
| US20070238280A1 (en) | Semiconductor device having contact plug and method for fabricating the same | |
| KR100618691B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100476399B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP2003023070A (ja) | 半導体装置およびその製造方法 | |
| KR101076884B1 (ko) | 실린더형 스토리지 전극을 구비하는 캐패시터 형성방법 및 이에 사용되는 마스크 | |
| KR100687882B1 (ko) | 비트라인을 구비한 반도체 소자 및 그 제조 방법 | |
| KR100291190B1 (ko) | 반도체 기억소자 제조방법 | |
| KR100494647B1 (ko) | 얕은 트렌치 소자분리구조 형성방법 | |
| KR101087793B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR100783637B1 (ko) | 반도체장치의 제조 방법 | |
| KR100421279B1 (ko) | 금속 배선 형성 방법 | |
| KR100857853B1 (ko) | 반도체 소자의 캐패시터 및 그의 제조방법 | |
| KR20040080594A (ko) | 랜딩 플러그 폴리 형성 공정에서의 디펙트 제거방법 | |
| KR20040045574A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20020078071A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20050023931A (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR20050033690A (ko) | 캐패시터의 전하저장전극 형성방법 | |
| KR19990011520A (ko) | 반도체장치의 배선구조 및 그 제조방법 | |
| KR20030018746A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |