KR100215912B1 - 콘택홀필링방법 - Google Patents

콘택홀필링방법 Download PDF

Info

Publication number
KR100215912B1
KR100215912B1 KR1019910023769A KR910023769A KR100215912B1 KR 100215912 B1 KR100215912 B1 KR 100215912B1 KR 1019910023769 A KR1019910023769 A KR 1019910023769A KR 910023769 A KR910023769 A KR 910023769A KR 100215912 B1 KR100215912 B1 KR 100215912B1
Authority
KR
South Korea
Prior art keywords
contact hole
insulating film
contact
thin insulating
ions
Prior art date
Application number
KR1019910023769A
Other languages
English (en)
Inventor
김종관
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019910023769A priority Critical patent/KR100215912B1/ko
Application granted granted Critical
Publication of KR100215912B1 publication Critical patent/KR100215912B1/ko

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택 홀 필링방법에 관한 것으로 종래의 스퍼터 방식이나 CVD법에 있어서는 하이 어스퍽트비를 갖는 콘택 홀에 콘택 물질을 정확하게 채우지 못한 점을 보완하기 위해 밑바닥에 얇은 절연막이 존재하도록 콘택 홀을 형성하여 얇은 절연막에 Pd+이온을 주입하고 그 부위에만 구리가 성장되도록 하여 콘택 홀을 채우는 방법이다.

Description

콘택 홀 필링방법
제 1 도는 종래의 콘택 홀 필링을 나타낸 단면도
제 2 도는 본 발명의 제 1 실시예의 콘택 홀 필링 공정단면도
제 3 도는 본 발명의 제 2 실시예의 콘택 홀 필링 공정단면도
도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 절연막
6 : 소오스/드레인영역 7 : 포토레지스트
8 : Pd+이온주입된 층 9 : 구리
본 발명은 반도체 소자 제조방법에 관한것으로 특히 콘택 홀 필링(contact hole filling)방법에 관한 것이다.
종래의 콘택 홀 필링방법은 제 1 도에 나타낸 바와같이 실리콘기판(1)위에 절연막(2)을 형성하고 콘택부위를 식각제거하고 실리콘기판(1)과 금속간의 접착력을 놓게 하기 위해 Ti(3)와 TiN(4)을 얇게 증착하고 콘택부위에 텅스텐등의 금속을 스퍼터 방식이나 텅스텐 CVD(Chemical Vapour Deposition)법으로 증착하여 콘택 형성하였다.
그러나 종래의 콘택 홀 필링방법에 있어서는 금속증착의 방법으로 스퍼터 방식이나 CVD법이 있으나, 스퍼터에 의한 방법은 하이 어스펙트(high aspect)비를 갖는 콘택 홀(contact hole)에 콘택 물질을 정확하게 채우기가 어렵고, 텅스텐 CVD 방식은 공정이 복잡한 단점이 있다.
본 발명은 이와같은 문제점을 해결하기 위해 안출한 것으로써, 하이 어스펙트비를 갖는 콘택 홀에 적당한 콘택 홀 필링방법을 제공하는데 그 목적이 있다.
이와같은 목절을 달성하기 위한 본 발명은 콘택 에치시 콘택부위에 산화막을 남겨 Pd+를 이온주입하고자 그 위에 Cu(Copper)를 선택적으로 성장함으로써 콘택 홀을 채우는 공정이다.
이와같은 본 발명을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 2 도는 본 발명의 콘택 홀 필링 방법중 제 1 실시예를 나타낸 것으로써 제 2 도(a)와 같이 실리콘기판(1)에 소오스/드레인영역(6)을 형성하고 전표면에 절연막(2)을 증착하여 포토레지스트(7)을 증착하고 노광으로 마스크를 형성하여 소오스/드레인영역(6)상부의 절연막(2)을 실리콘 기판(1) 표면에 조금만 남겨두고 제거한 다음 제 2 도(b)와 같이 실리콘기판(1) 표면에 조금 남겨둔 절연막(2)에 플라즈마 이온 주입으로 Pd+이온을 주입한다.
그리고 제 2 도(c)와 같이 구리(Cu)(9)을 Pd+이온주입된 층(8) 부위에만 선택적으로 성장한다.
이때 Pd+이온 주입된 층(8)을 실리콘기판(1)과 반응하여 Pd2Si층(10)이 된다.
또한, 제 3 도는 본발명의 콘택 형성 방법의 제 2 실시예를 나타낸 것으로 제 3 도(a)와 같이 실리콘기판(1)에 소오스/드레인영역(6)을 형성하고 절연막(2)을 증착하여 포토/에치 공정으로 콘택부위의 절연막(2)을 제거한뒤 제 3 도(b)와 같이 콘택 추가 이온주입(Contact Assitional Implant)를 하고 제 3 도(c)와 같이 콘택 부위의 실리콘 기판(1) 위에 얇은 절연막을 형성하고 제 3 도(d)와 같이 그 부위에 Pd+이온을 주입하고 Pd+이온주입된 층(8) 위에만 선택적으로 구리(Cu)(9)을 성장한다.
이상에서 설명한 바와같이 본발명은 콘택 홀 식각후 포토레지스트를 제거하기전에 콘택 홀 밑바닥에 존재하는 SiO2층위에 Pd+이온을 주입하여 선택적으로 콘택 부위만 구리(Cu)가 성장할 수 있도록 함으로써 하이 어스퍽트 레티오(high aspect ratio)를 갖는 콘택 구조에서 쉬운 공정으로 정확하게 콘택 홀 필링을 할 수 있다.

Claims (3)

  1. 기판 표면에 얇은 절연막이 존재하도록 콘택 홀을 형성하는 공정과, 상기 얇은 절연막에 선택적으로 소정의 이온을 주입하는 공정과, 상기 소정의 이온이 주입된 영역에만 선택적으로 금속을 성장하여 콘택 홀을 채우는 콘택 홀 필링방법.
  2. 기판에 콘택 홀을 형성하여 콘택 오디션얼 임프런트를 실시하는 공정과, 콘택 홀 밑바닥에 얇은 절연막을 형성하여 그 부위에 소정의 이온을 주입하는 공정과, 소정의 이온이 주입된 얇은 절연막위에 금속을 선택적으로 성장하여 콘택 홀을 채우는 콘택 홀 필링방법.
  3. 제 1 항 또는 제 2 항에 있어서, 소정의 이온 주입은 Pd+이온을 주입하고 금속은 구리를 사용함을 특징으로 하는 콘택 홀 필링방법.
KR1019910023769A 1991-12-21 1991-12-21 콘택홀필링방법 KR100215912B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910023769A KR100215912B1 (ko) 1991-12-21 1991-12-21 콘택홀필링방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910023769A KR100215912B1 (ko) 1991-12-21 1991-12-21 콘택홀필링방법

Publications (1)

Publication Number Publication Date
KR100215912B1 true KR100215912B1 (ko) 1999-08-16

Family

ID=19325458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023769A KR100215912B1 (ko) 1991-12-21 1991-12-21 콘택홀필링방법

Country Status (1)

Country Link
KR (1) KR100215912B1 (ko)

Similar Documents

Publication Publication Date Title
KR0138913B1 (ko) 집적회로의 상호 접속배치 제조방법
US4271583A (en) Fabrication of semiconductor devices having planar recessed oxide isolation region
US5459100A (en) Method for forming metal wiring of semiconductor device
US4766084A (en) Process for the production of an electric contact on a HgCdTe substrate with a P conductivity and application to the production of an N/P diode
JP2001237311A (ja) 半導体素子の配線形成方法
US5087322A (en) Selective metallization for high temperature semiconductors
US5563098A (en) Buried contact oxide etch with poly mask procedure
EP0095654B1 (en) Method of manufacturing semiconductor device, including a step of patterning a conductor layer
KR100215912B1 (ko) 콘택홀필링방법
JPS6355780B2 (ko)
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
KR0156156B1 (ko) 반도체 장치 제조방법
JPH0684938A (ja) 半導体装置の製造方法
KR100333365B1 (ko) 반도체 소자 및 그 제조 방법
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법
KR950011984B1 (ko) 텅스텐 플러그 제조방법
EP0111097B1 (en) Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper
JPS6058636A (ja) 絶縁分離領域の形成方法
KR100329792B1 (ko) 박막트랜지스터제조방법
KR880001956B1 (ko) 반도체 집적회로의 제조방법
JP3082230B2 (ja) 配線の形成方法
JP3224432B2 (ja) 半導体装置の製造方法
KR100345521B1 (ko) 트랜지스터의 게이트 형성 방법
KR0161892B1 (ko) 박막트랜지스터 구조 및 제조방법
KR930004111B1 (ko) 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090427

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee