KR880001956B1 - 반도체 집적회로의 제조방법 - Google Patents
반도체 집적회로의 제조방법 Download PDFInfo
- Publication number
- KR880001956B1 KR880001956B1 KR1019850007556A KR850007556A KR880001956B1 KR 880001956 B1 KR880001956 B1 KR 880001956B1 KR 1019850007556 A KR1019850007556 A KR 1019850007556A KR 850007556 A KR850007556 A KR 850007556A KR 880001956 B1 KR880001956 B1 KR 880001956B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- drain
- source
- heat
- molybdenum
- Prior art date
Links
- 238000000034 method Methods 0.000 title description 4
- 239000004065 semiconductor Substances 0.000 title description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 10
- 239000011733 molybdenum Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000000313 electron-beam-induced deposition Methods 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims abstract 3
- 238000010438 heat treatment Methods 0.000 claims abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract 2
- 229920001296 polysiloxane Polymers 0.000 abstract 2
- 238000005468 ion implantation Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음.
Description
제1a도-제1g도는 본 발명의 제조 공정별 단계를 도시한 도면.
제2도는 종래 반도체 집적회로의 단면도.
본 발명은 내열금속(Refractory metal)과 단결정 실리콘으로 모스(Mos) 전계효과 트랜지스터(FET)의 소오스(Source)및 드레인(Drain)을 구성하도록 하여 저항값을 감소시켜서 빠른 동작속도를 얻을 수 있는 집적회로의 제조 방법에 관한 것이다. 종래에는 제2도에 도시된바와 같이 P형기판(10)에 형성된 산화막층(13)이 개방부분(13')을 통하여 불순물(P+등)을 주입시켜 도오핑하여 MOSFET의 소오스(11) 및 드레인(12)을 형성하였으므로 그 자체 저항값이 높아져 MOSFET 트랜지스터에서 내부 접합 용량에 의한 시정수값이 커지게 되어 동작속도가 늦어진다는 단점이 있었다. 14는 금속층으로 이루어진 소오스 및 드레인 전극이다. 본 발명은 이러한 종래의 단점을 없이하도록 MOSFET의 소오스 및 드레인의 저항값을 낮추도록하여 동작속도를 빠르게 할 수 있는 제조방법을 제공하는 것을 목적으로 하여 이하 제1a도-제1g도를 참조하여 본 발명을 공정별로 설명하면 다음과 같다.
제1a도에서는 통상의 방법과 같이 P형기판(1)에 소오스, 드레인(2, 2')이 될 부분의 게이트 산화막을 제거하고 제1b도에서와 같이 내열금속인 몰리브데늄(Molybdenum)을 전자비임 증착 방법으로 전면에 증착하여 몰리브데늄층(3)을 상측 전면상에 형성하고, 제1c에서와 같이 그 위에 실리콘을 이온 주입하여 수소 분위기에서 열처리하면 제1d와 같이 소오스, 드레인 (2, 2')이 될 부위에 형성된 실리콘층(4)위에 실리콘과 몰리브데늄이 혼합된 실리사이드층(5)이 형성된다.
나머지 부분의 몰리브데늄층(3)은 과산화수소(H2O2)로 에칭(eaching)하여 제1e도에서와 같이 벗겨낸 다음 제1f도와 같이 중간층이며 절연층의 인(P0)을 포함하는 산화막(7)을 증착하여 열처리한 다음 소오스 및 드레인인 중간부분(7')을 에칭하여 제거해서 알루미늄을 증착하여 전극(8)을 제1g도와 같이 형성한다. 제1g도와 같이 구성된 MOSFET 구조에서 실리사이드층(5)은 몰리브데늄층(3)을 통하여 실리콘을 이온 주입할 때 발생되는 단결정 실리콘층으로서 그 자체 저항값은 실리콘에 혼합된 몰리브데늄 금속에 의하여 매우 작게된다. 그러므로 MOSFET의 소오스 및 드레인의 저항값이 매우 작게되므로 MOSFET의 게이트 및 드레인과 전극사이의 용량 및 접합용량에 따른 시정수가 작게되므로 동작속도가 빠르게 되는 것이다.
이상에서 설명된 바와 같이 본 발명에 의하면 동작속도가 빠른 고속 MOSFET를 손쉽게 제조할 수 있는 것이다.
Claims (1)
- P형기판(1)에 소오스(2), 드레인(2')이 될 부분의 게이트 산화막을 제거하고, 내열금속인 몰리브데늄(Holybdenum)을 전자 비임 증착 방법으로 전면에 증착하여 몰티브데늄층(3)을 상측 전면상에 형성하며, 그 위에 실리콘을 이온 주입하여 수소 분위기에서 열처리하여 소오스, 드레인(2, 2')이 될 부위에 형성된 실리콘층(4) 위에 실리사이드층(5)을 형성하고, 나머지 부분의 몰리브데늄층(3')을 과산화수소(H2O2)로 에칭(eaching)하여 벗겨낸 다음 중간층이며 절연층의 인 (P0)을 포함하는 산화막(7)을 증착하여 열처리한 후, 소오스 및 드레인의 중간부분(7')을 에칭하여 제거해서 알루미늄을 증착하여 전극(8)을 형성한 것을 특징으로 하는 반도체 집적회로의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850007556A KR880001956B1 (ko) | 1985-10-15 | 1985-10-15 | 반도체 집적회로의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019850007556A KR880001956B1 (ko) | 1985-10-15 | 1985-10-15 | 반도체 집적회로의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870004528A KR870004528A (ko) | 1987-05-11 |
| KR880001956B1 true KR880001956B1 (ko) | 1988-10-04 |
Family
ID=19243149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019850007556A KR880001956B1 (ko) | 1985-10-15 | 1985-10-15 | 반도체 집적회로의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880001956B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100364831B1 (ko) * | 2000-03-20 | 2002-12-16 | 엘지.필립스 엘시디 주식회사 | 몰리브덴 금속막용 에칭 용액 |
-
1985
- 1985-10-15 KR KR1019850007556A patent/KR880001956B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR870004528A (ko) | 1987-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| EP0918353A1 (en) | A method of manufacturing a recessed insulated gate field-effect semiconductor device | |
| US4235011A (en) | Semiconductor apparatus | |
| JP2551940B2 (ja) | 半導体素子の製造方法 | |
| JPH04225529A (ja) | 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法 | |
| US4318216A (en) | Extended drain self-aligned silicon gate MOSFET | |
| US4336550A (en) | CMOS Device with silicided sources and drains and method | |
| US4507846A (en) | Method for making complementary MOS semiconductor devices | |
| US4277882A (en) | Method of producing a metal-semiconductor field-effect transistor | |
| US4560421A (en) | Semiconductor device and method of manufacturing the same | |
| US5153146A (en) | Maufacturing method of semiconductor devices | |
| JPS6046831B2 (ja) | 半導体装置の製造方法 | |
| EP0023528A1 (en) | Double diffused transistor structure and method of making same | |
| US4350991A (en) | Narrow channel length MOS field effect transistor with field protection region for reduced source-to-substrate capacitance | |
| KR880001956B1 (ko) | 반도체 집적회로의 제조방법 | |
| JPS6133253B2 (ko) | ||
| US4722912A (en) | Method of forming a semiconductor structure | |
| JPS6360549B2 (ko) | ||
| EP0545484B1 (en) | Manufacturing process for insulated gate field effect transistors (igfet) with low short circuit density between gate and source and devices obtained thereby | |
| US4653173A (en) | Method of manufacturing an insulated gate field effect device | |
| JPH1064898A (ja) | 半導体装置の製造方法 | |
| JPS6161268B2 (ko) | ||
| KR100569614B1 (ko) | 반도체 장치 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030919 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |