KR100333365B1 - 반도체 소자 및 그 제조 방법 - Google Patents
반도체 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100333365B1 KR100333365B1 KR1019950015181A KR19950015181A KR100333365B1 KR 100333365 B1 KR100333365 B1 KR 100333365B1 KR 1019950015181 A KR1019950015181 A KR 1019950015181A KR 19950015181 A KR19950015181 A KR 19950015181A KR 100333365 B1 KR100333365 B1 KR 100333365B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- contact hole
- semiconductor device
- tungsten
- tin
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 35
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 24
- 229910052721 tungsten Inorganic materials 0.000 claims description 24
- 239000010937 tungsten Substances 0.000 claims description 24
- 229910008484 TiSi Inorganic materials 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- 239000010936 titanium Substances 0.000 abstract description 7
- 229910052719 titanium Inorganic materials 0.000 abstract description 6
- -1 titanium ions Chemical class 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 4
- 238000000137 annealing Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- LCKIEQZJEYYRIY-UHFFFAOYSA-N Titanium ion Chemical compound [Ti+4] LCKIEQZJEYYRIY-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자에서 콘택홀이나 비아홀에 충진되는 물질로 인한 소자의 성능저하를 방지하기 위한 텅스텐 플러그 및 그 형성방법에 관한 것이다.
이와같은 본 발명의 반도체 소자는 도전용 연결공과 충진되는 텅스텐 계면에 불소개스에 의한 실리콘의 열화를 방지하는 TiSi2막을 갖는 것을 특징으로 하고, 그 반도체 소자의 제조방법은 반도체 기판상에 형성된 콘택홀 양측의 절연막 상부면에 TiN막을 형성하는 공정과, 콘택홀 내벽면에 Ti 이온을 콘택홀의 수직벽면에 대하여 소정의 기울기로서 이온주입한 다음 열처리하여 TiSi2상의 막을 형성하는 공정과, 콘택홀과 TiN막 상부를 텅스텐으로 전면 증착하는 공정을 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 콘택홀이나 비아홀에 충진되는 물질로 인한 소자의 성능저하를 방지하기 위한 텅스텐 플러그 및 그 형성방법에 관한 것이다.
일반적으로 반도체 소자에서 전위를 인가해야 하는 활성영역이나 다층배선의 연결부에는 콘택홀(Contact Hole)이나 비아홀(Via Hole)과 같은 구멍들이 전기적인연결을 위하여 뚫혀진다.
첨부한 도면 제 1 도는 활성영역에 전위를 인가하기 위하여 콘택홀이나 비아홀에 텅스텐(Ｗ)과 같은 도전물질을 충전시키는 텅스텐 플러그 형성방법을 보여주는 공정 흐름도이다.
명세서 전반에 걸쳐서 설명의 편의를 위하여 본 발명과 관련되지 않은 부분의 반도체 소자 구성요소들은 생략하였다.
첨부된 도면을 이용하여 종래의 텅스텐 플러그 형성방법을 설명하면 다음과 같다.
활성영역이 형성된 실리콘 기판위에 SiO2와 같은 절연 산화막을 소정의 두께로 성장시킨 다음 콘택홀 부분의 절연막을 감광막 도포와 노광, 현상 및 절연막 식각공정을 순차적으로 행하여 제거한다.
상기 공정후 후속 금속막 형성공정에서 형성될 금속막과 상기 산화막과의 점착력을 향상시키기 위한 점착층으로 TiN을 먼저 상기 산화막상에 성막한다. 상기 TiN막이 성막된 상태를 제 1 도의 (가)에 도시하였는데, 콘택홀과 식각되지 않은 산화막과의 단차에 의한 오버행(Overhang)으로 인하여 상부모서리부분의 막이 하부 모서리 부분의 막보다 두껍게 형성된 상태를 보여준다. 도면에서 표시한 부호 1, 2, 3 그리고 4는 각각 실리콘 기판, 활성영역, 산화막 및 TiN막이다.
상기 공정후 콘택홀부분을 충진시키기 위하여 텅스텐충(5)을 상기 TiN막(4) 상부에 전면증착한다. 상기 텅스텐막이 증착된 상태를 제 1 도의 (나)도면에 도시하였다. 도면에서 보여지는 것처럼, TiN형성시의 콘택홀부분의 오버행에 기인하여 증착되는 텅스텐막의 상부부분이 하부의 구멍부분을 다 채우기도 전에 먼저 응착되어 상기 콘택홀내에서 공공(voids)을 형성시킨다.
상기 공정후, 산화막 상부의 금속막을 식각하기 위한 에치백(Etchback)공정을 행하게 되는데, 상기 에치백공정으로 인하여 텅스텐막 증착공정중에 형성된 보이드는 제 1 도의 (다) 도면에 표시한 것처럼, 점점 커지게 된다.
이러한 보이드는 금속배선의 신뢰성을 열화시키게 되므로 소자의 수율을 떨어뜨리는 문제점으로 작용한다.
따라서 본 발명의 목적은 텅스텐 플러그의 형성시에 발생할 수 있는 보이드의 생성을 방지할 수 있는 반도체 소자의 제조방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 텅스텐 플러그 형성시 분위기 개스로서 사용되는 불소(F2)와의 반응에 의한 실리콘의 열화를 방지할 수 있는 반도체 소자를 제공하기 위한 것이다.
이와같은 본 발명의 반도체 소자 제조방법은 반도체 기판상에 형성된 콘택홀 양측의 절연막 상부면에 TiN막을 형성하는 공정과, 콘택홀 내벽면에 Ti 이온을 콘택홀의 수직벽면에 대하여 소정의 기울기로서 이온주입한 다음 열처리하여 TiSi2상의 막을 형성하는 공정과, 콘택홀과 TiN막 상부를 텅스텐으로 전면증착하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 일실시예를 설명한다.
첨부한 도면 제 2 도는 본 발명 텅스텐 플러그 형성과정을 설명하기 위한 공정흐름도이다.
제 2 도의 (가)에 도시한 것처럼, 활성영역(2)이 형성된 실리콘 기판(1)위에 SiO2와 같은 절연 산화막(3)을 소정의 두께로 성장시킨 다음 상기 산화막위에 TiN막(4)을 소정의 두께로 형성시킨다. 상기 공정후 TiN막중 콘택홀이 형성될 부분에 위치한 TiN막, 산화막을 감광막(7)과 사진석판기술, 선택적 식각공정을 통하여 식각하여 콘택홀을 형성한다. 상기 공정에 의한 콘택홀 형성후 (나)도면과 같이 이온주입기를 이용하여 콘택홀의 수직벽면에 대하여 소정의 기울기를 갖도록 하여 티타늄(Titanuim) 이온(8)을 주입시킨다. 티타늄 이온의 주입시 주입에너지는 낮게 하고, 주입량은 1017ions/㎠ 로서 이온주입량을 높게 하여 콘택홀 내면에 균일하게 도포되도록 한다. 상기 공정후 도포된 티타늄 이온들을 하부면의 활성영역(2) 및 측벽의 산화막의 실리콘 원자들과 반응시키기 위한 열처리 공정을 행하게 되는데, 본 발명에서는 열처리 로(Furnace)의 분위기로 사용되는 분자들에 의한 영향을 최소화시키기 위하여 급속열처리(Rapid Thermal Processing) 공정을 실시하였다. 물론 상기 급속열처리 공정은 일반적인 열처리 공정도 가능하다.
열처리 공정은 800 ∼ 1000 ℃ 범위에서 약 30 초간 행해지는데, 이는 티타늄 이온들이 실리콘 원자들과 반응하여 안정한 TiSi2상을 형성시키기 위한 것이다. 상기 공정으로 TiSi2막이 형성된 상태를 제 2 도의 (다)에 도시하였는데, 도면에서보여지는 것처럼, TiSi2형성시 티타늄 이온을 경사를 주어 이온주입하므로서 종래 기술의 TiN막 형성시와는 달리 오버행 현상이 나타나지 않았다는 것을 알 수 있다.
상기 공정후 콘택홀부분을 충진시키기 위하여 텅스텐층(10)을 상기 TiN막(4) 상부와 콘택홀 내부에 전면증착한다. 이러한 텅스텐막의 증착은 불소(F2) 개스를 분위기로 하여 행해지는데, 본 발명에서 채택한 티타늄 실리사이드는 불소개스에 의한 실리콘의 열화를 방지하는 역할을 한다.
상기 공정으로 인한 텅스텐막이 증착된 상태를 제 1 도의 (라)도면에 도시하였다. 도면에서 보여지는 것처럼, 종래의 기술에서 발생할 수 있었던 TiN막의 오버행 형상에 기인한 콘택홀 내부의 텅스텐 층에 보이드가 생기지 않았다는 것을 알 수가 있다.
이상에서 설명한 바와같이 본 발명은 콘택홀 내벽면에서 점착층으로 이용되는 TiN막에서 콘택홀의 단차로 인하여 발생하는 오버행 현상을 콘택홀 벽면에 대하여 소정의 기울기를 준 티타늄 이온주입방법을 이용하여 안정한 TiSi2상의 막을 형성시키 주므로서 제거할 수 있었고, 이에 따라 콘택홀 내부의 후속 텅스텐 충진공정에서 발생하던 공공(void)의 생성을 억제해줄 수 있다. 또한 텅스텐 충진공정시 분위기로서 사용하는 불소개스로 인한 실리콘의 열화를 콘택홀 내부에 형성시킨 TiSi2의막으로 방지해 주는 역할도 제공해주므로 소자의 신뢰성을 향상시킬 수 있게 된다.
여기에서는 본 발명의 특정 실시예에 대해서 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
제 1 도는 종래의 텅스텐 플러그 형성방법을 설명하기 위한 공정흐름도
제 2 도는 본 발명의 텅스텐 플러그 형성방법을 설명하기 위한 공정흐름도
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 실리콘 기판 2 : 활성영역
3 : 산화막 4 : TiN막
5, 10 : 텅스텐 막 6 : 공공
7 : 감광막 8 : 티타늄 이온
9 : 티타늄 실리사이드
Claims (6)
- 반도체 기판상에 형성된 콘택홀 양측의 절연막 상부면에 TiN막을 형성하는 공정과,콘택홀 내벽면에 Ti 이온을 콘택홀의 수직벽면에 대하여 소정의 기울기로서 이온주입한 다음 열처리하여 TiSi2상의 막을 형성하는 공정과,콘택홀과 TiN막 상부를 텅스텐으로 전면증착하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,TiN막 형성공정은 절연막 상부면에 TiN막을 전면증착하는 공정과,콘택홀 상부를 제외한 부분을 감광막으로 도포하는 공정과,감광막이 도포되지 않은 부분을 소정 깊이까지 식각하는 공정과,상기 TiN막 상부의 감광막을 제거하는 공정으로 이루어지는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 열처리 공정은 800 ∼ 1000℃의 범위에서 1분 이내로 하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 절연막은 SiO2인 것을 특징으로 하는 반도체 소자의 제조방법.
- 반도체 소자에서 전기적인 연결을 위하여 전원을 공급해야 할 물질층 사이에 형성된 절연막에 도전용 연결공을 뚫어 텅스텐을 충진시키는 반도체 소자에 있어서, 도전용 연결공과 충진되는 텅스텐 계면에 불소개스에 의한 실리콘의 열화를 방지하는 막을 갖는 것을 특징으로 하는 반도체 소자.
- 제 5 항에 있어서,상기 막은 TiSi2인 것을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015181A KR100333365B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015181A KR100333365B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003675A KR970003675A (ko) | 1997-01-28 |
| KR100333365B1 true KR100333365B1 (ko) | 2002-10-31 |
Family
ID=37479597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015181A KR100333365B1 (ko) | 1995-06-09 | 1995-06-09 | 반도체 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100333365B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057279A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 이온주입을 이용한 콘택홀의 장벽층 형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472032B1 (ko) * | 2002-10-02 | 2005-03-10 | 동부아남반도체 주식회사 | 반도체 소자 및 그 제조 방법 |
-
1995
- 1995-06-09 KR KR1019950015181A patent/KR100333365B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057279A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 이온주입을 이용한 콘택홀의 장벽층 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970003675A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6593233B1 (en) | Semiconductor device and method for manufacturing the same | |
| US5422310A (en) | Method of forming interconnection in semiconductor device | |
| US5902127A (en) | Methods for forming isolation trenches including doped silicon oxide | |
| JP2912558B2 (ja) | 金属配線製造方法 | |
| KR100329769B1 (ko) | 티타늄폴리사이드게이트전극형성방법 | |
| KR100333365B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US6911374B2 (en) | Fabrication method for shallow trench isolation region | |
| KR950000847B1 (ko) | 금속배선막 형성방법 | |
| KR100367694B1 (ko) | 반도체소자의콘택제조방법 | |
| KR100369341B1 (ko) | 플러그형성을위한반도체소자제조방법 | |
| KR100345521B1 (ko) | 트랜지스터의 게이트 형성 방법 | |
| KR940009595B1 (ko) | 금속배선막 형성방법 | |
| KR100315028B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100208446B1 (ko) | 반도체 소자의 제조방법 | |
| JP2004507110A (ja) | 集積回路中に浅い絶縁領域を形成する製造方法とその製造方法によって形成された集積回路 | |
| KR100244273B1 (ko) | 반도체소자 제조방법 | |
| KR20010025924A (ko) | 산화막에 의한 갭 매립 방법 | |
| KR970007112B1 (ko) | 반도체 장치의 콘택 플러그 형성방법 | |
| KR20010044869A (ko) | 반도체 소자의 금속 콘택 형성방법 | |
| KR100745056B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100215912B1 (ko) | 콘택홀필링방법 | |
| KR19980038884A (ko) | 반도체소자의 제조방법 | |
| KR19980060504A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 | |
| JPH1140547A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130325 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20140318 Year of fee payment: 13 |
|
| EXPY | Expiration of term |