KR100202672B1 - 반도체 소자의 배선 형성방법 - Google Patents
반도체 소자의 배선 형성방법 Download PDFInfo
- Publication number
- KR100202672B1 KR100202672B1 KR1019960033146A KR19960033146A KR100202672B1 KR 100202672 B1 KR100202672 B1 KR 100202672B1 KR 1019960033146 A KR1019960033146 A KR 1019960033146A KR 19960033146 A KR19960033146 A KR 19960033146A KR 100202672 B1 KR100202672 B1 KR 100202672B1
- Authority
- KR
- South Korea
- Prior art keywords
- wiring layer
- layer
- wiring
- forming
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 229910004298 SiO 2 Inorganic materials 0.000 claims abstract description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 230000008021 deposition Effects 0.000 claims abstract description 9
- 229910052763 palladium Inorganic materials 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 3
- 229910000838 Al alloy Inorganic materials 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 abstract description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 63
- 239000010408 film Substances 0.000 description 49
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 5
- 239000000460 chlorine Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 150000001805 chlorine compounds Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 배선 형성방법에 과한 것으로, 기판상에 제 1 배선층(30)을 형성하는 공정과; 상기 제 1 배선층(30)상에 전도층 증착시 절연막(32)보다 증착 선택성이 높은 제 2 배선층을 형성하는 공정과; 상기 제 2 배선층(30)상에 상기 절연막(32)을 형성하는 공정과; 상기 절연막(32)을 선택 식각하여 상기 제 2 배선층(31)의 표면이 노출되는 콘택홀(33)을 형성하는 공정과; 그리고, 상기 제 2 배선층(31)의 증착 선택성을 이용하여 상기 콘택홀(33)내에 제 3 배선층(34)을 형성하는 공정을 포함하는 것을 특징으로 하며, 이와 같은 본 발명은 상기 절연막으로 사용된 SiO2와의 선택성이 매우 우수한 Pd, Co, 및 TiN과 실리사이드(silicide) 중의 어느 하나를 상기 제 2배선층으로 선택 사용하여 상기 제 1배선층위에 형성하면, 화학기상증착법을 사용한 콘택홀의 선택적 금속 충전시, 우수한 선택성을 확보하여 상기 제 1 배선층위의 콘택홀 내에만 안정적으로 선택 충전할 수 있는 효과가 있다.
Description
제1도의 (a) 내지 (h)는 종래 반도체 소자의 일반적인 금속배선 형성방법을 설명하기 위한 단면도.
제2도의 (a) 내지 (c)는 종래의 선택적 금속화학 증착공정을 설명하기 위한 단면도.
제3도의 (a) 내지 (d)는 본 발명에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 단면도.
제4도의 (a) 와 (b)는 190와 185의 조건에서 Pd, Co, Cu와 SiO2간의 선택성을 비교한 실험결과를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
30 : 제 1배선층 31 : 제 2배선층
32 : 절연막 33 : 콘택홀
34 : 제 3배선층
본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 특히 주배선층이 되는 금속 배선층의 상면에 상온에서 표면산화막을 거의 형성하지 않는 재질의 제 2배선층을 형성한 뒤 콘택홀을 형성하여, 평탄화를 위한 콘택홀의 선택적 금속 충전시 상기 제 2배선층과 절연막간의 우수한 선택성으로 콘택홀내의 제 2배선층위에만 선택 증착되도록 하는 반도체 소자의 배선금속 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 금속배선 형성시 콘택홀의 선택적 충전은 Al합금으로된 배선금속막이 노출된 구조와, 그위에 점착층(glue layer)(eg. Ti) 또는 비반사층(Anti refletion layer)(eg. TiN)등이 있는 구조에서 상기 각 재료와 절연막으로 사용된 SiO2간의 선택성을 이용하여 콘택홀에만 화학기상증착(CVD)법으로 충전금속(eg. Al)을 선택 충전하도록 한다.
제1도의 (a) 내지 (h)는 종래 반도체 소자의 일반적인 금속배선 형성방법을 설명하기 위한 단면도로서, 동 도면을 참조하여 주지된 금속배선 형성방법에 대하여 설명하면 다음과 같다.
먼저, 제1도(a)에 도시된 바와 같이, 실리콘기판(10)위에 기판보호막(11)을 형성하고, 상기 보호막(11)상에 제 1콘택홀(12)을 형성하도록 한다. 상기 보호막(11)은 SiO2로 형성된 기판의 산화방지막이다.
이어, 제1도(b)에 도시된 바와 같이, 상기 제 1콘택홀(12)이 형성된 보호막(11)위에 제 1금속막(13)을 형성하고, (c)와 같이 상기 제 1금속막(13)의 패턴을 형성하도록 한다. 상기 제 1금속막(13)은 전도층으로 Al 또는 Al합금막이 최적하다.
그리고, 제1도(d)와 같이, 패턴화된 상기 제1금속막(13)위에 제1절연막(14)을 형성한 후, (e)와 같이 상기 제1절연막(14)상에 제 2콘택홀(15)을 형성한다. 상기 제 1절연막(14)으로는 SiO2, PSG, 또는 플라즈마 CVD에 의한 Si3N4막 등으로 다양성이 풍부하지만 Al(또는 Al합금)과의 적합성을 고려하여 SiO2가 최적하다.
이어, 제1도(f)와 같이, 상기 제 2콘택홀(15)이 형성된 제 1절연막(14)위에 제 2금속막(16)을 형성하고, (g)와 같이 상기 제 2금속막(16)의 패턴을 형성한다. 상기 제 2금속막(16) 또한 Al 또는 Al합금으로 형성된 전도층이다.
최종적으로, 제1도(h)에 도시된 바와 같이, 패턴화된 상기 제 2금속막(16)위에 제 2절연막(17)을 형성하도록 한다. 상기 제 2절연막(17)은 SiO2로 형성된 패시베이션층이다.
상기 제1도의 (a) 내지 (h)를 참조하여 설명한 바와 같이, 다층배선에 사용되는 박막재료는 금속막과 절연막으로서, 그 금속막으로는 Al 또는 Al합금이 최적하고, 절연막으로는 상기 Al과의 적합성에서 SiO2가 최적하다.
그러나, 배선금속막을 Al과 같이 표면 산화층을 쉽게 형성하는 금속을 이용할 경우 절연막으로 사용되는 SiO2와의 선택성이 상실된다. 따라서, 그 표면산화층의 제거를 위해 염소계 화합물(eg. BCl3)을 이용한 플라즈마 클리닝(Plasmacleaning) 등을 인-시튜(in-situ)처리한 뒤 선택적 금속화학 증착을 하도록 하는 기술이 제안되어 선택성을 확보하게 되었다.
제2도의 (a) 내지 (c)는 상기 종래의 선택적 금속화학 증착공정을 설명하기 위한 단면도로서, 이에 도시된 바와 같이, 먼저 제2도(a)와 같이 Al 또는 Al합금으로 형성된 금속막(20)의 표면 즉, 콘택홀(22)의 저면에 형성되어 있는 표면산화층(20a)을 제거하기 위해 BCl3+Ar과 같은 염소계 화합물을 이용하여 선세정(Precleaning) 공정을 실시한다. 여기서 참조 부호 21은 SiO2로 형성된 절연막을 나타내는 것이다.
이어, 제2도(b)에 도시된 바와 같이, 자외선 노출(UV exposure)공정을 실시하여 연소화합물을 이용한 선세정(Precleaning) 공정의 실시로 인해 잔류하게 되는 염소(Cl)잔류물을 제거한다. 이후, (c)에 도시된 바와 같이 화학기상증착(CVD)법을 이용하여 Al 또는 Al합금으로 형성된 금속막(23)을 상기 콘택홀(22)내에 선택적 충전 증착시킨다.
그러나, 상기 제 2도를 참조로 설명한 종래의 선택적 금속화학 증착공정은, 선세정 공정시 발생하는 잔류 염소화합물에 의한 상기 금속막(20)의 부식으로 인하여 소자의 신뢰도에 문제가 있으며, 또한 선택성 확보를 위한 인-시튜 클리닝공정의 추가 및 좁은 플라즈마 클리닝 윈도우 등의 어려운 공정조건이 새롭게 발생되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 평탄화를 위한 콘택홀의 선택적 충전시 배선금속막위에 형성되는 표면 산화층의 제거없이도 우수한 선택성으로 콘택홀을 충전할 수 있도록 하는 반도체 소자의 배선금속 형성방법을 제공하고자 하는 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 반도체 소자의 배선금속 형성방법은, 기판상에 제 1 배선층을 형성하는 공정과; 상기 제 1 배선층상에 전도층 증착시 절연막보다 증착 선택성이 높은 제 2 배선층을 형성하는 공정과; 상기 제 2 배선층상에 상기 절연막을 형성하는 공정과; 상기 절연막을 선택 식각하여 상기 제 2 배선층의 표면이 노출되는 콘택홀을 형성하는 공정과; 그리고, 상기 제 2 배선층의 증착 선택성을 이용하여 상기 콘택홀내에 제 3 배선층을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 배선 형성방법의 실시예에 대하여 첨부 도면을 참조로 상세히 설명하기로 한다.
제3도의 (a) 내지 (d)는 본 발명에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 단면도로서, 먼저 (a)에 도시된 바와 같이, 기판상에 제 1배선층(30)이 형성되어 있고, 배선금속으로 사용되는 상기 제 1배선층(30)위에 상온에서 표면산화막을 거의 형성하지 않는 제 2배선층(31)을 형성한다. 상기 제 1배선층(30)은 주전도층으로서 Al 또는 Al합금막으로 형성하도록 하고, 상기 제 2배선층(31)은 상온에서 표면산화막을 거의 형성하지 않고 전도층의 증착시 절연막보다 증착 선택성이 매우 높은 전도성 금속재료인 Pd, Co, 및 TiN 중 어느 하나를 선택하여 형성한다. 또한, 상기 제 2배선층(31)은 주전도층인 상기 제 1배선층(30) 두께의 10% 이하의 두께로 형성하도록 한다.
이어, 제3도의 (b)에 도시된 바와 같이, 상기 제 1배선층(30)위에 절연막(32)을 형성하도록 한다. 상기 절연막(32)은 SiO2, PSG, 또는 플라즈마 CVD에 의한 Si3N4막 등으로 다양성이 풍부하지만 상기 Al(또는 Al합금)으로 형성된 제 1배선층(30)과의 적합성을 고려하여 SiO2가 최적하다.
이어, 제3도의 (c)에 도시한 바와 같이 상기 절연막(32)을 선택 식각하여 콘택홀(33)을 형성하도록한 후, 제3도의 (d)에 도시된 바와 같이 상기 절연막(32)의 표면은 제외하고서 상기 콘택홀(33)의 형성으로 드러나는 상기 제 2배선층(31)의 표면위에만 제3배선층(34)을 형성하도록 한다. 상기 제3배선층(34)은 전도성 금속층으로서 Al 재료를 사용하여 화학기상증착(CVD)법으로 형성하도록 한다.
제4도의 (a)와 (b)는 제3도에 도시된 제 2배선층(31)의 재료로 사용되는 Pd, Co, 및 TiN과 절연막(32)으로서의 SiO2간의 선택성을 비교한 실험결과를 나타낸 도면이다.
즉, 상기 제4도의 (a)와 (b)는 190와 185의 조건에서 Pd, Co, 또는 Cu와 SiO2간의 선택성을 비교한 실험결과를 나타내는 것으로, 금속 배선층의 재료로 Al(또는 Al합금)을 사용할 경우 콘택홀의 충전시 Al표면의 절연막으로 사용되는 SiO2와의 선택성이 떨어지는 것은 상기한 바 있는 주지의 사실이며, 동 도면에 도시된 바와 같이, 금속 배선층으로 Cu(41)를 사용할 경우에도 SiO2(40)와의 선택성 확보가 어려운 것을 알 수 있다.
그러나, 동 도면에서 도시된 바와 같이 Pd(43), Co(42)등의 표면산화막을 상온에서 쉽게 형성하지 않는 금속과 SiO2(40)간의 선택성은 매우 우수함을 알 수 있다.
따라서, 상기와 같이 SiO2와의 선택성이 매우 우수한 Pd, Co, 또는 TiN과 실리사이드(silicide) 등을 제2배선층으로하여 주배선층(또는 제 1배선층)인 금속배선층위에 형성하면, 화학기상증착법을 사용한 콘택홀의 선택적 충전시, 우수한 선택성으로 인하여 상기 주배선층 표면위의 콘택홀에만 안정적으로 선택 충전할 수 있다.
이상 상세히 설명한 바와 같이, 본 발명에 따른 반도체 소자의 배선 형성방법은, 첫째, 주배선층인 금속 배선층의 재료에 상관없이 선택성을 확보할 수 있고, 둘째, 플라즈마 클리닝 공정을 상온에서 표면산화막을 거의 형성하지 않는 제2배선층의 형성공정으로 대치함으로써 공정이 간단해지며, 셋째, 상기 제2배선층의 형성으로 인해 금속화학 증착의 일반적인 양상인 섬형증착을 방지하고(제2도(c) 및 제3도(d)참조), 넷째, 보호층(eg. 산화방지막, 확산방지막)이 필요한 배선금 속막(eg. Cu막)의 경우에 그 보호층을 상기 제 2배선층으로 대체할 수 있는 효과가 있다.
Claims (8)
- 기판상에 제 1 배선층(30)을 형성하는 공정과; 상기 제1배선층(30)상에 전도층 증착시 절연막(32)보다 증착 선택성이 높은 제2배선층을 형성하는 공정과; 상기 제2배선층(30)상에 상기 절연막(32)을 형성하는 공정과; 상기 절연막(32)을 선택 식각하여 상기 제2배선층(31)의 표면이 노출되는 콘택홀(33)을 형성하는 공정과; 그리고, 상기 제2배선층(31)의 증착 선택성을 이용하여 상기 콘택홀(33)내에 제3배선층(34)을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제1항에 있어서, 상기 제2배선층(31)의 두께는 상기 제1배선층(30) 두께의 10% 이하로 형성함을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제1항에 있어서, 상기 제2배선층(31)은 상온에서 표면 산화막을 형성하지 않는 금속을 포함하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제3항에 있어서, 상기 금속은 Pd, Co, 및 TiN 중의 어느 하나를 선택하여 사용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제1항에 있어서, 상기 제3배선층(34)은 Al 또는 Al합금중 어느 하나를 선택하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제5항에 있어서, 상기 제3배선층(34)은 화학적기상증착법을 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제1항에 있어서, 상기 제1배선층(30)은 Al 또는 Al합금중 어느 하나를 선택하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
- 제1항에 있어서, 상기 절연막(32)은 SiO2로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033146A KR100202672B1 (ko) | 1996-08-09 | 1996-08-09 | 반도체 소자의 배선 형성방법 |
| DE19729156A DE19729156A1 (de) | 1996-08-09 | 1997-07-08 | Verfahren zum Ausbilden der Verdrahtung von Halbleitern |
| JP9214907A JPH1079445A (ja) | 1996-08-09 | 1997-08-08 | 半導体素子の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960033146A KR100202672B1 (ko) | 1996-08-09 | 1996-08-09 | 반도체 소자의 배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980014254A KR19980014254A (ko) | 1998-05-25 |
| KR100202672B1 true KR100202672B1 (ko) | 1999-06-15 |
Family
ID=19469174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960033146A KR100202672B1 (ko) | 1996-08-09 | 1996-08-09 | 반도체 소자의 배선 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH1079445A (ko) |
| KR (1) | KR100202672B1 (ko) |
| DE (1) | DE19729156A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2602818A1 (en) | 2011-12-09 | 2013-06-12 | Ipdia | An interposer device |
-
1996
- 1996-08-09 KR KR1019960033146A patent/KR100202672B1/ko not_active IP Right Cessation
-
1997
- 1997-07-08 DE DE19729156A patent/DE19729156A1/de not_active Withdrawn
- 1997-08-08 JP JP9214907A patent/JPH1079445A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980014254A (ko) | 1998-05-25 |
| DE19729156A1 (de) | 1998-02-12 |
| JPH1079445A (ja) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6821884B2 (en) | Method of fabricating a semiconductor device | |
| JP3708732B2 (ja) | 半導体装置の製造方法 | |
| US6383935B1 (en) | Method of reducing dishing and erosion using a sacrificial layer | |
| KR100653997B1 (ko) | 낮은 저항을 갖는 반도체소자의 금속배선 및 그 제조 방법 | |
| US20050250312A1 (en) | Structure and process of metal interconnects | |
| US5688718A (en) | Method of CVD TiN barrier layer integration | |
| US7160802B2 (en) | Adhesion of tungsten nitride films to a silicon surface | |
| JP2005197692A (ja) | 半導体素子のデュアルダマシンパターン形成方法 | |
| KR100202672B1 (ko) | 반도체 소자의 배선 형성방법 | |
| JP2001110894A (ja) | 半導体装置の電気的連結配線製造方法 | |
| US6228757B1 (en) | Process for forming metal interconnects with reduced or eliminated metal recess in vias | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| KR0137579B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| JP2000091266A (ja) | タングステン・エッチ・バック処理のためのアルミニウム金属化組織の改良方法。 | |
| JP4662943B2 (ja) | コンタクトの形成中、コンタクトホール幅の増大を防ぐ方法 | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| KR100571696B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| KR100524634B1 (ko) | 듀얼 대머신 공정의 토폴로지 개선 및 불순물 제거 방법 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| JPS6113375B2 (ko) | ||
| JP2004031638A (ja) | 配線構造の形成方法 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100284139B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
| KR100457408B1 (ko) | 반도체소자의텅스텐플러그형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |