JPH0832110A - 端面発光型ｌｅｄ、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法 - Google Patents

端面発光型ｌｅｄ、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法

Info

Publication number
JPH0832110A
JPH0832110A JP16650494A JP16650494A JPH0832110A JP H0832110 A JPH0832110 A JP H0832110A JP 16650494 A JP16650494 A JP 16650494A JP 16650494 A JP16650494 A JP 16650494A JP H0832110 A JPH0832110 A JP H0832110A
Authority
JP
Japan
Prior art keywords
light emitting
dicing
edge
emitting element
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16650494A
Other languages
English (en)
Inventor
Yukio Nakamura
幸夫 中村
Mitsuhiko Ogiwara
光彦 荻原
Masumi Yanaka
真澄 谷中
Takao Kusano
宇雄 草野
Masumi Koizumi
真澄 小泉
Hiroyuki Fujiwara
博之 藤原
Masato Ishimaru
真人 石丸
Tsutomu Nomoto
勉 野本
Masaharu Nobori
正治 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP16650494A priority Critical patent/JPH0832110A/ja
Publication of JPH0832110A publication Critical patent/JPH0832110A/ja
Priority to US08/942,302 priority patent/US5955748A/en
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Abstract

(57)【要約】 【目的】 端面発光型ＬＥＤアレイをダイシング技術を
用い製造する際にダイシングの衝撃がおよびにくい方法
を提供する。 【構成】 半導体ウエハにおけるダイシング予定領域の
うちの、少なくとも発光素子の発光端面側のダイシング
予定領域に当たる部分に、ｐｎ接合面を越える深さを有
した凹部であって側壁が斜面となっている凹部２９を、
エッチングにより形成する。この凹部２９の形成が済ん
だ半導体ウエハを、凹部２９の底面からこの底面の幅Ｗ
1 より狭い切断幅Ｗ2 でダイシングする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、端面発光型ＬＥＤ
（Light Emitting Diode）の構造と、端面発光型ＬＥＤ
をはじめとする種々の端面発光型発光素子をダイシング
技術を含む方法により製造する際に好適な製造方法と、
端面発光型ＬＥＤをはじめとする種々の端面発光型発光
素子の発光特性を測定する方法とに関するものである。
なお、この発明において、端面発光型ＬＥＤは端面発光
型ＬＥＤアレイも含むものとし、端面発光型発光素子は
端面発光型発光素子アレイも含むものとする。
【０００２】
【従来の技術】ＬＥＤアレイは、例えば電子写真方式の
プリンタ用光源などとして利用されている。ＬＥＤアレ
イの一つのタイプに、端面発光型ＬＥＤアレイと称され
るものがある。その構造および製法は、例えば、特開平
２−１２５７６５号公報（以下、公報１）、特開平５−
３１９５５公報（以下、公報２）に開示されている。例
えば公報１の第３頁左上欄には、Ｎ電極、Ｎ−ＧａＡｓ
バッファ層、Ｎ−ＡｌＧａＡｓ層、Ｐ−ＡｌＧａＡｓ
層、Ｐ電極が積層された構成の半導体ウエハをダイシン
グすることにより、個々の端面発光型のＬＥＤアレイが
得られる点が記載されている。また、例えば公報２の第
５頁右欄第３１〜３２行には、ダブルヘテロ構造を有す
る半導体ウエハに発光端面を作製する際それを塩素系ガ
スを用いたドライエッチング法により行なう点が記載さ
れている。また、従来のいずれのＬＥＤアレイも、発光
端面は基板面に対し垂直となっていた（例えば公報１の
第２頁右下欄第１６行、公報２の第５頁右欄第３０〜３
１行）。
【０００３】
【発明が解決しようとする課題】しかしながら、発光端
面が基板面に垂直であった従来のＬＥＤアレイの場合、
発光取り出し面の面積は最大でも発光層の厚さと発光層
の幅との積で規定されてしまう。具体的に説明すると、
たとえば、公報１に開示のＬＥＤアレイの場合Ｐ−Ａｌ
ＧａＡｓ層が発光層に相当し、公報２に開示のＬＥＤア
レイの場合ダブルヘテロ構造を構成するｎ−クラッド
層、活性層、ｐクラッド層のうちの活性層部分が発光層
に相当するので、これらＬＥＤアレイの発光取り出し面
の面積はこの発光層の厚さと幅とで規定されてしまう。
【０００４】また、半導体ウエハをダイシングすること
で個々のＬＥＤアレイを分離する従来の製造方法の場
合、ダイシングの衝撃が原因と思われるが、ＬＥＤアレ
イの切断面から５〜１０μｍまでの部分に欠けやクラッ
クが発生し易い。このような欠けやクラックが特に発光
層に発生すると、所定の発光が得られないので、ＬＥＤ
アレイの製造歩留りが悪化する。また、この従来方法で
は、ＬＥＤアレイの上部側の電極（たとえばＰ電極とす
る）をもダイシングする。ここで、この上部側電極（Ｐ
電極）下のｐ及びｎ型半導体層の厚さは薄いので、上部
側電極（Ｐ電極）とこれより数層下方にあるｎ型半導体
層との距離は近くなるため、Ｐ電極のダイシング時に生
じるバリがｎ型半導体層に接触しＰ電極−ｎ型半導体層
間を短絡してしまう危険がある。また、電極を構成する
材料がダイシング用ブレードの目につまるので、ダイシ
ング用ブレードの寿命低下を招きやすい。
【０００５】また、発光端面をドライエッチング法で形
成する従来方法では微細なパターンでかつ深いエッチン
グが必要なため、エッチング不良をなくすには高い製造
加工精度が必要になる。
【０００６】また、従来のいずれのＬＥＤアレイの場合
も、その発光特性（発光出力など種々のもを言う。）の
測定は半導体ウエハの状態で行なうことは出来なかっ
た。したがって、ＬＥＤアレイの発光特性を測定するた
めには、半導体ウエハから個々のＬＥＤアレイを分離し
それぞれのＬＥＤアレイ毎に発光特性を測定する必要が
あった。個々のＬＥＤアレイ毎に発光特性を測定する場
合、個々のＬＥＤアレイを測定装置へセットする必要が
あるのでその手間が増える等工程が煩雑になるので改善
が望まれる。
【０００７】
【課題を解決するための手段】そこで、この出願の第一
発明によれば、端面発光型のＬＥＤにおいて、発光端面
を斜面としてあることを特徴とする。この第一発明の実
施に当たり、前記斜面上に発光端面を保護するための保
護膜を具えるのが好適である。
【０００８】また、この出願の第二発明によれば、ｐｎ
接合（ただしｐｉｎ接合も含む）を有する発光素子が複
数形成された半導体ウエハから各発光素子をダイシング
により分離して端面発光型の発光素子を製造するに当た
り、以下の（ａ）および（ｂ）の工程を含むことを特徴
とする。
【０００９】（ａ）半導体ウエハにおけるダイシング予
定領域のうちの、少なくとも発光素子の発光端面側のダ
イシング予定領域に当たる部分に、ｐｎ接合面を越える
深さを有した凹部であって側壁が斜面となっている凹部
を、エッチングにより形成する工程。
【００１０】（ｂ）凹部の形成が済んだ半導体ウエハを
凹部の前記ｐｎ接合面から退避した位置でダイシングす
る工程。
【００１１】ここで、凹部の深さは、あまり浅いとｐｎ
接合面とダイシング部分とが高さ方向においてあまり離
れなくなり、また、あまり深いとエッチングが大変にな
るので、これらを考慮した適正な深さとするのが良い。
【００１２】なお、この第二発明の実施に当たり、発光
端面にその保護膜を形成する場合は、上述の凹部を形成
する工程（ａ）とダイシング工程（ｂ）との間に、凹部
を形成する際のエッチング時のエッチングマスクを利用
して凹部の少なくとも側壁に発光端面保護膜となり得る
薄膜を選択的に形成するようにするのが良い。端面保護
膜形成用の特別なマスクを設けることなく端面保護膜を
形成できるからである。
【００１３】また、この第二発明においては、（ｉ）第
１導電型の半導体下地を用意し、この半導体下地の、少
なくとも発光素子の発光端面側のダイシング予定領域に
当たる部分に、所定の深さを有した凹部であって側壁が
斜面となっている凹部を、エッチングにより形成し、
（ii）この凹部の形成が済んだ半導体下地の、この凹部
に接する周辺の所定部分に第２導電型の不純物を該凹部
の深さより浅い深さで導入して発光素子用のｐｎ接合を
形成し、（iii ）このｐｎ接合が形成された半導体ウエ
ハを、上記凹部の前記ｐｎ接合面から退避した位置でダ
イシングするようしても構わない。ここで、所定の深さ
とは、後に形成される第２導電型不純物領域の深さより
深いことが必要である。この深さがあまり浅いとｐｎ接
合面とダイシング部分とが高さ方向においてあまり離れ
なくなり、また、あまり深いとエッチングが大変になる
ので、これらを考慮した適正な深さとするのが良い。ま
た、凹部に接する周辺の部分とは、発光層を形成した部
分であり設計に応じた部分とできる。
【００１４】なお、これら第一および第二発明でいう斜
面とは、光の出射方向に向かって傾斜している斜面すな
わち順テーパー状の斜面（例えば後述の図２、図３
（Ｄ）に示したような斜面）はもちろん、それとは逆に
傾斜方向が発光素子側になっている斜面すなわち逆テー
パー状の斜面（図３（Ｄ）の例で考えれば凹部の側壁が
オーバーハング状になるように凹部を形成しその側壁で
構成される斜面）でも良い。ただし、この出願の第三発
明（発光特性の測定方法）を考慮した場合、第二発明の
実施に当っての斜面は、光の出射方向に向かって傾斜し
ている上記順テーパ状の斜面、すなわち斜面が半導体ウ
エハの上方から見えるようになっている斜面とするのが
好適である。
【００１５】また、この出願の第三発明の端面発光型発
光素子の発光特性測定方法によれば、上記第二発明の方
法により発光素子および凹部を形成した後であってダイ
シングを行なう前に、該発光素子に電気信号を印加し、
この電気信号の印加に応じ発光素子で生じる光のうちの
前記斜面によって前記半導体ウエハの上方に出力される
光を測定して各発光素子の発光特性を測定することを特
徴とする。
【００１６】
【作用】この出願の第一発明によれば、発光端面を斜面
としたのでその分、発光端面が基板面に垂直であった場
合より、発光取り出し面積は広がる（もちろん、発光層
の厚さや幅を一定として比較した場合である。）。
【００１７】また、この出願の第二発明によれば、先
ず、半導体ウエハの発光層が存在する部分より深い位置
までエッチングにより所定の凹部が形成される。このた
め、発光層が存在する部分とダイシングされる部分との
高さ方向における位置を違えることができる。また、所
定の凹部を形成した後、そこから下方のウエハ部分がダ
イシングされるが、その際ｐｎ接合面から退避した位置
でダイシングされる。このため、発光層とダイシングさ
れる部分とは離れる（横方向において離れる。）。従っ
て、発光層をダイシング部分から高さ方向および横方向
それぞれで離すことができる。また、この第二発明の製
造方法によれば、発光端面が斜面となっている第一発明
の端面発光型ＬＥＤを簡易に製造出来る。
【００１８】また、この出願の第三発明によれば、半導
体ウエハ上に端面発光型発光素子を多数具えた状態のま
まで各発光素子の発光特性を測定出来る。
【００１９】
【実施例】以下、図面を参照してこの出願の各発明の実
施例についてそれぞれ説明する。ただし、いずれの図も
これらの発明を理解出来る程度に各構成成分の寸法、形
状及び配置関係を概略的に示してある。また、説明に用
いる各図において同様な構成成分については同一の番号
を付して示してある。
【００２０】１．第一発明の実施例 図１（Ａ）、（Ｂ）および図２は、この出願の第一発明
の実施例の端面発光型ＬＥＤ（ここではＬＥＤアレイ１
０）の構造説明に供する図である。特に、図１（Ａ）は
実施例の端面発光型ＬＥＤアレイ１０をその上方から見
て示した平面図、図１（Ｂ）は図１（Ａ）のＰ方向から
見た側面図、図２は図１（Ａ）におけるＩ−Ｉ線での断
面図である。
【００２１】図１および図２において、１１は、第１導
電型の半導体下地である。この実施例では、Ｎ型の半導
体下地１１としている。詳細には、Ｎ型のガリウム・砒
素（ＧａＡｓ）基板とこのＮ型ＧａＡｓ基板上にエピタ
キシャル成長させたＮ型ガリウム・砒素・燐（Ｎ型Ｇａ
ＡｓＰ）層とでＮ型半導体下地１１を構成している。１
３は、Ｎ型半導体下地１１に所定間隔（ＬＥＤの配列ピ
ッチに応じた間隔）で形成したＰ型ＧａＡｓＰ層であ
る。このＰ型ＧａＡｓＰ層１３が発光層となる。また、
１５はＰ側電極、１７はＮ側電極、１９はＰ側電極１５
とＮ型半導体下地１１とを電気的に絶縁する絶縁膜であ
る。また、図２に２１で示したものは、製造上必要な物
であり、Ｐ型ＧａＡｓＰ層１３を形成する際に用いるＰ
型不純物がＮ型半導体下地１１の所定領域以外の領域に
拡散するのを防止する拡散防止膜である。
【００２２】この第一発明の端面発光型ＬＥＤでは、図
２に示したように、発光端面２３が基板面（半導体下地
１１の主面）に対し角度θを示す斜面で構成してある。
特にこの実施例では、斜面は光の出射方向に向かって下
った状態の斜面（順テーパー状の斜面）となっている。
また、角度θはこの例の場合４０〜５０程度としてあ
る。もちろん角度θはこれに限られない。発光端面が基
板面に対し垂直であると発光取り出し面の面積は、Ｐ型
ＧａＡｓＰ層１３の幅と厚さとの積で与えられる面積と
なるが、この第一発明では斜面となった分発光取り出し
面積が広くなる。したがってその分、発光層（ここでは
Ｐ型ＧａＡｓＰ層１３）から光を効率良く取り出せると
考えられる。
【００２３】２．第二発明の実施例の説明 次に、第一発明の端面発光型ＬＥＤをはじめとする各種
の端面発光型発光素子をダイシング工程を具える工程で
製造する際に好適な方法（すなわち第二発明）の実施例
について説明する。
【００２４】２−１．第１実施例 図３及び図４は第二発明の第１実施例の説明に供する工
程図である。詳細には、図５に示したように、半導体下
地１１に、図１に示した端面発光型ＬＥＤアレイ１０を
複数作り込む場合におけるそのうちの２個分のＬＥＤア
レイ１０が作り込まれる辺りのII−II線に沿った断面図
によって示した工程図である。
【００２５】この第１実施例では、先ず、Ｎ型ＧａＡｓ
基板とこのＮ型ＧａＡｓ基板上にエピタキシャル成長さ
せたＮ型ＧａＡｓＰ層とで構成されるＮ型の半導体下地
１１上に、拡散防止膜２１を、公知の成膜方法例えば蒸
着法、スパッタ法或はＣＶＤ法および、ホトリソグラフ
ィ技術、エッチング技術により形成する。拡散防止膜２
１は、例えばアルミナ膜、窒化膜、酸化シリコン膜から
選ばれる膜で構成出来る。またその膜厚は例えば５０〜
１００ｎｍとできる。拡散防止膜２１が形成された半導
体下地１１上に、次に、拡散制御膜２５を公知の成膜方
法により形成する。拡散制御膜２５は、例えばアルミナ
膜、窒化膜、酸化シリコン膜、ＰＳＧ（Phosho-Silicat
e Glass ）膜から選ばれる膜で構成出来る。またその膜
厚は例えば１０〜２０ｎｍとできる（図３（Ａ））。
【００２６】次に、Ｎ型半導体下地１１の拡散防止膜２
１で覆われていない部分に、拡散制御膜２５を通して、
Ｐ型不純物としての例えば亜鉛（Ｚｎ）を例えば気相拡
散法により拡散させて、Ｐ型ＧａＡｓＰ層１３ａを形成
する（図３（Ｂ））。ただし、この例の場合、Ｐ型Ｇａ
ＡｓＰ層１３ａは２個分のＬＥＤアレイ１０用となって
おり、後に分離されるものである。次に、拡散制御膜２
５を好適な手法で除去する。
【００２７】次に、この第二発明の第１のポイントであ
る所定の凹部を形成する。ここでは、隣合うＬＥＤアレ
イ１０の間の部分つまり、隣合うＬＥＤアレイ１０の発
光端面側のダイシング予定領域に当たる部分に、所定の
凹部を形成する。このため、先ず、図３（Ｃ）に示すよ
うに、凹部形成予定領域以外を覆うエッチングマスク２
７例えばレジスタパターン２７を試料上に形成する。エ
ッチングマスク２７の形成が済んだ試料を、エッチング
する。このエッチングは、試料のエッチングマスクで覆
われていない部分に、側壁が斜面となっている凹部が形
成されるような条件で行なう。Ｎ型の半導体下地１１と
して、主面が１００面となっているＮ型ＧａＡｓ基板お
よびＮ型ＧａＡｓＰエピタキシャル層の積層体を用いた
場合、これを硫酸系、リン酸系或はクエン酸系のエッチ
ング液に浸漬すると、半導体下地面と凹部の側壁とのな
す角度θ（図３（Ｄ）参照）が約５０度の凹部２９がこ
の半導体下地１１に形成できる。例えば、５０重量％の
クエン酸水溶液［Ｃ3 Ｈ4（ＯＨ）（ＣＯＯＨ）3 ・Ｈ2
Ｏ］と過酸化水素水とを所定の混合比で混合した液は
クエン酸系のエッチャントとして使用出来る。また、こ
の液は、アルミニウム電極や、絶縁膜に対するダメージ
も微小であることが判明しているので、エッチャントと
して好適である。特に、後述の第２実施例のようにＰ側
電極を先に形成しその後に凹部を形成する場合に好適で
ある。もちろん、用いる半導体下地は主面が１００面の
ものに限られない。側壁が斜面となるように凹部が形成
される半導体下地であればどのような結晶軸に沿ってウ
エハ化されたものでも良い。また、凹部２９の側壁の下
地面に対する角度θを５０度としているがこれは一例に
すぎない。ただし、この角度が小さすぎては（斜面が寝
過ぎては）ＬＥＤの寸法を大きくすることになり、ま
た、大きすぎては（端面と下地面とのなす角度が垂直に
近づいては）、上記第一発明の目的および後述の第三発
明の目的を損ねるのでこれらを考慮し角度θを決めるの
が良い。
【００２８】またこの凹部２９は、Ｐ型ＧａＡｓＰ層１
３ａとＮ型半導体下地１１とで構成されるｐｎ接合面を
越える深さとなるように形成する。凹部２９の深さをこ
うすると、発光層であるＰ型ＧａＡｓＰ層１３と後にダ
イシングされる部分とが高さ方向で異なる位置となるの
で、ダイシング時の衝撃が発光層に及びにくくなるから
である。また、隣り合う２個のＬＥＤアレイ１０に渡っ
て形成されていたＰ型ＧａＡｓｐ層１３ａをこの凹部２
９によって分断できるからである。次に、エッチングマ
スク２７を好適な方法により除去する（図３（Ｅ））。
【００２９】なお、この実施例では側壁が順テーパー状
の斜面となっている凹部２９を形成する例を説明した
が、第一発明及び第二発明の目的から見れば側壁が逆テ
ーパー状の斜面となっている凹部を形成しても良い。こ
れは、例えば、用いる半導体下地の結晶方位を工夫する
ことで可能である。
【００３０】次に、Ｎ型半導体下地１１と後に形成され
るＰ側電極１５（図１参照）との絶縁を図るための絶縁
膜１９（図１参照）を形成するために、この試料上全面
に絶縁膜１９ａを公知の成膜方法により形成する（図４
（Ａ））。この絶縁膜１９ａは、例えばアルミナ膜、窒
化膜、或は酸化シリコン膜から選ばれる膜で構成出来
る。またその膜厚は、例えば５０〜１００ｎｍとでき
る。次に、この絶縁膜１９ａを所定形状に公知のリソグ
ラフィ技術およびエッチング技術により加工して絶縁膜
１９を得る（図４（Ｂ））。
【００３１】次に、Ｐ型ＧａＡｓＰ層１３に接続される
Ｐ側電極１５を、公知の成膜方法および、微細加工技術
により形成し、また、Ｎ型半導体下地１１の裏面にＮ側
電極１７を形成する（図４（Ｃ））。なお、特性向上の
為にＮ型半導体下地１１の裏面を研磨した後にＮ側電極
１７を形成する場合があっても良い。ここで、Ｐ側電極
１５を構成する材料は、Ｐ型ＧａＡｓＰ層１３との間で
オーミックコンタクトがとれる材料であれば特に限定さ
れない。例えばアルミニウムはＰ側電極１５の構成材料
として用い得る。また、Ｐ側電極１５の形状は、図１
（Ａ）の平面図に示したごとく、Ｐ型ＧａＡｓＰ層１３
を覆い隠せる形状とする。また、Ｎ側電極１７の構成材
料は、Ｎ型半導体下地１１との間でオーミックコンタク
トがとれる材料であれば特に限定されない。たとえば金
合金はＮ側電極１７の構成材料として用い得る。この図
４（Ｃ）に示した状態の半導体ウエハは、ＬＥＤアレイ
１０が複数つくり込まれたものとなる。
【００３２】次に、この第二発明の第２のポイントであ
る所定のダイシングを行なう。すなわち、ＬＥＤアレイ
１０を複数形成し終えた半導体ウエハを、図４（Ｄ）に
示したように凹部２９の底面から下地１１の裏面に向か
って、凹部２９の前記ｐｎ接合面から退避した位置でダ
イシングする。この実施例では、半導体ウエハを凹部２
９の底面からのその底面での幅Ｗ1 より狭い切断幅幅Ｗ
2 でダイシングする（図４（Ｄ））。なお、ダイシング
が終了した後において各ＬＥＤアレイ１０の発光端面側
のＮ型半導体下地の切り残し寸法Ｗ3 やＷ4 が数１０μ
ｍたとえば５０μｍ程度になるように、凹部２９の大き
さやダイシング幅Ｗ2 を決めるのが好適である。切り残
し寸法をこの程度にしておくと、切り残し部分にクラッ
ク等が生じてもこれが発光層に影響しないからである。
【００３３】２−２．第二発明の第２実施例 上述の第１実施例の製造方法では、所定の凹部２９を形
成した後にＰ側電極１１５を形成していた。しかし、Ｐ
側電極１５を先に形成し、その後に凹部２９を形成する
ようにしても良い。この第２実施例はその例である。こ
の説明を図６及び図７を参照して行なう。ここで、図６
及び図７は上述の図３及び図４と同様な表記方法で示し
た工程図である。
【００３４】上述の第１実施例において図３（Ａ）およ
び（Ｂ）を用いて説明した手順と同様な手順で、先ず、
Ｎ型半導体下地１１上に拡散保護膜２１、拡散制御膜２
５を形成し、さらに該下地１１にＰ型ＧａＡｓＰ層１３
ａを形成する（図６（Ａ）、（Ｂ））。
【００３５】次に、この第２実施例では、絶縁膜１９を
形成する（図６（Ｃ））。これを例えば第１実施例にお
いて図４（Ａ）および（Ｂ）を用いて説明した手順と同
様な手順で行なう。
【００３６】次に、この第２実施例ではＰ側電極１５を
形成する（図６（Ｄ））。これを例えば第１実施例にお
いて図４（Ｃ）を用いて説明した手順と同様な手順で行
なう。
【００３７】次に、この試料に所定の凹部２９を形成す
る。このため、Ｐ側電極１５を形成し終えた試料上に、
凹部２９の形成予定領域は露出する開口部３１ａを有し
たエッチングマスク３１例えばレジストパターン３１を
形成する（図７（Ａ））。次に、エッチングマスク３１
の形成が済んだ試料を、第１実施例同様例えば硫酸系、
リン酸系或はクエン酸系のエッチング液に浸漬する。こ
のエッチングによりＮ型半導体下地１１に、半導体下地
面と凹部の側壁とのなす角度θ（図７（Ｂ）参照）が約
５０度の凹部２９が形成できる（図７（Ｂ））。
【００３８】その後は、第１実施例と同様な手順でＮ側
電極１７の形成、さらに、所定のダイシングをおこなっ
て、端面発光型ＬＥＤアレイ１０を得る（図７
（Ｃ））。
【００３９】この第２実施例の第１実施例に対する主な
利点として次のおよびを挙げることが出来る。：
第１実施例の場合は先に凹部２９を形成していたため、
この凹部にＰ側電極１５を所定の位置関係で形成する必
要がある。このため、Ｐ側電極１５形成のためのマスク
の凹部２９に対する位置合わせ精度が必要であった。し
かし、第２実施例では隣接するＬＥＤアレイそれぞれの
Ｐ側電極１５間に（すなわち発光端面側のダイシング予
定領域に）凹部２９を形成しさえすれば良いので位置合
わ精度はそれほど高い必要がない。このため、第２実施
例の方が工程が楽であり、また、工程歩留りも向上する
と考えられる。：第１実施例では凹部２９を形成し終
えた半導体下地１１に対しＰ側電極１５を形成する。つ
まり、凹部２９に起因する凹凸が生じた半導体下地１１
にＰ側電極を形成する。一般に、凹凸のある下地へ配線
を形成するよりも平坦な下地に配線を形成する方が容易
であることを考えると、第２実施例はこの点でも有利で
ある。
【００４０】２−３．第二発明の第３実施例 上述の第２実施例の製造方法では、Ｐ側電極１５を形成
し、次に、所定の凹部２９を形成し、その後Ｎ側電極１
７を形成していた。ここで Ｎ側電極１７を形成する場
合、半導体下地１１の裏面を研磨した後この研磨面にＮ
側電極１７を形成することが多い。その場合、Ｎ側電極
１７を形成した後に所定の凹部２９を形成する方が種々
の点で好ましい（その理由は後の(a) 、(b) に示し
た。）。この第３実施例は、その例である。この説明を
主に図８を参照して行なう。
【００４１】上述の第２実施例のＰ側電極１５までの形
成手順に従いＰ側電極までの形成を行なう（図６（Ａ）
〜（Ｄ））。
【００４２】次に、半導体下地１１の裏面を研磨（ポリ
ッシング工程が含まれても良い。）し、その後、この研
磨面にＮ側電極１７を上述の方法と同様な方法で形成す
る。次に、この試料上に、凹部２９の形成予定領域は露
出する開口部３１ａを有したエッチングマスク３１例え
ばレジストパターン３１を形成する（図８（Ａ））。次
に、エッチングマスク３１の形成が済んだ試料を、第１
実施例同様例えば硫酸系、リン酸系或はクエン酸系のエ
ッチング液に浸漬する。このエッチングによりＮ型半導
体下地１１に、半導体下地面と凹部の側壁とのなす角度
θが約５０度の凹部２９が形成できる（図８（Ｂ））。
【００４３】その後は、第１実施例と同様な手順でＮ側
電極１７を形成し、さらに所定のダイシングをおこなっ
て、端面発光型ＬＥＤアレイ１０を得る（図８
（Ｃ））。
【００４４】この第３実施例の利点として次の(a) およ
び(b) を挙げることが出来る。
【００４５】(a):Ｎ側電極の形成に当たって半導体下地
１１の裏面を研磨する場合、半導体下地１１のＮ側電極
形成予定面とは反対の面すなわちＰ側電極形成面側を、
研磨板にワックスなどを用い貼り付ける。そして、この
半導体下地裏面を研磨し、次に、これを研磨板から剥離
し、その後この試料からワックスを除去する。ここで、
研磨の前にもし凹部が形成されていると、研磨板へこの
試料を貼り付ける際に凹部内にワックスが入るので、後
のワックスの除去工程でも凹部内にワックスが残り易く
なる。そして、最悪の場合はワックスが残留した状態の
発光素子となってしまう。もしそうなると、ワックスの
影響で発光光量がばらつく等の不具合が生じる。これに
対しこの第３実施例では、研磨工程が終了した後に凹部
を形成するのでこの問題は生じない。
【００４６】(b):また、凹部を形成した半導体下地に対
し研磨を行なうと凹部への力のかかり具合によっては凹
部の部分から半導体下地が割れてしまう危険性が高い。
これに対しこの第３実施例では、研磨工程が終了した後
に凹部を形成するのでこの問題は生じない。
【００４７】２−４．第二発明の第４実施例（端面保護
膜を設ける例） 端面発光型ＬＥＤアレイ（端面発光型の他の発光素子で
も同様）では、発光端面にこの端面を保護するための保
護膜（端面保護膜）を設けるのが良い。ＬＥＤプリント
ヘッドを組み立てる際やその後の使用などにおいて発光
端面が損傷されるのを防止できるからである。また、端
面保護膜を具えたことでｐｎ接合面が空気に直接露出し
なくなるので、発光の空気中への取り出し効率が向上す
るからである。この端面保護膜の形成に当たり、この第
二発明の製造方法では、所定の凹部を形成した後にこの
凹部を形成する際に用いたエッチングマスクをそのまま
利用する。この第４実施例はその例である。この説明を
図９および図１０を参照して行なう。ここで、図９及び
図１０は上述の図３及び図４と同様な表記方法で示した
工程図である。
【００４８】先ず、例えば第２実施例において図６
（Ａ）〜（Ｃ）および図７（Ａ）を用いて説明した手順
に従い、半導体下地１１に拡散防止膜２１、Ｐ型ＧａＡ
ｓＰ層１３ａ、絶縁膜１９、Ｐ側電極１５および、凹部
形成用のエッチングマスク３１としての例えばレジスト
パターン３１をそれぞれ形成する（図９（Ａ））。次い
で、第１実施例において説明したエッチング方法により
この試料に所定の凹部２９を形成する（図９（Ｂ））。
【００４９】第２実施例ではこの後にエッチングマスク
３１を除去していたが、この第３実施例ではエッチング
マスク３１を残した状態で、この試料上全面に、端面保
護膜形成用の薄膜３３を形成する（図９（Ｃ））。端面
保護膜形成用の薄膜３３は種々の好適な方法で形成でき
るが、この第３実施例では以下のような方法で形成す
る。
【００５０】まず、第１の方法として、スピンコートが
可能なシリコン系薄膜形成用材料、スピンコート可能な
ＳｉＯ2 ／ＴｉＯ2 系材料、有機基によって修飾されて
いて然もスピンコート可能なＳｉＯ2 系材料、スピンコ
ート可能なアクリル系高分子材料および、スピンコート
可能なフルオン系高分子材料の中から選ばれた少なくと
も１種の材料を、上記試料上全面に塗布して薄膜３３を
得る方法である。
【００５１】スピンコート可能なＳｉＯ2 系材料として
は、膜完成後の構造で示した場合下記（１）式で示され
るものが挙げられる。なお、（１）式中、膜表面とは薄
膜３３の表面での構造を示し、膜中とは薄膜３３の膜中
での構造を示す。スピンコート可能なＳｉＯ2 系材料の
具体例としては、触媒化成（株）製の商品名セラメート
ＡＬ−ＡＬ５Ｋ７或はセラメートＬＮＴ−ＬＮＴ５２、
日産化学（株）製の商品名ＨＴＬ或はＮＨＣ（Ａ）、東
京応化工業（株）製の商品名ＯＣＤ−２などを挙げるこ
とが出来る。上記例示のものは感光性を有していない。
しかし、スピンコート可能でかつ感光性を有したＳｉＯ
2 系材料を用いることも出来る。たとえば、アルコキシ
基を具えたポリシロキサン誘導体と露光により酸を発生
する酸発生剤とから成る感光性樹脂組成物（例えばこの
出願の出願人に係る特願平６−１３３０９に提案のも
の）である。
【００５２】
【化１】
【００５３】また、スピンコート可能なＳｉＯ2 ／Ｔｉ
Ｏ2 系材料としては、例えば下記（２）式で示されるも
のが挙げられる。その具体例として、触媒化成（株）製
の商品名ＮＨＣ−ＡＴ、東京応化工業（株）製の商品名
ＭＯＦＩＮＫなどを挙げることが出来る。
【００５４】
【化２】
【００５５】また、有機基によって修飾されていて然も
スピンコート可能なＳｉＯ2 系材料としては、例えば下
記（３）式で示されるものが挙げられる。ただし、
（３）式中Ｒはアルキル基（例えばメチル基、エチル基
など）であることができる。その具体例として、触媒化
成（株）製の商品名セラメートＬＮＴ−２５、東京応化
工業（株）製の商品名ＯＣＤ−７などを挙げることが出
来る。
【００５６】
【化３】
【００５７】また、スピンコート可能なアクリル系高分
子材料としては、例えば下記（４）式で示されるものが
挙げられる。ただし、（４）式中Ｒはアルキル基（例え
ばメチル基、エチル基など）であることができる。その
具体例として、日本合成ゴム（株）製の商品名ＨＲＣな
どを挙げることが出来る。
【００５８】
【化４】
【００５９】また、スピンコート可能なフルオン系系高
分子材料としては、例えば下記（５）式で示されるもの
が挙げられる。その具体例として、新日鉄化学（株）製
の商品名Ｖ２５９−ＰＡなどを挙げることが出来る。
【００６０】
【化５】
【００６１】例えばスピンコート可能なＳｉＯ2 系材料
を用いる場合、先ず、この材料をスピンコート法により
図９（Ｂ）の状態の試料上全面に塗布し薄膜３３を形成
する（図９（Ｃ））。次に、この塗布した材料を、エッ
チングマスクであるレジストパターン３１が完全に硬化
しない温度（例えば１００℃より低い温度）で、熱処理
する。次に、エッチングマスクであるレジストパターン
３１の剥離液によりこのレジストパターン３１を剥離す
る。薄膜３３の、レジストパターン３１上に形成されて
いた部分は、レジストパターン３１を剥離する際に同時
に除去される（リフトオフされる）。したがって、薄膜
３３は凹部２９の内壁および底面のみに残存する（図１
０（Ａ））。この残存した薄膜に対し所定温度（例えば
１５０〜３００℃）で熱処理をすることで、ＳｉＯ2 系
の無機膜が得られる。この方法であると、例えば、抵抗
率が１０9 〜１０12Ω・ｃｍで、発光光に対し透明で、
かつ、膜厚が０．５〜２μｍの端面保護膜が得られる。
【００６２】次に、第１実施例同様な手順でＮ側電極１
７を形成し、さらに、図１０（Ｂ）に示したように所定
のダイシングを例えば第１実施例と同様な手順で行な
う。これにより、発光端面が斜面となっていて然もこの
斜面に端面保護膜３３ａが形成されているＬＥＤアレイ
１０が得られる。
【００６３】なお、端面保護膜形成用の薄膜３３の形成
法は、スピンコート法に限らない。たとえば、オフセッ
ト印刷法を用いても行なえる。例えば、上記例示のＳｉ
Ｏ2／ＴｉＯ2 系材料はオフセット印刷法によっても薄
膜形成が出来る。
【００６４】また、端面保護膜形成用の薄膜３３の形成
を、低温蒸着法、低温プラズマＣＶＤ法などの方法でＳ
ｉＮ膜やＳｉＯ2 膜を形成することで行なっても良い。
ここで、低温とは、エッチングマスク３１であるレジス
トパターンが完全に硬化しない程度の温度のことであ
る。
【００６５】また、凹部２９の形成が済んだ試料であっ
てエッチングマスクであるレジストパターン３１が残っ
ている状態の試料を、陽極化成を生じさせ得る液体に浸
漬させて所定の処理（通電等）をしても良い。この陽極
化成処理により、凹部２９内壁および底面に陽極化成膜
を形成される。この陽極化成膜を端面保護膜形成用の薄
膜３３としても良い。陽極化成を生じさせ得る液体とし
ては、これに限られないが、例えば過酸化水素水と水と
の混合液が挙げられる。
【００６６】この第４実施例の方法によれば、凹部形成
用のエッチングマスクをそのまま利用して端面保護膜を
簡易に形成出来るという効果が得られる。
【００６７】２−５．第二発明の第５実施例 上述の第１〜第４実施例では、所定の凹部２９を形成す
る前に発光層（Ｐ型ＧａＡｓＰ層１３）を形成してい
た。しかし、この第二発明では、所定の凹部２９を形成
しその後に発光層（Ｐ型ＧａＡｓＰ層１３）を形成する
ようにしても良い。工程の自由度が増加するからであ
る。この第５実施例はその例である。この説明を図１１
を参照して行なう。ここで、図１１は上述の図３及び図
４と同様な表記方法で示した工程図である。
【００６８】この第５実施例の場合、先ず、第１導電型
の半導体下地を用意する。この場合は、上述の各実施例
と同様、Ｎ型ＧａＡｓ基板とこのＮ型ＧａＡｓ基板上に
エピタキシャル成長させたＮ型ＧａＡｓＰ層とで構成さ
れるＮ型の半導体下地１１を用意する。
【００６９】次に、このＮ型半導体下地１１に拡散防止
膜２１を例えば第１実施例において説明した手順で形成
する（図１１（Ａ））。
【００７０】次に、この第３実施例では、Ｐ型ＧａＡｓ
Ｐ層を形成する前に、このＮ型半導体下地１１に所定の
凹部２９を形成する。これを第１実施例において図３
（Ｃ）および（Ｄ）を用いて説明した方法、すなわち所
定のエッチングマスク２７例えばレジストパターンを形
成し、次いで、この試料を、硫酸系、フッ酸系或はクエ
ン酸系のエッチャントに浸漬するという方法で、行なう
（図１１（Ｂ）、（Ｃ））。
【００７１】次に、この実施例では、この形成された凹
部２９内に端面保護膜形成用の薄膜３３を形成する（図
１１（Ｄ））。この薄膜３３は、上述の第３実施例の項
において説明した方法、すなわち、凹部２９形成用のエ
ッチングマスク２７を利用して凹部２９の内壁および底
面に薄膜３３を選択的に残す方法で形成するのが良い。
【００７２】次に、この試料上に拡散制御膜３５を形成
する（図１１（Ｄ））。この拡散制御膜３５は、例えば
アルミナ膜、窒化膜、酸化シリコン膜、ＰＳＧ（Phosho
-Silicate Glass ）膜から選ばれる膜で構成出来る。ま
たその膜厚は例えば１０〜２０ｎｍとできる。
【００７３】次に、Ｎ型半導体下地１１の拡散防止膜２
１や端面保護膜形成用の薄膜３３で覆われていない部分
に、拡散制御膜３５を通して、Ｐ型不純物としての例え
ば亜鉛（Ｚｎ）を例えば気相拡散法により拡散させて、
Ｐ型ＧａＡｓＰ層１３を形成する（図１１（Ｅ））。も
ちろん、このＰ型ＧａＡｓＰ層１３はＬＥＤアレイ１０
のＬＥＤ数に応じた数だけ所定のピッチで形成する。次
に、拡散制御膜３５を好適な方法により除去する。
【００７４】その後は、第１実施例で説明した手順と同
様な手順で、Ｐ側電極の形成、Ｎ側電極の形成、所定の
ダイシングを行なう。
【００７５】３．第三発明の実施例 次に、半導体ウエハに作り込まれた複数のＬＥＤアレイ
それぞれの発光特性を、半導体ウエハの状態のままで測
定する方法（すなわち第三発明）の実施例について説明
する。この説明を図１２を参照して行なう。
【００７６】先ず、ＬＥＤアレイ１０が複数作り込まれ
た半導体ウエハの凹部２９の上方に、受光素子４１を配
置する。
【００７７】次に、Ｎ側電極１７を電気的に接地状態に
し、そして、ある１個のＬＥＤアレイのある１つのＬＥ
ＤのＰ側電極１５にプラスの電位を加えて、この１つの
ＬＥＤのＰ型ＧａＡｓＰ層１３に電流が流れるようにす
る。ここで流れる電流は一定電流例えば５ｍＡとする。
この電流を流すことにより、Ｐ型ＧａＡｓＰ層１３と、
Ｎ型半導体下地１１の中のＮ型ＧａＡｓＰ層（図示せ
ず）との界面すなわちｐｎ接合面で、発光が生じる。こ
のように生じた光は、凹部２９の側壁すなわち斜面で構
成されている発光端面２９ａからＬＥＤアレイ外部に放
射される。この放射光は、発光端面２９ａが上記のごと
く斜面であるため、図１２に示したように、半導体下地
１１の主面に平行な放射光Ｐ１以外に半導体下地１１の
主面と垂直な方向の放射光Ｐ２も生じる。また、放射光
Ｐ１は発光端面２９ａに対し凹部２９を挟んで対向する
他の斜面２９ｂによって垂直方向に反射され放射光Ｐ３
になる。これら放射光Ｐ２およびＰ３は、半導体ウエハ
の上方に設けておいた受光素子４１に入る。受光素子４
１では入射された光の強さに応じた電流が発生するの
で、これによりＬＥＤアレイ１０中の１つのＬＥＤの発
光特性を測定出来る。以上の動作を１つのＬＥＤアレイ
中の個々のＬＥＤに対し順次に行なうと、１つのＬＥＤ
アレイ１０の全ＬＥＤの良否判定ひいてはこのＬＥＤア
レイの良否判定が行なえる。半導体ウエハに作り込まれ
ている複数のＬＥＤアレイに対し上述と同様な処理をす
る。これにより、半導体ウエハの状態で各ＬＥＤアレイ
１０の発光特性の測定がそれぞれ行なえる。
【００７８】４．実装の態様の説明 第一発明のＬＥＤアレイおよび第二発明の方法で製造さ
れるＬＥＤアレイは、例えば以下に説明するように実装
することで種々の利点が得られる。
【００７９】４−１．第１の態様 図１３は、第一発明のＬＥＤアレイおよび第二発明の方
法で製造されるＬＥＤアレイ１０を多数個、そのドライ
バＩＣ５０などと共に実装し構成したＬＥＤアレイユニ
ットを示した要部斜視図である。また、図１４は、図１
３に示したＬＥＤアレイユニットを、図１３中のＩ−Ｉ
線に沿って切った断面図である。
【００８０】この端面発光型ＬＥＤアレイユニットは、
プリント配線基板５１と、この上に積層されているドラ
イバＩＣ５０と、このドライバＩＣ５０に、そのプリン
ト配線基板５１側の面で接続されているＬＥＤアレイ１
０とを具えている。ＬＥＤアレイ１０とドライバＩＣ５
０とはバンプ技術を用いて接続してある。また、ドライ
バＩＣ５０の長さＤＬ（図１３参照）はＬＥＤアレイ１
０の長さＣＬより短くなっている。ＬＥＤアレイ１０か
らの光は、図１４に示したように、ＬＥＤアレイユニッ
トの厚さ方向のほぼ中心から出力される。この端面発光
型ＬＥＤアレイユニットは例えば次のように製造する。
【００８１】ドライバＩＣ５０上にＬＥＤアレイ１０
を、ＬＥＤアレイ１０のＰ側電極がドライバＩＣ５０の
所定端子と接するように配置し、そして、これらＰ側電
極と所定端子とを、バンプ技術により電気的に接続す
る。このような積層体を、ＬＥＤアレイユニットを構成
するために必要な数だけ作製する。ここで、バンプ技術
とは、半田による接続技術または、熱硬化型樹脂による
接続技術または、紫外線硬化型樹脂による接続技術また
は、異方性導電樹脂による接続技術などである。次に、
ＬＥＤアレイ１０とドライバＩＣ５０との積層体それぞ
れを、プリント配線基板５１上に、各積層体ごとのｐｎ
接合面が同じ高さで一線に並ぶように置く。そして、そ
れぞれの積層体のドライバＩＣ５０をプリント基板５１
の所定の配線部分５１ａにバンプ技術により固定する。
また、図１４に示したように、ＬＥＤアレイ１０のＮ側
電極を導電性ペースト５１ｂによりプリント配線基板５
１の所定の配線部分に接続する。
【００８２】この端面発光型ＬＥＤアレイユニットは、
主に以下に説明する(a) 〜(d) の特徴を示す。
【００８３】(a):ＬＥＤアレイ１０のＰ側電極とドライ
バＩＣ５０の所定端子とを、バンプ技術により電気的に
直接接続しているので、たとえば、ワイヤーボンディン
グ法でＬＥＤアレイおよびドライバＩＣ間を接続する場
合に比べ、端面発光型ＬＥＤアレイユニットの小型化が
図れる。なぜなら、ワイヤボンディングによる場合その
ボンディングパッドは大きな面積を必要とし、然も、ワ
イヤボンディングパッドをＰ側電極から離れた位置に専
用に設ける必要があるが、この態様ではそれがい不要に
なるからである。
【００８４】(b):また、ＬＥＤアレイ１０では、一方の
面にＰ側電極のみを設けてある。そして、これらＰ側電
極をドライバＩＣ５０の所定端子とバンプ技術で接続し
ている。もし、Ｐ側電極を設けた面にＮ側極など他の電
極があるとそれぞれの電極高さの違いなどが原因で接続
不良が生じ易いと考えられる。しかし、この実装態様で
は１種類の電極（Ｐ側電極）のみにドライバＩＣをバン
プ技術で接続するので、接続不良が生じにくいと考えら
れる。
【００８５】(c):また、プリント配線基板は、基本的に
はドライバＩＣに対する配線のみ、具体的にはドライバ
ＩＣ動作信号用の配線と電源用配線のみを具えればよ
く、ＬＥＤアレイの個々のＰ側電極への配線を具える必
要がない。つまり、ＬＥＤアレイの個々のＰ側電極への
配線を具える場合は解像度に応じた微細な配線が必要に
なるがこの態様ではこれを不要にできる。このため、プ
リント配線基板を安価なものとできる。また、プリント
配線基板の材料を、高密度実装用でないもの例えばガラ
スエポキシ樹脂基板などで構成できるようになる。
【００８６】(d):また、ＬＥＤアレイ１０のＮ側電極は
プリント配線基板５１に接続しているので、このＮ側電
極に対応する配線をドライバＩＣ５０に形成する必要が
ない。このため、ドライバＩＣを安価でかつ小型のもの
とできる。
【００８７】なお、この第１の態様の端面発光型ＬＥＤ
アレイユニットを用いて電子写真方式のプリントヘッド
を構成する場合の一構成例を図１５に示した。このプリ
ントヘッド５３は、第１の態様のＬＥＤアレイユニット
５４と、ロッドレンスアレイ５４と、これら構成成分５
４、５５を支持固定するための支持体５６とを具える。
ＬＥＤアレイユニット５４のｐｎ接合面の延長線上にロ
ッドレンズアレイ５５の中心がくるように、これら構成
成分５４、５５を支持体５６に支持する。なお、図１５
において、５７は感光性ドラムを示す。
【００８８】４−２．第２の態様 図１６は、第一発明のＬＥＤアレイおよび第二発明の方
法で製造されるＬＥＤアレイ１０を多数個、そのドライ
バＩＣ５０などと共に実装し構成したＬＥＤアレイユニ
ットの第２の態様を示した要部斜視図である。
【００８９】この第２の態様の端面発光型ＬＥＤアレイ
ユニットは、プリント配線基板５１上に、ドライバＩＣ
５０とＬＥＤアレイ１０とを順に積層したものとなって
いる。そして、ドライバＩＣ５０とＬＥＤアレイとの接
続は、上述の第１の態様と同様に、バンプ技術により行
なっている。また、この第２の態様では、ドライバＩＣ
５０を、ＬＥＤアレイ１０を接続した面とは反対面つま
り端子のない面でプリント配線基板５１に固定するの
で、ドライバＩＣ５０とプリント配線基板５１とは、接
着剤で単に固定している。そして、プリント配線基板５
１の所定配線部分（例えば、ドライバ動作信号用の配線
や電源用の配線）とドライバ用ＩＣ５０の所定端子とは
ワイヤ６１により接続し、また、ＬＥＤアレイ１０のＮ
側電極とプリント配線基板の所定配線部分とは、ワイヤ
６３により接続してある。
【００９０】この第２の態様の場合も、上述の第１の態
様で述べた(a) 〜(d) の特徴が得られる。
【００９１】４−３．第３の態様 図１７は、第一発明のＬＥＤアレイおよび第二発明の方
法で製造されるＬＥＤアレイ１０を多数個、そのドライ
バＩＣ５０などと共に実装し構成したＬＥＤユニットの
第３の態様を示した要部斜視図である。
【００９２】この第３の態様の端面発光型ＬＥＤアレイ
ユニットは、プリント配線基板５１上に、ドライバＩＣ
５０とＬＥＤアレイ１０とを平面的に配置したものとな
っている。そして、ＬＥＤアレイ１０はプリント配線基
板５１とＮ側電極側で接続してある。このＮ側電極とプ
リント配線基板５１の所定端子と接続は例えば銀ペース
トなどの導電性ペーストで行なえる。また、ドライバＩ
Ｃ５０はプリント配線基板５１に対し、端子などを設け
ていない面で接着固定してある。また、ＬＥＤアレイ１
０の各Ｐ側電極をドライバＩＣ５０の所定の端子にワイ
ヤ群７１により接続してある。また、プリント配線基板
５１の所定配線部分（例えば、ドライバ動作信号用の配
線や電源用の配線）とドライバ用ＩＣ５０の所定端子と
はワイヤ７３により接続してある。
【００９３】この第３の態様の場合は、上述の第１の態
様で述べた(c) および(d) の特徴が得られる。また、Ｌ
ＥＤアレイ１０において、Ｐ側電極を設けた面にＮ側電
極を設けていないので、両電極を同一面に設ける場合に
比べ、ＬＥＤアレイの幅が小さくて済むし、また、ワイ
ヤボンディング用のワイヤが密になりにくいので、接続
不良も生じにくい。
【００９４】
【発明の効果】上述した説明から明らかなように、この
出願の第一発明の端面発光型ＬＥＤによれば、発光端面
を斜面としたので、発光端面が基板面と垂直な場合に比
べ、光取り出し面の面積を広く出来る。このため、光の
取り出し効率が従来より高い端面発光型ＬＥＤ（ＬＥＤ
アレイも含む）の実現が期待出来る。
【００９５】また、この出願の第二発明によれば、発光
素子が作られた或はこれから作られるウエハにおけるｐ
ｎ接合面に対し所定の深さでかつ側壁が斜面となった凹
部を形成し、この凹部より下方のウエハ部分をｐｎ接合
から退避した位置でダイシングする。従って、発光層を
ダイシング部分から高さ方向および横方向それぞれで離
すことができる。このため、ダイシング時の衝撃により
もしクラックなどが生じてもこれが発光層へ悪影響する
ことを防止出来る。また、上側電極をダイシングするこ
とがないので、上側電極をダイシングしていた際に生じ
ていた問題はこの発明では生じない。
【００９６】また、この出願の第三発明では、半導体ウ
エハに側壁が斜面となっている所定の凹部を作製し、こ
の半導体ウエハに作り込まれた発光素子からの光の一部
をこの斜面によって半導体ウエハ上方に放射させこれを
モニタする。このため、半導体ウエハに作り込まれた複
数の端面発光型発光素子の発光特性それぞれを半導体ウ
エハの状態で行なうことができる。
【図面の簡単な説明】
【図１】第一発明の実施例の説明図（その１）である。
【図２】第一発明の実施例の説明図（その２）である。
【図３】第二発明の第１実施例の説明図（その１）であ
る。
【図４】第二発明の第１実施例の説明図（その２）であ
る。
【図５】第二発明の第１実施例の説明図（その３）であ
る。
【図６】第二発明の第２実施例の説明図（その１）であ
る。
【図７】第二発明の第２実施例の説明図（その２）であ
る。
【図８】第二発明の第３実施例の説明図である。
【図９】第二発明の第４施例の説明図（その１）であ
る。
【図１０】第二発明の第４施例の説明図（その２）であ
る。
【図１１】第二発明の第５実施例の説明図である。
【図１２】第三発明の実施例の説明図である。
【図１３】実装の第１の態様の説明図（その１）であ
る。
【図１４】実装の第１の態様の説明図（その２）であ
る。
【図１５】実装の第１の態様の説明図（その３）であ
る。
【図１６】実装の第２の態様の説明図である。
【図１７】実装の第３の態様の説明図である。
【符号の説明】
１０：端面発光型ＬＥＤアレイ １１：第１導電型（ここではＮ型）の半導体下地 １３，１３ａ：Ｐ型ＧａＡｓＰ層（発光層） １５：ｐ側電極 １７：Ｎ側電極 １９，１９ａ：絶縁膜 ２１：拡散防止膜 ２３：斜面となっている発光端面 ２５：拡散制御膜 ２７：凹部形成用のエッチングマスク ２９：側壁が斜面となっている凹部 ３１：凹部形成用のエッチングマスク ３１ａ：開口部 ３３：端面保護膜形成用の薄膜 ３３ａ：端面保護膜 ４１：受光素子 ５０：ドライバＩＣ ５１：プリント配線基板 ５１ａ：所定の配線部分 ５３：プリントヘッド ５４：第１の態様の端面発光型ＬＥＤアレイユニット ５５：ロッドレンズアレイ ５６：支持体 ５７：感光体ドラム
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｂ４１Ｊ 2/44 2/45 2/455 Ｈ０１Ｌ 21/301 (72)発明者 草野 宇雄 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 小泉 真澄 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 藤原 博之 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 石丸 真人 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 野本 勉 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 登 正治 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 発光端面を斜面としてあることを特徴と
    する端面発光型ＬＥＤ。
  2. 【請求項２】 請求項１に記載の端面発光型ＬＥＤにお
    いて、 前記斜面上に発光端面を保護するための端面保護膜を具
    えたことを特徴とする端面発光型ＬＥＤ。
  3. 【請求項３】 ｐｎ接合を有する発光素子が複数形成さ
    れた半導体ウエハから各発光素子をダイシングにより分
    離して端面発光型の発光素子を製造するに当たり、 半導体ウエハにおけるダイシング予定領域のうちの、少
    なくとも発光素子の発光端面側のダイシング予定領域に
    当たる部分に、ｐｎ接合面を越える深さを有した凹部で
    あって側壁が斜面となっている凹部を、エッチングによ
    り形成する工程と、 該凹部の形成が済んだ半導体ウエハを前記凹部の前記ｐ
    ｎ接合面から退避した位置でダイシングする工程とを含
    むことを特徴とする端面発光型発光素子の製造方法。
  4. 【請求項４】 請求項３に記載の端面発光型発光素子の
    製造方法において、 前記凹部を形成する工程と前記ダイシング工程との間
    に、 前記凹部を形成する際のエッチング時のエッチングマス
    クを利用して前記凹部の少なくとも側壁に発光端面保護
    膜となり得る薄膜を選択的に形成する工程をさらに設け
    たことを特徴とする端面発光型発光素子の製造方法。
  5. 【請求項５】 ｐｎ接合を有する発光素子が複数形成さ
    れた半導体ウエハから各発光素子をダイシングにより分
    離して端面発光型の発光素子を製造するに当たり、 第１導電型の半導体下地を用意し、 該半導体下地の、少なくとも発光素子の発光端面側のダ
    イシング予定領域に当たる部分に、所定の深さを有した
    凹部であって側壁が斜面となっている凹部を、エッチン
    グにより形成する工程と、 該凹部の形成が済んだ半導体下地の、前記凹部に接する
    周辺の所定部分に第２導電型の不純物を該凹部の深さよ
    り浅い深さで導入して発光素子用のｐｎ接合を形成する
    工程と、 該ｐｎ接合が形成された半導体ウエハを、前記凹部の前
    記ｐｎ接合面から退避した位置でダイシングする工程と
    を含むことを特徴とする端面発光型発光素子の製造方
    法。
  6. 【請求項６】 請求項３または５に記載の端面発光型発
    光素子の製造方法により発光素子および凹部を形成した
    後であって前記ダイシングを行なう前に、該発光素子に
    電気信号を印加し、 該電気信号の印加に応じ発光素子で生じる光のうちの前
    記斜面によって前記半導体ウエハの上方に出力される光
    を測定して各発光素子の発光特性を測定することを特徴
    とする端面発光型発光素子の発光特性測定方法。
JP16650494A 1994-07-19 1994-07-19 端面発光型ｌｅｄ、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法 Pending JPH0832110A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16650494A JPH0832110A (ja) 1994-07-19 1994-07-19 端面発光型ｌｅｄ、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法
US08/942,302 US5955748A (en) 1994-07-19 1997-10-01 End face light emitting type light emitting diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16650494A JPH0832110A (ja) 1994-07-19 1994-07-19 端面発光型ｌｅｄ、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法

Publications (1)

Publication Number Publication Date
JPH0832110A true JPH0832110A (ja) 1996-02-02

Family

ID=15832589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16650494A Pending JPH0832110A (ja) 1994-07-19 1994-07-19 端面発光型ｌｅｄ、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法

Country Status (2)

Country Link
US (1) US5955748A (ja)
JP (1) JPH0832110A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642134B2 (en) 2006-04-24 2010-01-05 Oki Data Corporation Semiconductor device, manufacturing method of semiconductor device, manufacturing equipment of semiconductor device, light emitting diode head, and image forming apparatus
JP2016531425A (ja) * 2013-07-25 2016-10-06 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップ、半導体部品、および、オプトエレクトロニクス半導体チップの製造方法
KR20180112688A (ko) * 2017-04-04 2018-10-12 가부시기가이샤 디스코 가공 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW497277B (en) * 2000-03-10 2002-08-01 Toshiba Corp Semiconductor light emitting device and method for manufacturing the same
US6410940B1 (en) * 2000-06-15 2002-06-25 Kansas State University Research Foundation Micro-size LED and detector arrays for minidisplay, hyper-bright light emitting diodes, lighting, and UV detector and imaging sensor applications
JP4055503B2 (ja) 2001-07-24 2008-03-05 日亜化学工業株式会社 半導体発光素子
US7213942B2 (en) 2002-10-24 2007-05-08 Ac Led Lighting, L.L.C. Light emitting diodes for high AC voltage operation and general lighting
US6957899B2 (en) * 2002-10-24 2005-10-25 Hongxing Jiang Light emitting diodes for high AC voltage operation and general lighting
EP3166152B1 (en) * 2003-08-19 2020-04-15 Nichia Corporation Semiconductor light emitting diode and method of manufacturing its substrate
JP4166136B2 (ja) * 2003-09-24 2008-10-15 ローム株式会社 チップ型ｌｅｄ
US20060009749A1 (en) * 2004-02-19 2006-01-12 Weckwerth Mark V Efficient diffuse light source assembly and method
US7129529B2 (en) * 2004-10-22 2006-10-31 Neostones Microfabrication Corporation Light emitting module
US7221044B2 (en) 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
US7525248B1 (en) 2005-01-26 2009-04-28 Ac Led Lighting, L.L.C. Light emitting diode lamp
US7535028B2 (en) * 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
US8272757B1 (en) 2005-06-03 2012-09-25 Ac Led Lighting, L.L.C. Light emitting diode lamp capable of high AC/DC voltage operation
US7714348B2 (en) * 2006-10-06 2010-05-11 Ac-Led Lighting, L.L.C. AC/DC light emitting diodes with integrated protection mechanism
US9046634B2 (en) * 2007-06-14 2015-06-02 Philips Lumileds Lighting Company, Llc Thin flash or video recording light using low profile side emitting LED
US8633513B2 (en) * 2008-11-26 2014-01-21 Aptina Imaging Corporation Structures and methods for reducing junction leakage in semiconductor devices
US20100237379A1 (en) * 2009-03-19 2010-09-23 Wu-Cheng Kuo Light emitting device
DE102017104282A1 (de) * 2017-03-01 2018-09-06 Osram Opto Semiconductors Gmbh Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1267716A (en) * 1984-02-23 1990-04-10 Frederick W. Scholl Edge-emitting light emitting diode
JPH071798B2 (ja) * 1986-09-12 1995-01-11 日本電気株式会社 発光ダイオ−ド
EP0326615B1 (en) * 1986-09-19 1993-11-10 Kabushiki Kaisha Komatsu Seisakusho Thin-film el device
JP2589513B2 (ja) * 1987-10-29 1997-03-12 三菱電機株式会社 端面発光ｌｅｄ
JPH02125765A (ja) * 1988-11-04 1990-05-14 Mitsubishi Electric Corp Ｌｅｄアレイ・ヘッド
JPH03201574A (ja) * 1989-12-28 1991-09-03 Oki Electric Ind Co Ltd 端面放射型発光ダイオード
US5309004A (en) * 1990-06-27 1994-05-03 United Technologies Corporation Heterostructure acoustic charge transport device having electron and hole transport
DE69118482T2 (de) * 1990-11-07 1996-08-22 Fuji Electric Co Ltd Laserdiode mit einer Schutzschicht auf ihrer lichtemittierenden Endfläche
JP2744143B2 (ja) * 1991-01-16 1998-04-28 株式会社東芝 半導体発光素子及びその製造方法
JPH0569592A (ja) * 1991-01-21 1993-03-23 Toshiba Corp 光プリンタヘツド
JPH04264781A (ja) * 1991-02-20 1992-09-21 Eastman Kodak Japan Kk 発光ダイオードアレイ
JPH04329678A (ja) * 1991-04-30 1992-11-18 Shimadzu Corp 端面発光ダイオード
JPH0531955A (ja) * 1991-07-29 1993-02-09 Ricoh Co Ltd 半導体発光装置
JPH0582836A (ja) * 1991-09-24 1993-04-02 Matsushita Electron Corp 端面放射型発光半導体装置
JP3236649B2 (ja) * 1992-01-31 2001-12-10 京セラ株式会社 半導体発光素子
DE4242842C2 (de) * 1992-02-14 1999-11-04 Sharp Kk Lichtemittierendes Bauelement zur Oberflächenmontage und Verfahren zu dessen Herstellung
JP2798545B2 (ja) * 1992-03-03 1998-09-17 シャープ株式会社 半導体発光素子及びその製造方法
DE69329223T2 (de) * 1992-08-05 2001-04-05 Motorola Inc Seitlich emittierende Superlumineszenzdiode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642134B2 (en) 2006-04-24 2010-01-05 Oki Data Corporation Semiconductor device, manufacturing method of semiconductor device, manufacturing equipment of semiconductor device, light emitting diode head, and image forming apparatus
JP2016531425A (ja) * 2013-07-25 2016-10-06 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップ、半導体部品、および、オプトエレクトロニクス半導体チップの製造方法
KR20180112688A (ko) * 2017-04-04 2018-10-12 가부시기가이샤 디스코 가공 방법

Also Published As

Publication number Publication date
US5955748A (en) 1999-09-21

Similar Documents

Publication Publication Date Title
JPH0832110A (ja) 端面発光型ｌｅｄ、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法
US8445935B2 (en) Semiconductor apparatus with thin semiconductor film
RU2416135C2 (ru) Полупроводниковый элемент, способ изготовления полупроводникового изделия и матрица светоизлучающих диодов, полученная с использованием этого способа изготовления
KR101160137B1 (ko) 기능성 영역의 이설 방법, ｌｅｄ 어레이, ｌｅｄ 프린터 헤드, 및 ｌｅｄ 프린터
JP5390832B2 (ja) 機能性領域の移設方法、ｌｅｄアレイ、ｌｅｄプリンタヘッド、及びｌｅｄプリンタ
KR101168881B1 (ko) 기능성 영역의 이설방법, ｌｅｄ 어레이, ｌｅｄ 프린터 헤드, 및 ｌｅｄ 프린터
TWI442450B (zh) 遷移功能區域的方法，發光二極體陣列，發光二極體列印頭，以及發光二極體列印機
JPH0644642B2 (ja) 発光ダイオードアレイヘッドの製造方法
KR20120108943A (ko) 반도체 발광 장치 및 그 제조 방법
JP2007157805A (ja) Ｌｅｄパッケージ、発光装置及びｌｅｄパッケージの製造方法
EP1434271A2 (en) Integrated semiconductor device comprising semiconductor thin films and optical print head
JP3928695B2 (ja) 面発光型の半導体発光装置およびその製造方法
KR100752348B1 (ko) 수직 구조 발광 다이오드 제조 방법
US20230113565A1 (en) Light-emitting device and method for manufacturing same
JP4026998B2 (ja) Ｌｅｄアレイ及びその製造方法
KR102275367B1 (ko) 반도체 발광소자 및 이의 제조방법
JPH08183199A (ja) 端面発光型発光素子および製法、端面発光型発光素子用の配線基板、端面発光型発光素子の実装方法、光プリントヘッド
JPH05190899A (ja) 半導体素子アレイチップ及びその製造方法
JPH0936417A (ja) 端面発光型ｌｅｄの製造方法
KR100657735B1 (ko) 수직형 발광소자 제조방법
JPH0945958A (ja) 端面発光型ｌｅｄアレイ及びその製造方法
JP3808355B2 (ja) 発光素子アレイチップ及びそれを用いた光プリンタヘッド
JPH0799344A (ja) 半導体発光装置の製造方法
JPH10144958A (ja) 端面発光型ｌｅｄアレイ
JPH07314772A (ja) Ｌｅｄヘッドの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010327