JP3808355B2 - 発光素子アレイチップ及びそれを用いた光プリンタヘッド - Google Patents
発光素子アレイチップ及びそれを用いた光プリンタヘッド Download PDFInfo
- Publication number
- JP3808355B2 JP3808355B2 JP2001364768A JP2001364768A JP3808355B2 JP 3808355 B2 JP3808355 B2 JP 3808355B2 JP 2001364768 A JP2001364768 A JP 2001364768A JP 2001364768 A JP2001364768 A JP 2001364768A JP 3808355 B2 JP3808355 B2 JP 3808355B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- element array
- array chip
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、LED(Light Emitting Diode)等の発光素子を上面に有する発光素子アレイチップ及びそれを用いた光プリンタヘッドに関するものである。
【0002】
【従来の技術】
従来より、LEDアレイヘッド等の光プリンタヘッドが電子写真プリンタやデジタル複写機等の露光手段として用いられている。
【0003】
かかる光プリンタヘッドに搭載される発光素子アレイチップとしては、SiやGaAs等から成る半導体基板の上面に、n型半導体層とp型半導体層との積層体から成る複数個の発光素子を一列状に配設せしめ、これらをSi3N4等から成る保護層で被覆した構造のものが知られており、各発光素子に電源電力を印加して、発光素子のn型半導体層中に正孔を、p型半導体層中に電子をそれぞれ注入し、これらを両半導体層の接合部(pn接合)付近で再結合させるとともに、該結合の際に生じたエネルギーを光に変換し、これらの光を外部へ放出させることによって発光素子アレイチップとして機能する。
【0004】
尚、このような発光素子アレイチップは、通常、従来周知の半導体製造技術によって製作されている。即ち、Si等から成るウェハの表面に従来周知のMOCVD法(Metal Organic Chemical Vapor Deposition)法等によってn型半導体層及びp型半導体層を順次、エピタキシャル成長させるとともに、これらの半導体層をメサエッチングにより個々の発光素子毎に分離し、しかる後、ウェハをダイシングして発光素子アレイチップ毎に分割することによって発光素子アレイチップが得られる。
【0005】
そして、このような発光素子アレイチップを光プリンタヘッドに用いる場合は、図5に示す如く、所定の回路パターンが被着・形成された回路基板11の上面に、上述の発光素子アレイチップ12を複数個、直線状に配列・搭載することによって光プリンタヘッドが構成され、発光素子アレイチップ12の発光素子13を外部からの画像データに基づいて個々に選択的に発光させ、これらの光をロッドレンズアレイ等の光学系(図示せず)を介して外部の感光体に照射・結像させることによって所定の潜像が形成される。その後、得られた潜像は現像のプロセスを経てトナー像となり、これを記録紙に転写・定着させることによって所定の画像が記録されることとなる。
【0006】
【発明が解決しようとする課題】
ところで、上述した発光素子アレイチップ12の製造工程においてウェハをダイシングする際、半導体基板14を形成するSi等にバリを生じることが多い。このようなバリを有した発光素子アレイチップ12を別の場所まで搬送したり、得られた発光素子アレイチップ12を回路基板11上に一列状に並べて光プリンタヘッドを組み立てたりする際に、発光素子アレイチップ12のバリが他の発光素子アレイチップ12や搬送トレイの内壁等に接触すると、発光素子アレイチップ12のエッジに欠けを生じて、発光素子アレイチップ12の端部付近に設けられている発光素子13が損傷を受け、使用に供しなくなる欠点が誘発されていた。
【0007】
【課題を解決するための手段】
本発明の発光素子アレイチップは、半導体基板の上面に複数個の発光素子を直線状に被着・配列させて成る発光素子アレイチップにおいて、前記半導体基板の上面に前記複数個の発光素子を共通に被覆する透光性樹脂から成る保護層を有し、該保護層は、その両端部を半導体基板の側面よりも外側に延出させた、先端部が曲面状となった延出部を有することを特徴とするものである。
また本発明の発光素子アレイチップは、前記保護層を形成する透光性樹脂のヤング率が0.1GPa〜10GPaに設定されていることを特徴とするものである。
【0008】
更に本発明の発光素子アレイチップは、前記発光素子の発する光の波長が400nm〜1000nmであり、且つ該光の前記保護層に対する光透過率が70%〜98%に設定されていることを特徴とするものである。
【0009】
また更に本発明の発光素子アレイチップは、前記保護層端部の延出部が基板の外周よりも0.1μm〜5μmだけ外側に延出されていることを特徴とするものである。
【0010】
更にまた本発明の発光素子アレイチップは、前記半導体基板の上面と側面との間に形成される角部の角度θが、80°以上、90°未満に設定されていることを特徴とするものである。
【0011】
そして本発明の光プリンタヘッドは、上述の発光素子アレイチップが回路基板上に一列状に配列・搭載されていることを特徴とするものである。
【0012】
本発明によれば、半導体基板の上面に、半導体基板上に設けられている複数個の発光素子を被覆するヤング率0.1GPa〜10GPa程度の透光性樹脂から成る保護層を有し、該保護層は、その両端部を半導体基板の側面よりも外側に延出させるようにした、先端部が曲面状となった延出部を有することから、発光素子アレイチップの製造工程においてウェハをダイシングした際に半導体基板のエッジにバリが形成されても、発光素子アレイチップの搬送時や回路基板上への搭載時等に発光素子アレイチップの“バリ”が保護層の延出部よりも先に搬送トレイの内壁や他の発光素子アレイチップ等に接触することは殆どなく、このような接触による衝撃が良好に緩和される。従って、発光素子アレイチップにおける“欠け”の発生を有効に防止することができ、発光素子アレイチップ、並びに光プリンタヘッドの生産性を向上させることが可能となる。
【0013】
また本発明によれば、発光素子アレイチップの支持母材として用いられる半導体基板の上面と側面との間に形成される角部の角度θを80°以上、90°未満に設定しておくことにより、これらの発光素子アレイチップを光プリンタヘッドの回路基板上に一列状に搭載した際、隣接する発光素子アレイチップ間の間隔はその上面側に比し下面側で広くなっている。それ故、半導体基板の下面と側面との間の角部に“バリ”が形成されても、このような“バリ”を隣接する発光素子アレイチップに接触させることなく発光素子アレイチップを回路基板上に搭載することができ、発光素子アレイチップの搭載精度を高く維持することも可能となる。
【0014】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図1は本発明の一実施形態に係る発光素子アレイチップの横(主走査方向)断面図、図2は図1の発光素子アレイチップの縦(副走査方向)断面図であり、図中の1は半導体基板、2は発光素子、3は保護層、3aは保護層の延出部である。
【0015】
前記半導体基板1は、SiやGaAs等の単結晶から成り、その上面には複数個の発光素子2や図示しない電極パターン,保護層3等が被着・形成され、これらを支持する支持母材として機能する。
【0016】
前記半導体基板1は、Siから成る場合、まず従来周知のチョコラルスキー法(引き上げ法)等を採用することによって単結晶シリコンのインゴット(塊)を形成し、これを所定厚みにスライスした上、表面を研磨することによってウェハを製作し、得られたウェハの表面に後述する発光素子2や保護層3等を被着させた上、ウェハをダイシングして所定形状に分割することにより形成される。
【0017】
また前記半導体基板1の上面に設けられている複数個の発光素子2は、例えば600dpi(dot per inch)の密度で主走査方向に直線状に配列されており、これら複数個の発光素子2によって発光素子アレイを構成している。
【0018】
前記発光素子2としては、GaAsやAlGaAs,AlGaInP等の化合物半導体から成る発光ダイオード等が好適に用いられ、該各発光素子2は、n型半導体層とp型半導体層とを順次積層して、全体構造がメサ状(高台状)をなすように形成される。
【0019】
これらの発光素子2は、その内部、具体的にはn型半導体層とp型半導体層との間にpn接合を有しているため、図示しない電極パターン等を介して電源電力が印加されると、n型半導体層中に正孔が、p型半導体層中に電子がそれぞれ注入され、これらをpn接合付近で再結合させて該結合の際に生じたエネルギーを光に変換することによって所定の波長(400nm〜1000nm)で発光する。
【0020】
尚、前記発光素子2は、半導体基板1が切り出されるウェハの表面に、従来周知のMOCVD法を採用してAlGaAs等からなるn型半導体層とp型半導体層とを順次、エピタキシャル成長させ、しかる後、これらをメサエッチングして個々の発光素子2に分離することによって形成される。
【0021】
そして、上述した複数個の発光素子2は透光性樹脂から成る保護層3で共通に被覆される。
前記保護層3は、大気中に含まれている水分等の接触により発光素子2が腐食したり、発光素子2が損傷を受けたりするのを有効に防止するためのものであり、かかる保護層3を形成する透光性樹脂としては、ヤング率0.1GPa〜10GPa程度の適度な弾性を備え、且つ発光素子2の発する光(波長:400nm〜1000nm)の70%以上を透過し得る透明な樹脂材料、例えば、ポリイミド樹脂やエポキシ樹脂等が好適に用いられる。
【0022】
また更に、前記保護層3は、その両端部が半導体基板1の側面よりも外側に延出されている。前記保護層3の延出部3aは、半導体基板1の外周よりも外側に向かって、例えば0.1μm〜5μmだけ延出され、前述した如く、ヤング率0.1GPa〜10GPaの弾性を備えているため、発光素子アレイチップの製造工程においてウェハをダイシングした際に半導体基板1のエッジにバリが形成されても、発光素子アレイチップの搬送時や後述する回路基板6への搭載時等に発光素子アレイチップが他の発光素子アレイチップに接触する際、“バリ”よりも先に保護層3の延出部が他の発光素子アレイチップに対して接触することとなり、発光素子アレイチップ同士の接触による衝撃が良好に緩和される。従って、発光素子アレイチップにおける“欠け”の発生を有効に防止することができ、発光素子アレイチップの生産性を向上させることが可能となる。
【0023】
尚、前記保護層3は、多数の発光素子2が形成されているウェハの上面に、液状に成したポリイミド樹脂の前駆体を従来周知の厚膜手法、例えばスピンコート法等によって1μm〜10μmの厚みに塗布し、これを乾燥させた後、従来周知のフォトリソグラフィ技術によってパターニングを行い、更にこれを熱硬化もしくは光硬化させることによって全ての発光素子2を被覆するようにして形成される。
【0024】
また前記保護層3の延出部3aは、ウェハをダイシングする際にウェハの切断部上に位置する保護層3をダイサーの押圧によって引き伸ばし、ウェハと同時に分断することによって形成される。この場合、保護層3を形成する透光性樹脂のヤング率は0.1GPa〜10GPaと適度な大きさに設定されているため、保護層3はダイサー(ブレード回転数:40,000rpm、切削速度:5mm/sec)の押圧によって良好に引き伸ばされることとなり、しかも得られる延出部3aの先端には丸みが設けられ、先端部の形状は曲面状となる。
【0025】
次に上述した発光素子アレイチップを用いて光プリンタヘッドを構成する場合について説明する。
【0026】
図3は図1の発光素子アレイチップを用いて構成した光プリンタヘッドの要部を示す断面図であり、図中の5は発光素子アレイチップ、6は回路基板である。
【0027】
同図に示す光プリンタヘッドは、多数の回路パターン(図示せず)が被着・形成されているガラス布エポキシ樹脂製の回路基板6上に、上述の発光素子アレイチップ5を複数個、一列状に配設・搭載し、発光素子アレイチップ5の各端子と、対応する回路パターンのパッド部とを金属細線等でワイヤボンディングした構造を有している。
【0028】
回路基板6上に搭載される複数個の発光素子アレイチップ5は、これらの上面に設けられている全ての発光素子2が略一定の間隔で主走査方向に一直線状に配されるように、また隣接する発光素子アレイチップ5の端面同士が近接した状態で対面配置されるように回路基板6上の所定位置に位置決めされ、各発光素子アレイチップ5の延出部は、隣接する発光素子アレイチップ5に向かって延出されることとなる。
【0029】
このような保護層3の延出部3aのうちいくつかは、その先端が隣接する発光素子アレイチップ5に接触した状態となっており、前述した如く、延出部3aで発光素子アレイチップ同士の接触による衝撃を緩和している。従って、発光素子アレイチップ5の搭載時等に発光素子アレイチップ5のエッジに欠けを生じるのが有効に防止され、これによって光プリンタヘッドの生産性向上に供することができる。
【0030】
かくして上述した光プリンタヘッドは、発光素子アレイチップ5の発光素子2に電源電力を印加して発光素子2のp型半導体層中に電子を、n型半導体層中に正孔をそれぞれ注入し、これらをp型半導体層−n型半導体層間に設けられているpn接合付近で再結合させるとともに、その際に生じたエネルギーを光に変換して保護層3を介し外部へ放出させ、更に図示しないロッドレンズアレイ等の光学系を介して外部の感光体に照射・結像させることによって感光体に所定の潜像を形成する。その後、得られた潜像は現像のプロセスを経てトナー像となり、これを記録紙に転写・定着させることによって所定の画像が記録される。
【0031】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【0032】
例えば、図4に示す如く、半導体基板1の上面と側面との間に形成される角部の角度θを、80°以上、90°未満に設定しておけば、発光素子アレイチップの製造工程において半導体基板1の側面と下面との間に形成される角部付近に“バリ”が形成されたとしても、これらの発光素子アレイチップを光プリンタヘッドの回路基板上に一列状に搭載する際、“バリ”は隣接する発光素子アレイチップに対して接触しにくくなるため、発光素子アレイチップの搭載精度が高く維持され、これによっても光プリンタヘッドの生産性を向上させることができるようになる利点がある。従って、半導体基板1の上面と側面との間に形成される角部の角度θは、80°以上、90°未満に設定しておくことが好ましい。
【0033】
また上述の実施形態においては、発光素子2をGaAsやAlGaAs,AlGaInP等ので形成するようにしたが、これに代えて、発光素子2を例えばInGaAs,InGaAsP,有機EL(エレクトロルミネッセンス)材料や無機EL材料等で形成するようにしても構わない。
【0034】
更に上述の実施形態においては、メサ型の発光素子2を用いるようにしたが、これに代えて、プレーナ型の発光素子を用いても構わない。
【0035】
また更に上述の実施形態においては、発光素子アレイチップ2の端子を回路基板6上の回路パターンに対してボンディングするのに金属細線を用いたが、他の接続法にて両者をボンディングするようにしても良く、例えば、半田や導電ペースト等を用いてボンディングしても構わない。
【0036】
更にまた上述の実施形態においては、発光素子アレイチップ5を回路基板6上に直に搭載するようにしたが、これに代えて、複数個の発光素子アレイチップ5を1枚のプレート上に搭載し、このプレートと共に発光素子アレイチップ5を回路基板6上に搭載するようにしても構わない。この場合、発光素子アレイチップ5と回路基板6との間には上述のプレートが介在された形となり、発光素子アレイチップ5のリペア作業等が簡便になる利点もある。
【0037】
【発明の効果】
本発明によれば、半導体基板の上面に、半導体基板上に設けられている複数個の発光素子を被覆するヤング率0.1GPa〜10GPa程度の透光性樹脂から成る保護層を有し、該保護層は、その両端部を半導体基板の側面よりも外側に延出させるようにした、先端部が曲面状となった延出部を有することから、発光素子アレイチップの製造工程においてウェハをダイシングした際に半導体基板のエッジにバリが形成されても、発光素子アレイチップの搬送時や回路基板上への搭載時等に発光素子アレイチップの“バリ”が保護層の延出部よりも先に他の発光素子アレイチップに接触することは殆どなく、発光素子アレイチップ同士の接触による衝撃が良好に緩和される。従って、発光素子アレイチップにおける“欠け”の発生を有効に防止することができ、発光素子アレイチップ、並びに光プリンタヘッドの生産性を向上させることが可能となる。
【0038】
また本発明によれば、発光素子アレイチップの支持母材として用いられる半導体基板の上面と側面との間に形成される角部の角度θを80°以上、90°未満に設定しておくことにより、これらの発光素子アレイチップを光プリンタヘッドの回路基板上に一列状に搭載した際、隣接する発光素子アレイチップ間の間隔はその上面側に比し下面側で広くなっている。それ故、半導体基板の下面と側面との間の角部に“バリ”が形成されても、このような“バリ”を隣接する発光素子アレイチップに接触させることなく発光素子アレイチップを回路基板上に搭載することができ、発光素子アレイチップの搭載精度を高く維持することも可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る発光素子アレイチップの横断面図である。
【図2】図1の発光素子アレイチップの縦断面図である。
【図3】図1の発光素子アレイチップを用いて構成した光プリンタヘッドの要部を示す断面図である。
【図4】本発明の他の実施形態に係る発光素子アレイチップを用いて構成した光プリンタヘッドの要部を示す断面図である。
【図5】従来の発光素子アレイチップを用いて構成した光プリンタヘッドの断面図である。
【符号の説明】
1・・・半導体基板、2・・・発光素子、3・・・保護層、3a・・・保護層の延出部、5・・・発光素子アレイチップ、6・・・回路基板
Claims (6)
- 半導体基板の上面に複数個の発光素子を直線状に被着・配列させて成る発光素子アレイチップにおいて、前記半導体基板の上面に前記複数個の発光素子を共通に被覆する透光性樹脂から成る保護層を有し、該保護層は、その両端部を半導体基板の側面よりも外側に延出させた、先端部が曲面状となった延出部を有することを特徴する発光素子アレイチップ。
- 前記保護層を形成する透光性樹脂のヤング率が0.1GPa〜10GPaに設定されていることを特徴とする請求項1に記載の発光素子アレイチップ。
- 前記発光素子の発する光の波長が400nm〜1000nmであり、且つ該光の前記保護層に対する光透過率が70%〜98%に設定されていることを特徴とする請求項1または請求項2に記載の発光素子アレイチップ。
- 前記保護層端部の延出部が基板の外周よりも0.1μm〜5μmだけ外側に延出されていることを特徴とする請求項1乃至請求項3のいずれかに記載の発光素子アレイチップ。
- 前記半導体基板の上面と側面との間に形成される角部の角度θが、80°以上、90°未満に設定されていることを特徴とする請求項1乃至請求項4のいずれかに記載の発光素子アレイチップ。
- 請求項1乃至請求項5のいずれかに記載の発光素子アレイチップが回路基板上に一列状に配列・搭載されていることを特徴とする光プリンタヘッド。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001364768A JP3808355B2 (ja) | 2001-11-29 | 2001-11-29 | 発光素子アレイチップ及びそれを用いた光プリンタヘッド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001364768A JP3808355B2 (ja) | 2001-11-29 | 2001-11-29 | 発光素子アレイチップ及びそれを用いた光プリンタヘッド |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003165244A JP2003165244A (ja) | 2003-06-10 |
JP3808355B2 true JP3808355B2 (ja) | 2006-08-09 |
Family
ID=19174904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001364768A Expired - Fee Related JP3808355B2 (ja) | 2001-11-29 | 2001-11-29 | 発光素子アレイチップ及びそれを用いた光プリンタヘッド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3808355B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102655204B1 (ko) * | 2019-08-16 | 2024-04-04 | 엘지디스플레이 주식회사 | 마이크로led 표시장치 |
-
2001
- 2001-11-29 JP JP2001364768A patent/JP3808355B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003165244A (ja) | 2003-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2610910B1 (en) | Light emitting diode array and printing head | |
JP6276323B2 (ja) | 光を発するセグメントと位置合わせしてコリメータを設ける構造体及び方法 | |
TWI442450B (zh) | 遷移功能區域的方法,發光二極體陣列,發光二極體列印頭,以及發光二極體列印機 | |
US8735189B2 (en) | Flip light emitting diode chip and method of fabricating the same | |
JPH0832110A (ja) | 端面発光型led、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法 | |
JP6536859B2 (ja) | 発光装置 | |
JP3808355B2 (ja) | 発光素子アレイチップ及びそれを用いた光プリンタヘッド | |
JP2003011417A (ja) | 光プリンタヘッド | |
JP4382902B2 (ja) | Ledアレイおよびその製造方法 | |
JP6037484B2 (ja) | 半導体レーザ装置の製造方法 | |
JP2005136142A (ja) | 発光ダイオードアレイ装置及びそれを用いた発光ダイオードプリンタ | |
JP2003011416A (ja) | 光プリンタヘッド | |
JPH05136459A (ja) | 半導体発光装置 | |
JP2005050873A (ja) | 光プリンタヘッド | |
JP2004195946A (ja) | 光プリンタヘッド | |
JP2001150718A (ja) | 発光素子アレイ | |
JPH05190899A (ja) | 半導体素子アレイチップ及びその製造方法 | |
JP3229403B2 (ja) | 半導体発光装置 | |
JP2005050874A (ja) | 光プリンタヘッド | |
JP2002292924A (ja) | 光プリンタヘッド | |
JP2002198571A (ja) | 半導体発光装置及びそれを用いた光プリンタヘッド | |
JP2003191522A (ja) | 光プリンタヘッド | |
JPH07183574A (ja) | 半導体発光装置 | |
JP2005050870A (ja) | 光プリンタヘッド | |
JP2004216649A (ja) | 光プリンタヘッド |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060517 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130526 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140526 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |