JPH05190899A - 半導体素子アレイチップ及びその製造方法 - Google Patents

半導体素子アレイチップ及びその製造方法

Info

Publication number
JPH05190899A
JPH05190899A JP441992A JP441992A JPH05190899A JP H05190899 A JPH05190899 A JP H05190899A JP 441992 A JP441992 A JP 441992A JP 441992 A JP441992 A JP 441992A JP H05190899 A JPH05190899 A JP H05190899A
Authority
JP
Japan
Prior art keywords
diffusion region
substrate
semiconductor layer
array chip
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP441992A
Other languages
English (en)
Inventor
Hiroshi Hayashi
啓史 林
Hiromi Ogata
弘美 緒方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP441992A priority Critical patent/JPH05190899A/ja
Publication of JPH05190899A publication Critical patent/JPH05190899A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】 認識用パターンと半導体素子の拡散領域(発
光部や受光部等)との位置ずれ問題を解決し、高精度な
ダイボンディングを実現する半導体素子アレイチップ、
並びにその製造方法を提供することである。 【構成】 LEDアレイチップは、基板1と、基板1上
に積層された半導体層9と、基板1の裏面に形成された
電極7と、半導体層9に列設されたZn拡散領域10を
有するLED素子2と、一端がボンディングパッド11
で、他端が拡散領域10に接触する電極12である配線
パターン3と、半導体層9上に形成された認識パターン
4とを備え、認識パターン4が、Znからなり、Zn拡
散領域10と同時に形成されたものである。 【作用】 認識パターン4とZn拡散領域10との位置
ずれが無くなり、ダイボンディングの位置決め精度が向
上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、発光素子や受光素子等
の半導体素子をアレイ状に配してなる半導体素子アレイ
チップ、並びにその製造方法に関する。
【0002】
【従来の技術】半導体素子をアレイ状に配してなる半導
体素子アレイチップとしては、例えばプリンタ、プロッ
タ、ファクシミリ、LEDプリントヘッド、光学的文字
書き込み装置等に搭載されるLEDヘッド用のLEDア
レイチップが代表的である。LEDヘッドは、図3に示
すように、一般にセラミック等からなる基板30上に、
アレイ状に集積された多数のLED素子(図中の点々部
分)を有するLEDアレイチップ31が一列に配され、
このLEDアレイチップ31を駆動するIC32が一定
間隔を置いて取付けられている。基板30上には、図示
しない配線パターンが形成されており、配線パターンと
LEDアレイチップ31及び配線パターンとIC32
は、それぞれワイヤボンディングにより接続されてい
る。LEDアレイチップ31、IC32、配線パター
ン、ワイヤ等は樹脂モールド33にて被覆保護されてい
る。LEDアレイチップ31の配列上にはレンズアレイ
35が配置され、このレンズアレイ35によりLEDア
レイチップ31からの光が感光ドラム上に照射される。
【0003】ところで、LEDアレイチップ31はダイ
ボンディングにより基板30上に実装されるが、このダ
イボンディング精度(整列精度)は、例えばLEDプリ
ントヘッドでは性能上、高精度を要求される。図4にお
いて、基板30上のLEDアレイチップ31aと隣接の
チップ31bとの整列精度は、両チップ31a、31b
のダイボンディングずれによって生ずるチップ31aの
LED素子40aとチップ31bのLED素子40bと
のアレイ方向における位置ずれ間隔をx、同じくアレイ
方向に垂直な方向における位置ずれ間隔をyとすると、
x,yともに10〜20μm程度である。
【0004】この整列精度を満足するために、通常はボ
ンディング装置のパターン認識に基づく位置決め技術を
用いてダイボンディングが行われている。このボンディ
ング装置のパターン認識は、LEDアレイチップ上に配
置された任意のパターン(例えばLEDアレイチップの
電極部、又は電極部と同時に形成される任意形状のパタ
ーン)を基準にして実施される。
【0005】
【発明が解決しようとする課題】上記ボンディング装置
の認識用パターンとしては、LED素子の発光部(例え
ばZn拡散領域)に対して付加された金属電極(Al)
と同時に形成される任意形状のパターンを使用してい
る。しかしながら、このパターンは金属電極形成の際に
発光部に対して位置ずれを起こし、パターンと発光部と
のずれ量は5μm程度になる。このため、認識用パター
ンと発光部との位置ずれにより、ダイボンディングの高
精度化は望めないことになる。
【0006】一方、認識用パターンと発光部との位置ず
れを解消するために、認識用パターンを形成せずに、発
光部を認識用パターンとして直接利用することも実行さ
れている。しかし、この場合は、ダイボンディングの精
度は良くなるが、金属電極が発光部に接しているため、
パターン認識が困難であるという欠点がある。以上のよ
うなことは、LEDアレイチップに限らず、その他の発
光素子や受光素子等の半導体素子をアレイ状に配した半
導体素子アレイチップ全般に相当する。但し、受光素子
の場合には受光部の整列精度がダイボンディング精度と
なる。
【0007】従って、本発明の目的は、認識用パターン
と半導体素子の拡散領域(発光部や受光部等)との位置
ずれ問題を解決し、高精度なダイボンディングを実現す
る半導体素子アレイチップ、並びにその製造方法を提供
することにある。
【0008】
【課題を解決するための手段】前記目的を達成するため
に、本発明の半導体素子アレイチップは、基板と、この
基板上に積層された半導体層と、基板に形成された第1
の電極と、半導体層に列設された拡散領域と、半導体層
上に形成され、一端がボンディングパッドとなり、他端
が拡散領域に接触する第2の電極と、半導体層上に形成
され、ダイボンディング時の位置決め認識用マークとな
る認識パターンとを備え、認識パターンが、拡散領域の
拡散材料と同じ材料からなり、拡散領域の形成と同時に
形成されたものであることを特徴とする。
【0009】この半導体素子アレイチップでは、認識パ
ターンが拡散領域の拡散材料と同じ材料からなり、しか
も拡散領域の形成と同時に形成されたものであるため、
認識パターンと拡散領域との位置ずれが無くなり、拡散
領域を直接認識パターンとする場合と同様に、ダイボン
ディングの精度が高まる。又、上記半導体素子アレイチ
ップを得るための製造方法は、基板上に半導体層を積層
し、半導体層に、拡散領域をアレイ状に形成すると同時
に、この拡散領域の拡散材料と同じ材料でダイボンディ
ング時の位置決め認識用マークとなる認識パターンを形
成し、その後に基板に第1の電極を形成し、半導体層上
に、一端がボンディングパッドとなり、他端が拡散領域
に接触する第2の電極を形成することを特徴とする。
【0010】
【実施例】以下、本発明の半導体素子アレイチップ及び
その製造方法を実施例に基づいて説明する。図1に、半
導体素子アレイチップの代表例としてLEDアレイチッ
プの一部省略平面図を示す。このLEDアレイチップ
は、絶縁性基板(図示せず)上に積層された半導体層9
と、基板の裏面に形成された第1の金属電極(図示せ
ず)と、半導体層9にアレイ状に集積された多数のLE
D素子2と、半導体層9上に形成された図示のような配
線パターン3と、ダイボンディング時の位置決め認識用
マークとなる認識パターン4とを備える。
【0011】LED素子2は、例えばGaAs基板上に
積層したGaAsP層にZnを拡散して、GaAsP層
の上層にZn拡散領域10を形成すると共に、拡散領域
10とGaAsP層との界面をpn接合とするもので、
Zn拡散領域10が発光部となる(図2参照)。配線パ
ターン3の一端11はボンディングパッドとなり、他端
12は拡散領域10に接触する第2の金属電極となる。
なお、半導体層9上には、拡散領域10と金属電極12
とを重合させる時の位置決めパターンとなる重合マーク
5が認識パターン4に近接して設けられ、更にLED素
子2、配線パターン3、認識パターン4等はチッ化膜6
で被覆保護されている。
【0012】認識パターン4は、拡散領域10の拡散材
料であるZnからなり、しかも拡散領域10の形成と同
時に形成されたものである。このため、認識パターン4
と拡散領域10の位置ずれは起こらず、認識パターンを
金属電極と同時に形成した場合に生じていた5μm程度
の位置ずれ分だけ精度が良くなり、認識パターン4を基
準にしたダイボンディング時に精確な位置決めが可能と
なる。この位置決め精度は、実質的に拡散領域10を直
接認識パターンとする場合と同程度の精度である。
【0013】上記LEDアレイチップを製造するには、
図2において、まずGaAs基板1上に、GaAsP層
20、21をエピタキシャル成長させ、次いでGaAs
P層21上に、LED素子2が一列に配されるようなパ
ターンを持つ拡散マスク22を設ける。拡散マスク22
で覆われていない部分からZnをGaAsP層21に注
入拡散させ、GaAsP層21の上層にZn拡散領域1
0を形成すると共に、拡散領域10とGaAsP層21
との界面をpn接合23とする。このZn拡散と同時
に、GaAsP層21上の所定位置にもZnを拡散し、
Znからなる認識パターン4を形成する。又、次の電極
形成に先立って、GaAsP層21上の所定位置に重合
マーク5も形成しておく。
【0014】その後、重合マーク5を基準にして、図1
に示したようなAlからなる配線パターン3を拡散マス
ク22上に形成すると共に、GaAs基板1の裏面にA
u電極7を形成する。配線パターン3の一端が電極12
となり、拡散領域10に接触し、他端がボンディングパ
ッド11となる。最後に、図2には示していないが、L
ED素子2、配線パターン3、認識パターン4等を覆う
チッ化膜6を成膜することで、LEDアレイチップが作
製される。
【0015】得られたLEDアレイチップは、チップ上
の認識パターン4を基準として、ボンディング装置によ
りLEDヘッド用の基板にダイボンディングされる。こ
の時、前述したように認識パターン4と拡散領域10と
に位置ずれが無いため、LEDアレイチップが精確に基
板上に位置決めされ、隣接同士のLEDアレイチップに
おけるLED素子2の位置ずれは最小限に食い止められ
る(図3参照)。
【0016】なお、上記実施例はLEDアレイチップに
関するものであるが、この他の発光素子又は受光素子等
の半導体素子をアレイ状に配した半導体素子アレイチッ
プでも同様であり、ダイボンディングの精度が良くな
る。
【0017】
【発明の効果】本発明の半導体素子アレイチップ及びそ
の製造方法は、以上説明したように認識パターンが、拡
散領域の拡散材料と同じ材料からなり、拡散領域の形成
と同時に形成されたものであるため、下記の効果を奏す
る。 (1)認識パターンと拡散領域との位置ずれが皆無にな
り、高精度なダイボンディングが可能となる(従来より
も5μm程度位置決め精度が良くなる)。 (2)(1)により、ダイボンディング後の半導体素子
アレイチップの半導体素子の整列精度が向上する。
【図面の簡単な説明】
【図1】本発明の一実施例に係るLEDアレイチップの
一部省略平面図である。
【図2】図1に示すLEDアレイチップの要部断面図で
ある。
【図3】一般的なLEDヘッドの一部省略外観斜視図で
ある。
【図4】LEDアレイチップをダイボンディングした時
のLED素子の整列精度を示す説明図である。
【符号の説明】
1 GaAs基板 2 LED素子 3 配線パターン 4 認識パターン 7 金属電極 9 GaAsP層(半導体
層) 10 Zn拡散領域(発光部) 11 ボンディングパッド 12 金属電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基板と、この基板上に積層された半導体層
    と、基板に形成された第1の電極と、半導体層に列設さ
    れた拡散領域と、半導体層上に形成され、一端がボンデ
    ィングパッドとなり、他端が拡散領域に接触する第2の
    電極と、半導体層上に形成され、ダイボンディング時の
    位置決め認識用マークとなる認識パターンとを備える半
    導体素子アレイチップにおいて、 前記認識パターンは、拡散領域の拡散材料と同じ材料か
    らなり、拡散領域の形成と同時に形成されたものである
    ことを特徴とする半導体素子アレイチップ。
  2. 【請求項2】基板上に半導体層を積層し、半導体層に、
    拡散領域をアレイ状に形成すると同時に、この拡散領域
    の拡散材料と同じ材料でダイボンディング時の位置決め
    認識用マークとなる認識パターンを形成し、その後に基
    板に第1の電極を形成し、半導体層上に、一端がボンデ
    ィングパッドとなり、他端が拡散領域に接触する第2の
    電極を形成することを特徴とする半導体素子アレイチッ
    プの製造方法。
JP441992A 1992-01-14 1992-01-14 半導体素子アレイチップ及びその製造方法 Pending JPH05190899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP441992A JPH05190899A (ja) 1992-01-14 1992-01-14 半導体素子アレイチップ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP441992A JPH05190899A (ja) 1992-01-14 1992-01-14 半導体素子アレイチップ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH05190899A true JPH05190899A (ja) 1993-07-30

Family

ID=11583764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP441992A Pending JPH05190899A (ja) 1992-01-14 1992-01-14 半導体素子アレイチップ及びその製造方法

Country Status (1)

Country Link
JP (1) JPH05190899A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523590A (en) * 1993-10-20 1996-06-04 Oki Electric Industry Co., Ltd. LED array with insulating films
US5943586A (en) * 1995-12-26 1999-08-24 Oki Electric Industry Co., Ltd. LED array alignment mark, method and mask for forming same, and LED array alignment method
JP2007538395A (ja) * 2004-05-19 2007-12-27 インテンス リミテッド レーザ活性化による印刷装置
JP2011233856A (ja) * 2010-04-27 2011-11-17 Intematix Technology Center Corp 発光デバイス

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523590A (en) * 1993-10-20 1996-06-04 Oki Electric Industry Co., Ltd. LED array with insulating films
US5733689A (en) * 1993-10-20 1998-03-31 Oki Electric Industry Co., Ltd. Led array fabrication process with improved unformity
US5869221A (en) * 1993-10-20 1999-02-09 Oki Electric Industry Co., Ltd. Method of fabricating an LED array
US5943586A (en) * 1995-12-26 1999-08-24 Oki Electric Industry Co., Ltd. LED array alignment mark, method and mask for forming same, and LED array alignment method
US6023104A (en) * 1995-12-26 2000-02-08 Oki Electric Industry Co., Ltd. LED array alignment mark, method and mask for forming same, and LED array alignment method
JP2007538395A (ja) * 2004-05-19 2007-12-27 インテンス リミテッド レーザ活性化による印刷装置
JP2011233856A (ja) * 2010-04-27 2011-11-17 Intematix Technology Center Corp 発光デバイス

Similar Documents

Publication Publication Date Title
US8395159B2 (en) Semiconductor apparatus with thin semiconductor film
US4933601A (en) Light emitting diode array chip and method of fabricating same
US5530278A (en) Semiconductor chip having a dam to prevent contamination of photosensitive structures thereon
JPH0832110A (ja) 端面発光型led、端面発光型発光素子の製造方法、端面発光型発光素子の発光特性測定方法
JPH05190899A (ja) 半導体素子アレイチップ及びその製造方法
US6433367B1 (en) Semiconductor device with sloping sides, and electronic apparatus including semiconductor devices with sloping sides, modified for crack-free wire bonding
EP0871226B1 (en) Method of manufacturing light-receiving/emitting diode array chip
JP2739269B2 (ja) 表示装置の製造方法
JP2003011417A (ja) 光プリンタヘッド
JP3485788B2 (ja) 発光ダイオードアレイ及び光プリントヘッド
JP3316252B2 (ja) 光プリントヘッド
JP2004289131A (ja) 半導体装置及びその製造方法
JPH09102473A (ja) 半導体装置の製造方法
JP2001150718A (ja) 発光素子アレイ
JP3707926B2 (ja) リードフレーム、半導体装置および半導体装置の製造方法
JPH0716441Y2 (ja) Ledアレイ
JP3808355B2 (ja) 発光素子アレイチップ及びそれを用いた光プリンタヘッド
JPH07314772A (ja) Ledヘッドの製造方法
JP2002043635A (ja) 発光素子アレイチップ及びそれを用いた光プリンタヘッド
JPH0799344A (ja) 半導体発光装置の製造方法
JPH11289106A (ja) Ledアレイおよびその製造方法ならびにledプリントヘッド
JP2769744B2 (ja) 画像チップ及びその製造方法
JPH03177080A (ja) 発光ダイオードアレー
JPH08187890A (ja) 光学ヘッドの製造方法
KR900004969B1 (ko) 광소자 어레이의 전극 형성방법