JP5792375B2 - 窒化ガリウムベースフィルムチップの生産方法および製造方法 - Google Patents

窒化ガリウムベースフィルムチップの生産方法および製造方法 Download PDF

Info

Publication number
JP5792375B2
JP5792375B2 JP2014510643A JP2014510643A JP5792375B2 JP 5792375 B2 JP5792375 B2 JP 5792375B2 JP 2014510643 A JP2014510643 A JP 2014510643A JP 2014510643 A JP2014510643 A JP 2014510643A JP 5792375 B2 JP5792375 B2 JP 5792375B2
Authority
JP
Japan
Prior art keywords
substrate
adhesive
gan
film chip
solidification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014510643A
Other languages
English (en)
Other versions
JP2014517518A (ja
Inventor
趙漢民
朱浩
熊伝兵
曲暁東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shineon(beijing)technology Co ltd
Lattice Power Jiangxi Corp
Shineon Beijing Technology Co Ltd
Original Assignee
Shineon(beijing)technology Co ltd
Lattice Power Jiangxi Corp
Shineon Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201110132402.3A external-priority patent/CN102790137B/zh
Priority claimed from CN201110132454.0A external-priority patent/CN102790139B/zh
Priority claimed from CN201110132423.5A external-priority patent/CN102790138B/zh
Application filed by Shineon(beijing)technology Co ltd, Lattice Power Jiangxi Corp, Shineon Beijing Technology Co Ltd filed Critical Shineon(beijing)technology Co ltd
Publication of JP2014517518A publication Critical patent/JP2014517518A/ja
Application granted granted Critical
Publication of JP5792375B2 publication Critical patent/JP5792375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体発光装置の製造技術に関するものである。さらに具体的に説明すると、本発明はレーザー剥離技術を採用してGaNベースフィルムチップを製造する方法に関するものである。
サファイア基板は、窒化ガリウムベースLEDエピタキシャル成長の主要基板として、その電気伝導性及び放熱性は全て比較的に悪い。電気伝導性が悪いので、発光装置は横向構造を採用することを必要として、電流塞ぎ及び発熱を招く。悪い熱伝導性は発光装置のパワーを制限する。レーザー剥離技術を採用してサファイア基板を除去してから、発光ダイオードを垂直構造に作って、放熱問題及び出光問題を効果的に解決することができる。低い歩留まりはレーザーでサファイア基板を剥離する技術産業化のボトルネックである。サファイア、窒化ガリウムフィルム及び支持基板、三者の熱膨張係数の差異によって生成した応力のため、サファイア基板を剥離しているところ窒化ガリウムフィルムは破裂し易くなる。普通のやり方は、熱膨張係数がマッチングし且つ電気伝導性及び熱伝導性に優れる支持基板及び対応する接合技術を探す。しかし、接合界面が平らではなく且つとても小さい隙間が存在するので、レーザー剥離過程において、窒化ガリウムフィルム分解気体の高エネルギー衝撃はサファイア剥離が窒化ガリウムフィルムに対する引き止め力を招く、窒化ガリウムフィルムの損傷及び破裂を招く。従来の方法は、サファイア上のエピタキシャル層を直接に電気及び熱伝導基板に接合し、サファイアを剥離してから、デバイス構造に作るが、このように獲得したチップ歩留まりはとても低い。この方法は、レーザー剥離過程における応力作用を解決しなく、大量の窒化ガリウムフィルムチップに亀裂が入りやすくなる。
本発明の第一目的は、GaNベースフィルムチップの製造方法を提供して、レーザーでサファイア基板を剥離する時にエピタキシャルフィルムが破裂する問題を解決することである。
本発明の第二目的は、チップ生産方法を提供して、サファイア基板を剥離する時にエピタキシャルフィルムが破裂する問題を解決することである。
本発明の第三目的は、窒化ガリウムチップの製造方法を提供して、サファイア基板を剥離しているところエピタキシャルフィルムが破裂する問題を解決することである。
前記第一目的を達成するため、本発明に係るGaNベースフィルムチップの製造方法は、以下のステップ、すなわちサファイア基板の上にn型GaN層、活性層、P型GaN層を順番に成長して半導体多層構造を形成するステップ;サファイア基板に対して肉薄化及び研磨処理を行うステップ;半導体多層構造の上に第一接着剤を塗布して、第一臨時基板と固化するステップ;サファイア基板に対してレーザー剥離を行い、剥離した後の面に第二接着剤を塗布して、第二臨時基板と固化するステップ;第一臨時基板及び第一接着剤を除去するステップ;共晶接合方式を採用して半導体多層構造と永久支持基板を結合するステップ;第二臨時基板及び第二接着剤を除去するステップ;を備える。
好ましくは、前記半導体多層構造の上には導電反射複合金属層が蒸着されており、且つ合金処理を行い、合金温度は400〜600℃である。
好ましくは、前記サファイア基板を肉薄化及び研磨処理によって100〜150マイクロメートルにさせる。
好ましくは、前記半導体多層構造に対して周期性ダイシング処理を行って、ユニットデバイスを分離する。
好ましくは、前記第一接着剤は高温エポキシ樹脂改質接着剤であり、その固化した後のショア硬度は80〜100Dであり、耐温度範囲は−25〜300℃であり、曲げ強度は80〜120MPaであり、圧縮強度は200〜300MPaである。
好ましくは、前記第一接着剤の厚さは10〜100マイクロメートルであり、固化温度は80〜160℃であり、固化時間は30〜120分間である。
好ましくは、前記第二接着剤は改質複素環樹脂であり、その耐温度範囲は−55〜+420℃であり、引張り強度は60〜100MPaであり、曲げ強度は105〜200MPaである。
好ましくは、前記第二接着剤の厚さは5〜30マイクロメートルであり、固化温度は120〜180℃であり、固化時間は10〜60分間である。
好ましくは、前記第一及び第二臨時基板の材質は、シリコン、サファイア、ガラス又はセラミック材質の中のいかなる一種である。
好ましくは、前記永久支持基板はシリコン基板である。
好ましくは、前記共晶接合方式はAu−Sn接合であり、温度は200〜400℃である。
前記第二目的を達成するため、本発明に係るGaNベースフィルムチップの生産方法は、サファイア基板の上にn型GaN層、活性層、P型GaN層を成長してエピタキシャル層を形成するステップと、エピタキシャル層をエッチングし、エピタキシャル層に接着剤で第一臨時基板を粘着して固化するステップと、サファイア基板に対してレーザー剥離を行うステップと、剥離した後の表面と第二臨時基板を接合するステップと、第一臨時基板及び接着剤層を腐食してエピタキシャル層を露出するステップと、永久支持基板と接合するステップと、第二臨時基板を腐食するステップと、を備える。
好ましくは、エッチングする前に前記エピタキシャル基板整体を肉薄化して200〜400マイクロメートルに達する。
好ましくは、前記エッチング深さは少なくとも1マイクロメートルである。
好ましくは、前記接着剤を塗布する前に先ず前記p型GaN層に保護層を蒸発し、前記保護層の材料は、Ti、Ni、Al、Pt、Pd、Au、Cr、Ag、SiO、TiO、ITO、Al、MgFの中の一種又は多種からなり、好ましくはITO、Ti、Ni、Al、Au、SiOであり、前記保護層の厚さは100〜1000ナノメートルである。
好ましくは、前記レーザー剥離方式は、順次走査又は単結晶粒子剥離であり、好ましくは単結晶粒子剥離である。
好ましくは、前記N型GaN層と前記第二臨時基板を接合する前に先ず保護層を蒸発することができ、前記保護層の材料は、Ti、Ni、Al、Pt、Pd、Au、Cr、Ag、SiO、TiO、ITO、Al、MgFの中の一種又は多種からなり、その厚さは1ナノメートル〜1000ナノメートルである。
好ましくは、前記第二臨時基板との接合は、Au−Au、Au−In、In−In、Ag−In、Ag−Sn、In−Snの中の一種又は多種を備え、好ましくはAu−In接合である。
好ましくは、前記第一臨時基板、前記第二臨時基板及び前記永久支持基板は、Si、セラミック、W、Cu、Mo、GaAs、石墨材質の中の一種又は多種であり、ウェットエッチング又は機械研磨を採用して前記第一、第二臨時基板を除去する。
好ましくは、前記臨時基板はSiであり、ウェットエッチング方式で基板を除去し、エッチング溶液は、硫酸、塩酸、硝酸、フッ化水素酸、酢酸、水酸化カリウム、過酸化水素水、アンモニア水、臭素水、蓚酸、過マンガン酸カリウム、ヨウ化カリウム、ヨウ素、ヨウ化アンモニウムの中の一種又は多種である。
好ましくは、前記反射材料は、Ti、Ni、Al、Pt、Pd、Au、Cr、Ag、SiO、TiO、ITO、Al、MgFの中の一種又は多種を備え、好ましくはAg、Al、SiOであり、反射層の厚さは50〜400ナノメートルである。
好ましくは、前記反射材料の上に保護層があり、前記保護層材料はTi、Ni、Al、Pt、Pd、Au、Cr、Ag、SiO、TiO、ITO、Al、MgFの中の一種又は多種を備え、好ましくはTi、Ni、Al、Cr、Pt、Auであり、保護層の厚さは1〜1000ナノメートルである。
好ましくは、前記永久支持基板との接合方式は、Au−Au、Au−In、In−In、Ag−In、Ag−Sn、In−Snの中の一種又は多種を備え、好ましくはAu−Sn接合方式である。
前記第三目的を達成するため、本発明に係るサファイア剥離に基づくフィルムGaNチップの製造方法は、サファイア基板上のエピタキシャル層をエッチングするステップと、エッチングした前記エピタキシャル層上に反射層材料を作製し、且つ合金処理を行うステップと、永久支持基板と接合するステップと、前記永久支持基板の他側で樹脂を採用して第二基板と固化するステップと、前記サファイア基板をレーザー剥離するステップと、剥離してから前記第二基板及び前記樹脂を除去し、前記第二基板はレーザー剥離する前に除去することができるステップと、を備える。
好ましくは、前記エッチングはICP又はRIEドライエッチングを採用し、エッチング厚さは少なくとも1マイクロメートルであり、好ましくは5〜7マイクロメートルである。
好ましくは、前記反射層材料は、Ti、Ni、Al、Pt、Pd、Au、Cr、Ag、SiO、TiO、ITO、Al、MgFの中の一種又は多種を備え、好ましくはAg、Al、SiOであり、前記反射層材料の厚さは500〜4000オングストロームである。
好ましくは、前記反射層材料の外面にさらに保護層があり、前記保護層の材料は、Ti、Ni、Al、Pt、Pd、Au、Cr、Ag、SiO、TiO、ITO、Al、MgFの中の一種又は多種を備え、好ましくはITO、Ni、Au、Cr、Ptであり、前記保護層材料の厚さは1000〜10000オングストロームである。
好ましくは、前記永久基板との接合はAu−Au、Au−In、In−In、Ag−In、Ag−Sn、In−Snの中の一種を備え、好ましくはAu−Sn接合である。
好ましくは、前記樹脂はエポキシタイプ樹脂又はアクリル酸タイプ樹脂であることができ、固化方式は熱固化又はUV固化であり、固化した後の硬度はshore D10−95であり、好ましくはshore D50−90である。
好ましくは、前記レーザー剥離方式は順次走査を採用し、レーザー波長は355nmである。
好ましくは、前記レーザー剥離方式は単結晶粒子剥離を採用し、レーザー波長は248nm又は192nmである。
好ましくは、前記第二基板は臨時基板であり、前記第二基板及び前記永久支持基板の中の少なくとも一種は、Si、セラミック、W、Cu、Mo、GaAs、石墨、ガラス、サファイア、有機材料の中の一種又は多種であり、ウェットエッチング、機械研磨又は順次剥離する方法を採用して臨時基板を除去する。
本発明のさらに最適化方案として、前記臨時基板はSiであり、ウェットエッチングを採用して前記臨時基板を除去し、ウェットエッチングのエッチング溶液は、硫酸、塩酸、硝酸、フッ化水素酸、酢酸、水酸化カリウム、過酸化水素水、アンモニア水、臭素水、蓚酸、過マンガン酸カリウム、ヨウ化カリウム、ヨウ素、ヨウ化アンモニウムの中の一種又は多種である。
上述の第一技術方案は以下の有益効果を有する。すなわち、
本発明は接着剤を採用してエピタキシャル層を何度も移転し、特にレーザー剥離する前にサファイアエピタキシャル層を接着剤で第一臨時基板に粘着し、この接着剤は適当な強度及び硬度を有するので、サファィア基板を剥離しているところ、窒化ガリウム分解エネルギーが均一ではないので招くサファイア整体が窒化ガリウムフィルムに対する引き裂き強度を効果的に下げることができ、従って窒化ガリウムフィルムに対する損傷を下げ、このような製造方法によって獲得したGaNベースフィルムチップの歩留まりを大きく高めることができる。
上述の第二技術方案は以下の有益効果を有する。すなわち、
移転を何度も採用し、第二回の移転過程において接合方式で第二臨時基板を固定するので、第一臨時基板及び対応する接着剤を順調に腐食することができ、この製造方法は便利をもたらし、生産の歩留まりを高める。
上述の第三技術方案は以下の有益効果を有する。すなわち、
先ず永久支持基板接合を行ってから、永久接合した基板を適切な粘着材料で臨時基板に結合し、粘着材料は一定の硬度及び強度を有するので、後のレーザー剥離過程において、GaN層に対する引き裂き現象が減少し、GaNフィルムチップの歩留まりを高める。
本発明の実施形態に係るサファイア基板上に多層半導体構造及び複合金属層を作製することを示す図である。 サファイア基板に対して肉薄化及び研磨処理を行った後の構造図である。 第一臨時基板を粘着した構造図である。 サファイア基板を除去した構造図である。 第二臨時基板を粘着した構造図である。 第一臨時基板を除去した構造図である。 永久支持基板を接合した構造図である。 第二臨時基板を除去した構造図である。 サファイア基板上にエピタキシャル層を成長することを示す図である。 サファイア基板に対して肉薄化及び研磨処理を行うことを示す図である。 エピタキシャル層に対してエッチングして、基板に凹部を形成することを示す図である。 エピタキシャル層上に保護層を形成することを示す図である。 第一臨時基板を粘着することを示す図である。 レーザーでサファイア基板を剥離した後のエピタキシャル基板を示す図である。 第二臨時基板を粘着した構造図である。 第一臨時基板を除去した構造図である。 永久支持基板を接合した構造図である。 第二臨時基板を除去した構造図である。 裂片されたチップ構造を示す図である。 本発明の方法でGaNベースフィルムチップを製造する過程を示す図である。
以下、図面を参照して、本発明の実施形態について説明する。
本発明は、以下のステップを備える。図1aに示されたように、MOCVDによってサファイア基板100の上にn型GaN層、活性層、p型GaN層を成長してエピタキシャル層110を形成し、エピタキシャル層110はGaNベースエピタキシャルフィルムであり、多層半導体構造であり、導電反射複合金属層120を蒸着する。図1bに示されたように、サファイア基板に対して肉薄化及び研磨処理を行う。図1cに示されたように、導電反射複合金属層120に第一接着剤130を塗布してから第一臨時基板140と固化する。図1dに示されたように、レーザーでサファイア基板を剥離して、サファイア基板100を脱落させる。図1eに示されたように、剥離した後の表面に第二接着剤150を塗布してから第二臨時基板160と固化する。図1fに示されたように、第二臨時基板160及び第二接着剤150を保護してから、第一臨時基板140及び第一接着剤130を除去する。図1gに示されたように、第一臨時基板及び第一接着剤を除去した後の表面を洗浄してから共晶接合170を行って、永久支持基板180を形成する。図1hに示されたように、第二臨時基板160及び第二接着剤150を除去する。チップ製作の他のステップを完成する。
<実施例1>
MOCVDによってサファイア基板の上にn型GaN層、活性層、p型GaN層を順番に成長し、電子ビームを採用してAgを蒸発蒸着して反射金属膜としてから、Cr/Pt/Au多層金属膜を蒸着し、500℃で合金処理を行う。サファイア基板に対して肉薄化及び研磨処理を行って、サファイア基板の厚さを120マイクロメートルにさせる。サファイア基板をダイシングして、分離されたユニットデバイスを得る。多層金属膜に接着剤を塗布し、接着剤は高温エポキシ樹脂改質接着剤であり、その固化した後のショア硬度は80〜100Dであり、耐温度範囲は−25〜300℃であり、曲げ強度は80〜120MPaであり、圧縮強度は200〜300MPaである。接着剤の厚さは25マイクロメートルであり、第一臨時基板であるシリコン基板を粘着して、100℃の温度で60分間固化する。サファイア基板に対してレーザー剥離を行い、248ナノ準分子レーザーを採用し、パワーは500mWであり、剥離した後の表面に他の一種の接着剤を塗布し、この接着剤は改質複素環樹脂(Heterocyclic resins)であり、その耐温度範囲は−55〜+420℃であり、引張り強度は60〜100MPaであり、曲げ強度は105〜200MPaである。第二臨時シリコン基板を粘着して、150℃の温度で30分間固化する。第二臨時シリコン基板を蝋で保護してから、フッ化水素酸と過酸化水素水と硝酸(5:2:2)で第一臨時シリコン基板を腐食し、トルエンを採用して100℃で高温エポキシ樹脂改質接着剤を腐食する。それからAu−Sn接合を行って永久支持基板シリコン基板に接合し、温度は300℃である。永久支持シリコン基板を蝋で保護してから、フッ化水素酸と過酸化水素水と硝酸(5:2:2)で第二臨時シリコン基板を腐食し、硫酸と過酸化水素水で改質複素環樹脂接着剤を腐食する。それから得たn型GaN層表面を洗浄して、N電極を製造する。
<実施例2>
サファイア基板の上にn型GaN層、発光層、p型GaN層を順番に成長し、電子ビームを採用してAgを蒸発蒸着して反射金属膜としてから、Cr/Pt/Au多層金属膜を蒸着し、500℃で合金処理を行う。サファイア基板に対して肉薄化及び研磨処理を行って、サファイア基板の厚さを150マイクロメートルにさせる。サファイア基板をダイシングして、サファイアユニットに接着剤を塗布し、接着剤は高温エポキシ樹脂改質接着剤であり、その厚さは20マイクロメートルであり、シリコン基板を粘着して、120℃の温度で40分間固化する。サファイア基板に対してレーザー剥離を行い、193ナノ準分子レーザーを採用し、パワーは480mVであり、剥離した後のサファイアユニットに他の一種の接着剤、改質複素環樹脂を塗布して、120℃の温度で60分間固化する。フッ化水素酸と過酸化水素水と硝酸(5:2:2)でシリコン基板を腐食してから、アセトアミドを採用して120℃で高温エポキシ樹脂改質接着剤を腐食するとともに、第二面接着剤を蝋で保護する。それからシリコン基板にAu−In接合を行い、温度は230℃であり、P面のシリコン基板を蝋で保護してから、フッ化水素酸と過酸化水素水と硝酸(5:2:2)でシリコン基板を腐食してから、N面の改質複素環樹脂を硫酸と過酸化水素水で腐食する。N面に対して洗浄及び鈍化処理を行って、N電極を製作する。
<実施例3>
MOCVDによってサファイア基板の上に緩衝層、n型GaN層、発光層、p型GaN層などを順番に成長し、AgPtを蒸着して反射複合層として、500℃で合金処理を行う。獲得したエピタキシャル基板に蝋を塗布してから、研磨処理を行って、サファイア基板の厚さを400マイクロメートルにさせる。サファイア基板をダイシングして、サファイアユニットに接着剤を塗布し、接着剤は高温エポキシ樹脂改質接着剤であり、その厚さは60マイクロメートルであり、接着剤はサファイア基板に粘着され、120℃の温度で60分間固化する。サファイア基板に対してレーザー剥離を行い、248ナノ準分子レーザーを採用し、パワーは550mVであり、剥離した後のサファイアユニットに他の改質複素環樹脂を塗布してシリコン基板を粘着し、120℃の温度で60分間固化する。アセトアミドを採用して120℃で高温エポキシ樹脂改質接着剤を腐食して、サファイア基板を脱落させるとともに、第二面接着剤を蝋で保護する。それからシリコン基板にAu−Sn接合を行い、温度は310℃であり、P面のシリコン基板を蝋で保護してから、フッ化水素酸と過酸化水素水と硝酸(5:2:2)でN面シリコン基板を腐食してから、N面の改質複素環樹脂を硫酸と過酸化水素水で腐食する。N面に対して洗浄及び鈍化処理を行って、N電極を製作する。
<実施例4>
MOCVDによってサファイア基板上に緩衝層、n型GaN層、発光層、p型GaN層を順番に成長し、Agを蒸着して反射複合層として、500℃で合金処理を行う。獲得したエピタキシャル基板に蝋を塗布してから、研磨処理を行って、サファイア基板の厚さを400マイクロメートルにさせる。サファイア基板をダイシングして、サファイアユニットに接着剤を塗布し、接着剤は高温エポキシ樹脂改質接着剤であり、その厚さは40マイクロメートルであり、接着剤にシリコン基板を粘着して、110℃の温度で70分間固化する。サファイア基板に対してレーザー剥離を行い、193ナノ準分子レーザーを採用し、パワーは500mVであり、剥離した後のサファイアユニットに他の一種の接着剤、改質複素環樹脂を塗布してサファイア基板に粘着し、150℃の温度で30分間固化する。先ずフッ化水素酸と過酸化水素水と硝酸(5:2:2)でシリコン基板を腐食し、アセトアミドを採用して100℃で高温エポキシ樹脂改質接着剤を腐食する。洗浄してからシリコン基板にAu−Sn接合を行い、温度は310℃であり、それからN面の改質複素環樹脂をアセトアミドで120℃で腐食して、サファイア基板は脱落させる。N面に対して洗浄及び鈍化処理を行って、N電極を製作する。
図11a〜図11kは、本発明の方法でGaNベースフィルムチップを製造する過程を示す図である。
図11aに示されたように、先ずMOCVD設備を使用してサファイア基板11−100の上にn−GaN層、活性層、p−GaN層を成長してエピタキシャル層11−110を形成する。図11bに示されたように、エピタキシャル成長によって得たエピタキシャル基板に対して機械研磨肉薄化処理を行って、380マイクロメートルに肉薄化する。図11cに示されたように、ICP又は他の方法を採用してエピタキシャル層をエッチングし、エピタキシャル層を貫通するようにエッチングしてもよく、エピタキシャル層を貫通しないようにエッチングしてもよく、エッチング深さは5.5マイクロメートルである。図11dに示されたように、p型GaN層の上に保護層11−120を蒸発し、保護層はTi層及びAl層からなり、厚さは別々に3000オングストローム及び3000オングストロームであり、注意しなければならないことは、この保護層は必ず必要とするものではない。図11eに示されたように、保護層の上方に接着剤を塗布し、接着剤はエポキシ樹脂11−130であり、このエポキシ樹脂は改質エポキシ樹脂であり、150℃以上に耐温し、且つ第一臨時基板11−140を粘着し、この基板はシリコン基板であり、セラミック、W、Cu、Mo、GaAs、石墨などであってもよく、80℃で第一臨時基板及び接着剤を30分間固化する。図11fに示されたように、サファイア基板をレーザーで剥離して、エピタキシャル層11−110のn型GaN層を露出する。図11gに示されたように、電子ビーム蒸発方式でn型GaN層の上にTiAu層を蒸発して保護層11−150として、この保護層は5000オングストロームのTi層と5000オングストロームのAu層を備え、それから250℃でAu−In接合11−160を採用して第二臨時シリコン基板11−170と接合する。図11hに示されたように、表面に一層の蝋を塗布するなどの方法で第二臨時シリコン基板を保護してから、硝酸、フッ化水素酸及び硫酸を順次に採用して第一臨時シリコン基板11−140、エポキシ樹脂11−130及び保護層11−120を腐食して、エピタキシャル層11−110のp型GaN層を露出する。図11iに示されたように、p型GaN層の上に1000オングストロームのAg層を蒸発して反射材料11−180として、420℃で10分間合金し、注意しなければならないことは、この反射材料は最初にエピタキシャル材料を成長してから蒸発してもよい。電子ビーム蒸発方式でPt層11−190を蒸発し、その厚さは1000オングストロームであり、それからAu−Au接合11−200を採用して永久支持シリコン基板11−210と接合し、温度は350度である。図11jに示されたように、永久支持シリコン基板に対して保護してから、硝酸、フッ化水素酸及びヨウ化アンモニウム溶液を順次に採用してシリコン基板及びAuIn層を腐食して、改めてn型GaN層を得る。図11kに示されたように、KOH溶液の中でn型GaN層を粗くしてから、電子ビーム蒸発方式でAl電極を形成して、チップの製造過程を完成してチップを得る。
図21a〜図21hは、本発明の方法でGaNベースフィルムチップを製造する過程を示す図である。
図21aに示されたように、先ずMOCVD設備を使用してサファイア基板100の上にn型GaN層、活性層、p型GaN層を成長してエピタキシャル層21−110を形成する。図21bに示されたように、エピタキシャル層をエッチングし、エッチング深さは5.5マイクロメートルであり、エピタキシャル層をエッチングして開ける。図21cに示されたように、電子ビームで複合反射層材料21−120を蒸発し、別々にNi層及びAg層を蒸発し、その厚さは別々に20オングストローム及び1000オングストロームであり、420℃で10分間合金し、さらに電子ビームでPt層及びAu層を蒸発し、その厚さは別々に5000オングストローム及び5000オングストロームである。図21dに示されたように、シリコン基板(永久支持基板)21−140と複合反射材料に対してAu−Sn接合21−130を行い、温度は360℃である。図21eに示されたように、シリコン基板の他の面に接着剤21−150を塗布して、臨時シリコン基板(即ち第二基板である)21−160と固化する。図21fに示されたように、レーザー剥離を行って、サファイア基板21−100を剥離し、注意しなければならないことは、レーザー剥離する前に第二基板を先ず除去することができる。図21gに示されたように、剥離してから硝酸、硫酸、過酸化水素水及びフッ化水素酸で臨時シリコン基板及び接着剤を腐食する。図21hに示されたように、常規技術でエピタキシャル層の表面を粗くしてから、電子ビーム蒸発してアルミニウム電極を製造して、チップを得る。

Claims (14)

  1. a.サファイア基板上にn型GaN層、活性層、P型GaN層を順番に成長して半導体多層構造を形成するステップと、
    b.前記サファイア基板に対して肉薄化及び研磨処理を行うステップと、
    c.前記半導体多層構造の上に第一接着剤を塗布して、第一臨時基板と固化するステップと、
    d.前記サファイア基板に対してレーザー剥離を行い、剥離した後の面に第二接着剤を塗布して、第二臨時基板と固化するステップと、
    e.前記第一臨時基板及び前記第一接着剤を除去するステップと、
    f.共晶接合方式を採用して半導体多層構造と永久支持基板を結合するステップと、
    g.前記第二臨時基板及び前記第二接着剤を除去するステップと、
    を備え、
    前記第一接着剤は高温エポキシ樹脂接着剤であり、その固化した後のショア硬度は80〜100Dであり、耐温度範囲は−25〜300℃であり、曲げ強度は80〜120MPaであり、圧縮強度は200〜300MPaであり、
    前記第二接着剤は複素環樹脂であり、その耐温度範囲は−55〜+420℃であり、引張り強度は60〜100MPaであり、曲げ強度は105〜200MPaであり、
    前記共晶接合方式はAu−Sn接合であり、温度は200〜400℃である、
    ことを特徴とするGaNベースフィルムチップの製造方法。
  2. 前記半導体多層構造の上には導電反射複合金属層が蒸着されており、且つ合金処理を行い、合金温度は400〜600℃であることを特徴とする請求項1に記載のGaNベースフィルムチップの製造方法。
  3. 前記第一接着剤の厚さは10〜100マイクロメートルであり、固化温度は80〜160℃であり、固化時間は30〜120分間であることを特徴とする請求項1又は2に記載のGaNベースフィルムチップの製造方法。
  4. 前記第二接着剤の厚さは5〜30マイクロメートルであり、固化温度は120〜180℃であり、固化時間は10〜60分間であることを特徴とする請求項1乃至3のいずれかに記載のGaNベースフィルムチップの製造方法。
  5. サファイア基板上のエピタキシャル層をエッチングするステップと、
    エッチングした前記エピタキシャル層上に反射層材料を作製し、且つ合金処理を行うステップと、
    永久支持基板と接合するステップと、
    前記永久支持基板の他側で樹脂を採用して第二基板と固化するステップと、
    前記サファイア基板をレーザー剥離するステップと、
    剥離してから前記第二基板及び前記樹脂を除去するステップと、
    を備えることを特徴とする請求項1乃至4のいずれかに記載のGaNベースフィルムチップの製造方法。
  6. 前記エッチングはICP又はRIEドライエッチングを採用し、エッチング厚さは少なくとも1マイクロメートルであることを特徴とする請求項5に記載のGaNベースフィルムチップの製造方法。
  7. 前記反射層材料は、Ti、Ni、Al、Pt、Pd、Au、Cr、Ag、SiO、TiO、ITO、Al、MgFの中の一種又は多種を備え、前記反射層材料の厚さは500〜4000オングストロームであることを特徴とする請求項5に記載のGaNベースフィルムチップの製造方法。
  8. 前記反射層材料の外面にさらに保護層があり、前記保護層の材料は、Ti、Ni、Al、Pt、Pd、Au、Cr、Ag、SiO、TiO、ITO、Al、MgFの中の一種又は多種を備え、前記保護層材料の厚さは1000〜10000オングストロームであることを特徴とする請求項5に記載のGaNベースフィルムチップの製造方法。
  9. 前記接合はAu−Au、Au−In、In−In、Ag−In、Ag−Sn又はIn−Snの中の一種を採用することを特徴とする請求項5に記載のGaNベースフィルムチップの製造方法。
  10. 前記樹脂はエポキシタイプ樹脂又はアクリル酸タイプ樹脂であることができ、固化方式は熱固化又はUV固化であり、固化した後の硬度はshore D10−95であることを特徴とする請求項5に記載のGaNベースフィルムチップの製造方法。
  11. 前記樹脂はエポキシタイプ樹脂又はアクリル酸タイプ樹脂であることができ、固化方式は熱固化又はUV固化であり、固化した後の硬度はshore D50−90であることを特徴とする請求項5に記載のGaNベースフィルムチップの製造方法。
  12. 前記剥離は順次走査を採用し、レーザー波長は355nmであることを特徴とする請求項5に記載のGaNベースフィルムチップの製造方法。
  13. 前記剥離は単結晶粒子剥離を採用し、レーザー波長は248nm又は192nmであることを特徴とする請求項5に記載のGaNベースフィルムチップの製造方法。
  14. 前記第二基板は、Si、セラミック、W、Cu、Mo、GaAs、石墨、ガラス、サファイア、有機材料などの中の一種又は多種を採用し、ウェットエッチング、機械研磨又は順次剥離する方法を採用して前記第二基板を除去することを特徴とする請求項5に記載のGaNベースフィルムチップの製造方法。
JP2014510643A 2011-05-19 2012-05-15 窒化ガリウムベースフィルムチップの生産方法および製造方法 Active JP5792375B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
CN201110132454.0 2011-05-19
CN201110132402.3A CN102790137B (zh) 2011-05-19 2011-05-19 GaN基薄膜芯片的制备方法
CN201110132423.5 2011-05-19
CN201110132402.3 2011-05-19
CN201110132454.0A CN102790139B (zh) 2011-05-19 基于蓝宝石剥离的薄膜GaN芯片的制造方法
CN201110132423.5A CN102790138B (zh) 2011-05-19 2011-05-19 一种GaN基薄膜芯片的生产方法
PCT/CN2012/000664 WO2012155535A1 (zh) 2011-05-19 2012-05-15 氮化镓基薄膜芯片的生产制造方法

Publications (2)

Publication Number Publication Date
JP2014517518A JP2014517518A (ja) 2014-07-17
JP5792375B2 true JP5792375B2 (ja) 2015-10-14

Family

ID=47176188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014510643A Active JP5792375B2 (ja) 2011-05-19 2012-05-15 窒化ガリウムベースフィルムチップの生産方法および製造方法

Country Status (4)

Country Link
US (1) US9224597B2 (ja)
EP (1) EP2711991A4 (ja)
JP (1) JP5792375B2 (ja)
WO (1) WO2012155535A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887218B (zh) * 2012-12-21 2018-03-09 晶能光电(常州)有限公司 一种GaN基白光倒装芯片的制备方法
DE102013221788B4 (de) * 2013-10-28 2021-05-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
WO2016043765A1 (en) * 2014-09-19 2016-03-24 Apple Inc. Balanced magnetic array
TWI581460B (zh) * 2015-09-04 2017-05-01 錼創科技股份有限公司 發光元件及其製作方法
US9595616B1 (en) * 2015-12-02 2017-03-14 Sandia Corporation Vertical III-nitride thin-film power diode
CN105762263A (zh) * 2016-04-01 2016-07-13 陕西新光源科技有限责任公司 一种led芯片用键合衬底的制备方法
DE102016124646A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
CN107369746B (zh) * 2017-08-30 2023-05-23 华南理工大学 一种化学腐蚀剥离衬底的微尺寸谐振腔led芯片及其制备方法
CN108461586B (zh) * 2018-03-31 2023-06-20 华南理工大学 一种基于NiO纳米点反射镜的垂直结构LED芯片及其制备方法
KR102424347B1 (ko) 2018-11-06 2022-07-22 삼성전자주식회사 반도체 칩의 접착 방법
KR102315911B1 (ko) * 2020-01-08 2021-10-22 웨이브로드 주식회사 반도체 발광소자 및 이를 제조하는 방법
CN110943149A (zh) * 2019-12-20 2020-03-31 佛山市国星半导体技术有限公司 一种抗水解红光led芯片及其制作方法
US20220028907A1 (en) * 2020-07-24 2022-01-27 University Of Southern California Composite substrate for fabricating iii-v photodetector arrays
CN112967990B (zh) * 2020-11-23 2023-02-24 重庆康佳光电技术研究院有限公司 芯片处理方法、led芯片及显示装置
TW202315155A (zh) * 2021-09-29 2023-04-01 日商信越半導體股份有限公司 接合型晶圓及其剝離方法、元件結構部的製造方法、接合體及其剝離方法
CN115881862A (zh) * 2023-02-16 2023-03-31 江西兆驰半导体有限公司 一种mini LED芯片减薄方法及mini LED

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3667125B2 (ja) * 1998-12-07 2005-07-06 日亜化学工業株式会社 光半導体装置とその製造方法
US6562648B1 (en) * 2000-08-23 2003-05-13 Xerox Corporation Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
KR101183776B1 (ko) * 2003-08-19 2012-09-17 니치아 카가쿠 고교 가부시키가이샤 반도체 소자
JP5021151B2 (ja) * 2003-11-19 2012-09-05 株式会社カネカ 半導体のパッケージ用硬化性樹脂組成物および半導体
JP4843235B2 (ja) * 2004-03-18 2011-12-21 昭和電工株式会社 Iii族窒化物半導体発光素子の製造方法
DE102005009066A1 (de) * 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optischen und eines strahlungsemittierenden Bauelementes und optisches sowie strahlungsemittierendes Bauelement
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP2007220865A (ja) * 2006-02-16 2007-08-30 Sumitomo Chemical Co Ltd 3族窒化物半導体発光素子およびその製造方法
JP2007221051A (ja) * 2006-02-20 2007-08-30 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法
KR100755658B1 (ko) * 2006-03-09 2007-09-04 삼성전기주식회사 발광다이오드 패키지
KR100725610B1 (ko) * 2006-04-18 2007-06-08 포항공과대학교 산학협력단 오믹 전극 형성 방법 및 반도체 발광 소자
JP5072070B2 (ja) * 2007-03-08 2012-11-14 日東電工株式会社 光半導体素子封止用エポキシ樹脂組成物およびそれを用いた光半導体装置
JP2009099675A (ja) * 2007-10-15 2009-05-07 Showa Denko Kk 発光ダイオードの製造方法及び発光ダイオード、並びにランプ
JP2009246334A (ja) * 2008-03-12 2009-10-22 Hitachi Chem Co Ltd 光反射用熱硬化性樹脂組成物、光半導体素子搭載用基板及びその製造方法、並びに光半導体装置
WO2009148253A2 (ko) * 2008-06-02 2009-12-10 고려대학교 산학협력단 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
CN101465401B (zh) * 2008-07-11 2010-08-25 厦门市三安光电科技有限公司 基于平面键合及暂时性基底转移技术的薄膜GaN LED制备方法
JP2010168525A (ja) * 2008-12-24 2010-08-05 Hitachi Chem Co Ltd 透明フィルム、この透明フィルムを用いた積層フィルム、無機粒子挟持フィルム、及び、ディスプレイ用パネル
JP5253260B2 (ja) * 2009-03-26 2013-07-31 旭化成ケミカルズ株式会社 Led用蛍光樹脂組成物、それを用いた封止材及び蓄光材料
US8460794B2 (en) * 2009-07-10 2013-06-11 Seagate Technology Llc Self-aligned wafer bonding
US8203153B2 (en) * 2010-01-15 2012-06-19 Koninklijke Philips Electronics N.V. III-V light emitting device including a light extracting structure
JP5592248B2 (ja) * 2010-12-27 2014-09-17 シャープ株式会社 窒化物半導体発光素子

Also Published As

Publication number Publication date
JP2014517518A (ja) 2014-07-17
US20140147987A1 (en) 2014-05-29
EP2711991A1 (en) 2014-03-26
WO2012155535A1 (zh) 2012-11-22
US9224597B2 (en) 2015-12-29
EP2711991A4 (en) 2015-05-20

Similar Documents

Publication Publication Date Title
JP5792375B2 (ja) 窒化ガリウムベースフィルムチップの生産方法および製造方法
CN102790138B (zh) 一种GaN基薄膜芯片的生产方法
US6562648B1 (en) Structure and method for separation and transfer of semiconductor thin films onto dissimilar substrate materials
TWI385816B (zh) 垂直結構的半導體裝置
US7384807B2 (en) Method of fabricating vertical structure compound semiconductor devices
CN102790137B (zh) GaN基薄膜芯片的制备方法
TW201248696A (en) Mnufacturing method for gan semiconductor device
KR20100008123A (ko) 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
CN102496667B (zh) GaN基薄膜芯片的制造方法
TWI300277B (en) Method for manufacturing gallium nitride light emitting diode devices
EP2171771A1 (en) Ingaaln light-emitting device containing carbon-based substrate and method for making the same
TW201526279A (zh) 半導體堆疊體的拉伸分離
JP2010225852A (ja) 半導体素子及びその製造方法
TW200939518A (en) Method of fabricating photoelectric device of III-nitride based semiconductor and structure thereof
CN103943741A (zh) 一种基于激光剥离的半导体发光器件的制备方法
EP2642516B1 (en) Method of manufacturing semiconductor element
JP2009283762A (ja) 窒化物系化合物半導体ledの製造方法
JP5281536B2 (ja) 半導体発光装置の製造方法
KR100631129B1 (ko) 수직구조 질화갈륨계 발광다이오드 소자의 제조방법
CN102790139B (zh) 基于蓝宝石剥离的薄膜GaN芯片的制造方法
CN102790139A (zh) 基于蓝宝石剥离的薄膜GaN芯片的制造方法
TWI460891B (zh) Preparation method and product of vertical conduction type light emitting diode
Bonding Lift—off,” Journal of Electronic Materials, vol. 28, No. 12
CN102244160A (zh) 提高出光效率的led制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150227

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150805

R150 Certificate of patent or registration of utility model

Ref document number: 5792375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250