JP4240854B2 - 窒化物系半導体発光素子およびその製造方法 - Google Patents
窒化物系半導体発光素子およびその製造方法 Download PDFInfo
- Publication number
- JP4240854B2 JP4240854B2 JP2001228100A JP2001228100A JP4240854B2 JP 4240854 B2 JP4240854 B2 JP 4240854B2 JP 2001228100 A JP2001228100 A JP 2001228100A JP 2001228100 A JP2001228100 A JP 2001228100A JP 4240854 B2 JP4240854 B2 JP 4240854B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride
- current
- current blocking
- blocking layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化物系半導体発光素子およびその製造方法に関し、特に、電流ブロック層を備えた窒化物系半導体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】
近年、窒化物系半導体発光素子の一つである窒化物系半導体レーザ素子は、次世代の大容量ディスク用光源としての利用が期待されているため、その開発が盛んに行われている。従来の窒化物系半導体レーザ素子では、電流通路部となるリッジ部の側部に、リッジ部を構成する窒化物系半導体層とは逆の導電性を有する材料からなる電流ブロック層を設けた構造を有するものが知られている。このような構造を有する窒化物系半導体レーザ素子は、たとえば、特開平１０−３２１９６２号公報に開示されている。
【０００３】
上記のようなリッジ部と電流ブロック層とを有する窒化物系半導体レーザ素子の構造の一例としては、基板上に、ｎ型の窒化物系半導体層および発光層が形成されている。発光層上には、凸部（リッジ部）を有するｐ型クラッド層が形成されている。そして、電流通路部となるリッジ部の側部と、ｐ型クラッド層の上面のリッジ部以外の平坦部の全面とを覆うように、ｐ型クラッド層とは逆の導電性を有するｎ型の材料からなる電流ブロック層が形成されている。
【０００４】
上記した従来の窒化物系半導体レーザ素子において、ｐ型クラッド層と異なる屈折率を有する材料を用いて電流ブロック層を形成することにより、ｐ型クラッド層の下部の発光層と、電流ブロック層の下部の発光層との間に実効的な屈折率差を生じさせることができる。この屈折率差を利用して、発光層において横方向の光を閉じ込めることができる。
【０００５】
この場合、発光層へのレーザ光の閉じ込めを強くしたり、または、良好な垂直方向の遠視野像を得るためには、発光層上のｐ型クラッド層と電流ブロック層との屈折率差を大きくする必要がある。このように、屈折率差を大きくするためには、ＡｌＧａＮからなる電流ブロック層のＡｌ組成を大きくする方法や、ＧａＩｎＮからなる電流ブロック層のＩｎ組成を大きくする方法がある。
【０００６】
ｐ型クラッド層の材料の屈折率よりも小さい屈折率を有する材料を用いて電流ブロック層を構成することにより、発光層において、実効的な屈折率差を形成することができる。たとえば、ｐ型クラッド層および電流ブロック層をＡｌＧａＮを用いて形成する場合、電流ブロック層を構成するＡｌＧａＮのＡｌ組成を、ｐ型クラッド層を構成するＡｌＧａＮのＡｌ組成に比べて大きくすることによって、発光層において横方向に光を閉じ込めることができる。このような構造を有する窒化物系半導体レーザ素子は、一般に、実屈折率導波型レーザと呼ばれる。
【０００７】
また、電流ブロック層を発光層のバンドギャップに比べて小さいバンドギャップを有する材料によって構成することも可能である。たとえば、発光層および電流ブロック層をＩｎＧａＮを用いて形成するとともに、電流ブロック層を構成するＩｎＧａＮのＩｎ組成を、発光層を構成するＩｎＧａＮのＩｎ組成に比べて大きくすることによって、発光層で発生した光の一部を電流ブロック層により吸収させることができる。これにより、横方向に光を閉じ込めることができる。このような構造を有する窒化物系半導体レーザ素子は、一般に、複素屈折率導波型レーザと呼ばれる。
【０００８】
【発明が解決しようとする課題】
上記した従来の実屈折率導波型レーザでは、電流ブロック層が基板または基板上の厚みの大きい窒化物系半導体層の上方に形成されている。この場合、基板または基板上の厚みの大きい窒化物系半導体層として、ＧａＮを用いると、電流ブロック層を構成するＡｌＧａＮの格子定数は、ＧａＮの格子定数に比べて小さいので、ＡｌＧａＮからなる電流ブロック層のＡｌ組成を大きくすると、電流ブロック層に歪みが加わる。このため、電流ブロック層にクラックや格子欠陥が発生しやすいという不都合が生じる。その結果、電流ブロック層を厚く形成するのが困難になるので、横方向の光閉じ込めを安定化するのは困難であるという問題点があった。
【０００９】
また、上記した従来の複素屈折率導波型レーザにおいても、従来の実屈折率型レーザと同様、電流ブロック層が基板または基板上の厚みの大きい窒化物系半導体層の上方に形成されている。この場合、基板または基板上の厚みの大きい窒化物系半導体層として、ＧａＮを用いると、電流ブロック層を構成するＩｎＧａＮの格子定数は、ＧａＮの格子定数に比べて大きいので、ＩｎＧａＮからなる電流ブロック層のＩｎ組成を大きくすると、電流ブロック層に歪みが加わる。このため、電流ブロック層に格子欠陥が発生しやすいという不都合が生じる。この場合にも、電流ブロック層を厚く形成するのが困難になるので、横方向の光閉じ込めを安定化するのは困難であるという問題点があった。
【００１０】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を提供することである。
【００１１】
この発明のもう１つの目的は、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を容易に形成することが可能な窒化物系半導体発光素子の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の局面による窒化物系半導体発光素子は、発光層と、発光層上に形成され、第１窒化物系半導体からなるとともに、電流通路部を含むクラッド層と、電流通路部の側面を覆うように形成され、第２窒化物系半導体からなる電流ブロック層とを備え、電流通路部の近傍以外の領域に、電流ブロック層が形成されていない領域を含む。たとえば、発光層上に電流ブロック層が形成されていない領域を含んでいてもよい。
【００１３】
この第１の局面による窒化物系半導体発光素子では、電流通路部の近傍以外の領域に電流ブロック層が形成されていない領域を含むように構成することによって、電流ブロック層が電流通路部の近傍以外の全面に形成される場合に比べて、電流ブロック層の幅が小さくなる。これにより、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００１４】
上記第１の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、電流通路部の近傍にのみ形成されている。このように構成すれば、電流ブロック層の幅が小さくなるので、電流ブロック層に加わる歪みをより緩和することができる。
【００１５】
上記の窒化物系半導体発光素子において、電流通路部および電流ブロック層の合計幅は、電流通路部の幅の３倍以上７倍以下であるのが好ましい。すなわち、電流通路部および電流ブロック層の合計幅が、電流通路部の幅の３倍よりも小さくなると、電流ブロック層の形成範囲が小さくなりすぎるために、横方向の光閉じ込めが不十分になる。また、電流通路部および電流ブロック層の合計幅が、電流通路部の幅の７倍よりも大きくなると、電流ブロック層に加わる歪みが増加するために、電流ブロック層に結晶欠陥が多く発生したり、クラックが入りやすくなる。したがって、電流通路部および電流ブロック層の合計幅は、電流通路部の幅の３倍以上７倍以下であるのが好ましい。
【００１６】
また、上記の窒化物系半導体発光素子において、好ましくは、クラッド層上に電流通路部から所定の間隔を隔てて形成され、電流ブロック層を選択成長させるためのマスク層をさらに備える。このように構成すれば、マスク層を用いて、電流ブロック層を選択成長させることができるので、電流ブロック層の結晶性を向上させることができる。この場合、マスク層は、電流通路部から、電流通路部の幅の１倍以上３倍以下の間隔を隔てて形成されている。このように構成すれば、マスク層をマスクとして、電流通路部の近傍にのみ電流ブロック層を選択成長させることができるので、電流ブロック層に加わる歪みを容易に緩和することができる。この場合、マスク層は、Ｓｉ、ＴｉおよびＺｒからなるグループより選択される少なくとも１つの元素を含有する酸化膜または窒化膜を含むのが好ましい。
【００１７】
また、上記の窒化物系半導体発光素子において、好ましくは、クラッド層は、電流通路部を構成する凸部と、平坦部とを含み、電流ブロック層は、凸部の側面上および平坦部上に形成されている。このように構成すれば、クラックなどの発生が抑制された電流ブロック層を含むリッジ型の半導体発光素子を容易に得ることができる。この場合、マスク層は、クラッド層の平坦部上に形成され、電流ブロック層は、クラッド層の凸部の側面上と、クラッド層の平坦部上と、マスク層上とに形成されていてもよい。
【００１８】
また、上記の窒化物系半導体発光素子において、好ましくは、電流ブロック層は、開口部を含み、クラッド層は、実質的に平坦な上面を有する第１クラッド層と、開口部内で第１クラッド層上に形成され、電流通路部を有する第２クラッド層とを含む。このように構成すれば、クラックなどの発生が抑制された電流ブロック層を含むセルフアライン型の半導体発光素子を容易に得ることができる。
【００１９】
この発明の第２の局面による窒化物系半導体発光素子は、発光層と、発光層上に形成され、第１窒化物系半導体からなるとともに、電流通路部を含むクラッド層と、電流通路部の側面を覆うように形成され、第２窒化物系半導体からなる電流ブロック層とを備え、電流ブロック層は、電流通路部の近傍以外の領域に、電流通路部の近傍における厚みよりも厚みの小さい領域を含む。
【００２０】
この第２の局面による窒化物系半導体発光素子では、電流ブロック層を、電流通路部の近傍以外の領域に、電流通路部の近傍における厚みよりも厚みの小さい領域を含むように構成することによって、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みが、電流ブロック層の厚みの小さい領域に集中しやすくなる。これにより、電流通路部の近傍以外の電流ブロック層の厚みの小さい領域に、結晶欠陥やクラックが発生しやすくなるので、電流通路部の近傍における電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流通路部の近傍における電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００２１】
上記第２の局面による窒化物系半導体発光素子において、好ましくは、電流通路部の近傍以外の領域に形成された段差部をさらに備え、電流通路部の近傍における厚みよりも厚みの小さい電流ブロック層の領域は、段差部に形成されている。このように構成すれば、段差部を用いて電流ブロック層を選択成長させることができるので、電流ブロック層の結晶性を向上させることができる。また、段差部を用いて電流ブロック層を選択成長すれば、容易に、厚みの小さい電流ブロック層の領域を段差部に形成することができる。この場合、好ましくは、段差部は、電流通路部から、電流通路部の幅の１倍以上３倍以下離れた位置に形成されている。
【００２２】
上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、Ｂ、Ｇａ、Ａｌ、ＩｎおよびＴｌからなるグループより選択される少なくとも１つの元素と、Ｎとを含む。
【００２３】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、ＧａＮ基板上または基板上に形成されたＧａＮ層上のうちのいずれかに形成されており、電流ブロック層は、ＧａＮより格子定数の小さい第２窒化物系半導体層を含む。この場合、電流ブロック層とＧａＮとの格子定数の差に起因して電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層の格子定数を小さくしたり、または、電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。たとえば、ＧａＮより格子定数の小さい窒化物系半導体層としてＡｌＧａＮを、電流ブロック層は含んでいてもよい。その結果、ＡｌＧａＮのＡｌ組成を高くすることができるので、横方向の光閉じ込めを安定化することができる。
【００２４】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、クラッド層を構成する第１窒化物系半導体層の屈折率より小さい屈折率を有する第２窒化物系半導体層を含む。この場合、クラッド層と電流ブロック層との屈折率の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００２５】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、クラッド層を構成する第１窒化物系半導体層の格子定数より小さい格子定数を有する第２窒化物系半導体層を含む。この場合、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、良好な結晶性を有する電流ブロック層を形成することができる。また、クラッド層と電流ブロック層との格子定数の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００２６】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、ＡｌxＧａ1-xＮ層を含み、クラッド層は、ＡｌyＧａ1-yＮ層を含み、電流ブロック層およびクラッド層は、ｘ＞ｙを満たす組成を有するように形成されている。この場合、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、良好な結晶性を有する電流ブロック層を形成することができる。また、クラッド層と電流ブロック層とのＡｌ組成の差を大きくすることができるので、クラッド層と電流ブロック層との屈折率の差を大きくすることができる。その結果、横方向の光閉じ込めを安定化することができる。
【００２７】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、ＧａＮ基板上または基板上に形成されたＧａＮ層上のうちのいずれかに形成されており、電流ブロック層は、ＧａＮの格子定数より大きな格子定数を有する第２窒化物系半導体層を含む。この場合、電流ブロック層とＧａＮとの格子定数の差に起因する電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層に格子欠陥が発生するのを抑制することができる。その結果、良好な結晶性を有する電流ブロック層を形成することができる。また、電流ブロック層の格子定数を大きくしたり、または、電流ブロック層の厚みを大きくしたりすることができるので、横方向の光閉じ込めを安定化することができる。たとえば、電流ブロック層を、ＧａＮより格子定数の小さい窒化物系半導体層であるＧａＩｎＮを含むように形成してもよい。この場合、ＧａＩｎＮのＩｎ組成を大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００２８】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、発光層で発光する光を吸収する第２窒化物系半導体層を含む。この場合、発光層で発生する光を、電流ブロック層においてより多く吸収することができる。その結果、クラッド層と電流ブロック層との屈折率の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。たとえば、電流ブロック層を、発光層よりバンドギャップの小さい第２窒化物系半導体層を含むように形成してもよい。
【００２９】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、Ｇａ1-xＩｎxＮ層を含み、発光層は、Ｇａ1-yＩｎyＮ層を含み、電流ブロック層および発光層は、ｘ＞ｙを満たす組成を有するように形成されている。この場合、電流ブロック層に格子欠陥が発生するのを抑制することができるので、電流ブロック層と発光層とのＩｎ組成の差を大きくすることができる。その結果、良好な結晶性を有する電流ブロック層を形成することができる。また、発光層で発生する光を、電流ブロック層においてより多く吸収することができる。これにより、クラッド層と電流ブロック層との屈折率の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００３０】
この発明の第３の局面による窒化物系半導体発光素子の製造方法は、発光層上に、第１窒化物系半導体からなるとともに、電流通路部を含むクラッド層を形成する工程と、電流通路部の側面を覆うように、電流通路部の近傍に第２窒化物系半導体からなる電流ブロック層を形成するとともに、電流通路部の近傍以外の領域に、電流ブロック層が形成されていない領域を形成する工程とを備えている。
【００３１】
この第３の局面による窒化物系半導体発光素子の製造方法では、上記のように、電流通路部の近傍以外の領域に、電流ブロック層が形成されていない領域を形成することによって、電流ブロック層が電流通路部の近傍以外の全面に形成される場合に比べて、電流ブロック層の幅が小さくなる。これにより、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を容易に形成することができる。
【００３２】
上記第３の局面による窒化物系半導体発光素子の製造方法において、好ましくは、クラッド層上に電流通路部から所定の間隔を隔てて、マスク層を形成する工程をさらに備え、電流ブロック層を形成する工程は、マスク層を用いて、電流ブロック層を選択成長させることによって、電流通路部の側面を覆うように、電流通路部の近傍にのみ電流ブロック層を形成する工程を含む。このように構成すれば、マスク層を用いて、電流ブロック層を選択成長させることができるので、電流ブロック層の結晶性を向上させることができる。また、マスク層をマスクとして、電流通路部の近傍にのみ電流ブロック層を選択成長させることができるので、電流ブロック層に加わる歪みを容易に緩和することができる。
【００３３】
この発明の第４の局面による窒化物系半導体発光素子の製造方法は、発光層上に、第１窒化物系半導体からなるとともに、電流通路部を含むクラッド層を形成する工程と、電流通路部の側面を覆うとともに、電流通路部の近傍以外の領域に電流通路部の近傍における厚みよりも厚みの小さい領域を含む第２窒化物系半導体からなる電流ブロック層を形成する工程とを備えている。
【００３４】
この第４の局面による窒化物系半導体発光素子の製造方法では、電流通路部の近傍以外の領域に、電流通路部の近傍における厚みよりも厚みの小さい領域を含む電流ブロック層を形成することによって、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みが、電流ブロック層の厚みの小さい領域に集中しやすくなる。これにより、電流通路部の近傍以外の電流ブロック層の厚みの小さい領域に、結晶欠陥やクラックが発生しやすくなるので、電流通路部の近傍における電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流通路部の近傍における電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を容易に形成することができる。
【００３５】
上記第４の局面による窒化物系半導体発光素子の製造方法において、好ましくは、電流ブロック層を形成する工程は、電流通路部の近傍以外の領域に段差部を形成する工程と、段差部を用いて、電流通路部の近傍に電流ブロック層を選択成長させることによって、段差部に、電流通路部の近傍における電流ブロック層の厚みよりも厚みの小さい電流ブロック層の領域を形成する工程とを含む。このように構成すれば、段差部を用いて電流ブロック層を選択成長させることができるので、電流ブロック層の結晶性を向上させることができる。また、段差部を用いて電流ブロック層を選択成長すれば、容易に、厚みの小さい電流ブロック層の領域を段差部に形成することができる。
【００３６】
この発明の第５の局面による窒化物系半導体発光素子の製造方法は、発光層上に、第１窒化物系半導体からなる第１クラッド層を形成する工程と、電流通路部が形成される領域の近傍に、開口部を有する第２窒化物系半導体からなる電流ブロック層を形成する工程と、電流ブロック層の開口部内の、第１クラッド層上に、電流通路部を構成する第３窒化物系半導体からなる第２クラッド層を形成する工程とを備えている。
【００３７】
この第５の局面による窒化物系半導体発光素子の製造方法では、上記のように、電流通路部が形成される領域の近傍に、開口部を有する第２窒化物系半導体からなる電流ブロック層を形成した後、電流ブロック層の開口部内の、第１クラッド層上に、電流通路部を構成する第３窒化物系半導体からなる第２クラッド層を形成することによって、容易に、電流通路部の近傍にのみ電流ブロック層が形成されたセルフアライン型の窒化物系半導体発光素子を形成することができる。これにより、電流ブロック層が電流通路部の近傍以外の全面に形成される場合に比べて、電流ブロック層の幅が小さくなる。このため、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することが可能なセルフアライン型の窒化物系半導体発光素子を容易に形成することができる。
【００３８】
上記第５の局面による窒化物系半導体発光素子の製造方法において、好ましくは、第１クラッド層上に、電流通路部が形成される領域から所定の間隔を隔てて、マスク層を形成する工程をさらに備え、電流ブロック層を形成する工程は、マスク層を用いて、電流ブロック層を選択成長させることによって、電流通路部が形成される領域の近傍にのみ電流ブロック層を形成する工程を含む。このように構成すれば、マスク層を用いて、電流ブロック層を選択成長させることができるので、セルフアライン型の窒化物系半導体発光素子において、電流ブロック層の結晶性を向上させることができる。また、マスク層をマスクとして、電流通路部の近傍にのみ電流ブロック層を選択成長させることができるので、セルフアライン型の窒化物系半導体発光素子において、電流ブロック層に加わる歪みを容易に緩和することができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００４０】
（第１実施形態）
図１は、本発明の第１実施形態による窒化物系半導体レーザ素子を示した断面図である。図１を参照して、本発明の第１実施形態による窒化物系半導体レーザ素子の構造について説明する。この第１実施形態による窒化物系半導体レーザ素子は、複素屈折率導波型レーザ素子である。
【００４１】
第１実施形態による窒化物系半導体レーザ素子の構造としては、サファイア（０００１）面基板１（以下、「サファイア基板１」という）上に、約１５ｎｍの膜厚を有するＡｌＧａＮからなるバッファ層２、および、約０．５μｍの膜厚を有するアンドープＧａＮ層３が形成されている。アンドープＧａＮ層３上には、約７０μｍの幅のメサ状部を有するとともに、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型コンタクト層４が形成されている。なお、サファイア基板１は、本発明の「基板」の一例であり、ｎ型コンタクト層４は、本発明の「窒化物系半導体層」の一例である。
【００４２】
そのｎ型コンタクト層４のメサ状部の上面上には、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層５、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層６、約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層７、および、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層８が形成されている。このＭＱＷ発光層８は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。なお、ＭＱＷ発光層は、本発明の「発光層」の一例である。
【００４３】
ＭＱＷ発光層８上には、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層９が形成されている。ｐ型第１クラッド層９の上面上には、約２μｍの幅と約０．４５μｍの膜厚とを有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層１０が形成されている。また、ｐ型第２クラッド層１０の上面上のほぼ全面に接触するように、約５０ｎｍの膜厚を有するｐ型ＧａＮからなるキャップ層１１が形成されている。これらのｐ型第２クラッド層１０およびキャップ層１１によって、幅Ｗ１（第１実施形態では、約２μｍ）を有する電流通路部（リッジ部）１２が構成されている。なお、ｐ型第１クラッド層９およびｐ型第２クラッド層１０は、本発明の「クラッド層」の一例である。
【００４４】
また、ｐ型第１クラッド層９の上面上には、電流通路部１２を中心として約１０μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層１３が形成されている。このマスク層１３の開口部に露出されたｐ型第１クラッド層９の上面上、および、マスク層１３の上面上の一部領域には、電流通路部１２の側部を埋め込むように、約３μｍの膜厚を有するＳｉドープＧａＩｎＮ（Ｉｎ組成：０．２）からなる電流ブロック層１４が形成されている。この場合、電流通路部１２および電流ブロック層１４の合計幅Ｗ２（約１０μｍ）は、電流通路部１２の幅Ｗ１（約２μｍ）の３倍以上７倍以下の範囲（第１実施形態では５倍）に設定されている。これは、以下の理由による。
【００４５】
すなわち、電流通路部１２および電流ブロック層１４の合計幅Ｗ２が、電流通路部１２の幅Ｗ１の３倍よりも小さい場合には、電流ブロック層１４の形成範囲が小さくなり過ぎるために、横方向の光閉じ込めが不十分になる。また、電流通路部１２および電流ブロック層１４の合計幅Ｗ２が、電流通路部１２の幅Ｗ１の７倍よりも大きい場合には、電流ブロック層１４に加わる歪みが増加するために、電流ブロック層１４に格子欠陥が多く発生する。このため、電流通路部１２および電流ブロック層１４の合計幅Ｗ２を、電流通路部１２の幅Ｗ１の３倍以上７倍以下の範囲に設定するのが好ましい。
【００４６】
そして、電流通路部１２上および電流ブロック層１４上には、電流通路部１２（キャップ層１１）の上面上のほぼ全面を覆うとともに、電流ブロック層１４の上面上の一部領域を覆うように、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層１５が形成されている。なお、各層２〜１１、１４および１５は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。
【００４７】
ｐ型コンタクト層１５上には、Ａｕ／Ｐｄからなるｐ側電極１６が形成されている。また、ｎ型コンタクト層４の露出された表面上には、Ａｕ／Ｔｉからなるｎ側電極１７が形成されている。
【００４８】
第１実施形態では、上記のように、電流ブロック層１４を、マスク層１３の開口部の幅Ｗ２（約１０μｍ）の範囲内に形成することによって、電流ブロック層１４を電流通路部１２の近傍にのみ形成することができる。それによって、電流ブロック層１４が電流通路部１２の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層１４の幅が小さくなる。これにより、電流ブロック層１４と、サファイア基板１上に大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型コンタクト層４との格子定数の差に起因して電流ブロック層１４に加わる歪みを緩和することができるので、電流ブロック層１４に格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層１４の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００４９】
図２〜図７は、本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図１〜図７を参照して、以下に、第１実施形態による窒化物系半導体レーザ素子の製造方法について説明する。
【００５０】
まず、図２に示すように、大気圧下のＭＯＶＰＥ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：有機金属気相成長法）を用いて、基板温度を約６００℃に保持した状態で、サファイア基板１上に、約１５ｎｍの膜厚を有するＡｌＧａＮからなるバッファ層２を形成する。次に、基板温度を約１１５０℃に保持した状態で、バッファ層２上に、約０．５μｍの膜厚を有するアンドープＧａＮ層３および約４μｍの膜厚を有するＳｉドープＧａＮからなるｎ型コンタクト層４を形成する。さらに、基板温度を約８８０℃に保持した状態で、ｎ型コンタクト層４上に、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層５を形成する。そのクラック防止層５上に、基板温度を約１１５０℃に保持した状態で、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層６および約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層７を形成する。
【００５１】
次に、基板温度を約８８０℃に保持した状態で、ｎ型第１クラッド層７上に、５つのアンドープＧａＮ障壁層と、４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とを交互に積層することによって、ＭＱＷ発光層８を形成する。そして、基板温度を約１１５０℃に保持した状態で、ＭＱＷ発光層８上に、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層９、約０．４５μｍの膜厚を有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層１０および約５０ｎｍの膜厚を有するｐ型ＧａＮからなるキャップ層１１を順次形成する。
【００５２】
その後、キャップ層１１上の所定領域に、図３に示すように、約２μｍの幅を有するストライプ形状のＮｉマスク層１８を形成する。そして、このＮｉマスク層１８をマスクとして、ＲＩＥ（反応性イオンエッチング）法などを用いて、たとえばＣＦ4をエッチングガスとして、キャップ層１１およびｐ型第２クラッド層１０を、ｐ型第１クラッド層９が露出するまでエッチングする。これにより、図３に示されるような、約２μｍの幅を有するｐ型第２クラッド層１０およびキャップ層１１からなる電流通路部（リッジ部）１２が形成される。その後、Ｎｉマスク層１８を除去する。
【００５３】
次に、たとえばＥＣＲプラズマＣＶＤ法を用いて、全面を覆うようにＳｉ3Ｎ4などのＳｉ窒化物層（図示せず）を形成した後、フォトリソグラフィー技術と、ＢＨＦ（バッファードフッ酸）を用いたウェットエッチングとを用いてパターニングすることによって、図４に示されるような、マスク層１３を形成する。このマスク層１３は、電流通路部１２（キャップ層１１）の上面上、および、ｐ型第１クラッド層９の上面上の一部領域に形成される。このｐ型第１クラッド層９の上面上のマスク層１３は、電流通路部１２を中心として約１０μｍの幅の開口部を有するように形成されている。そして、マスク層１３間の開口部内には、ｐ型第１クラッド層９の上面が露出されている。
【００５４】
次に、図５に示すように、マスク層１３をマスクとして、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法により、露出されたｐ型第１クラッド層９の上面上に、電流通路部１２の側部を覆うように、約３μｍの膜厚を有する電流ブロック層１４を選択成長させる。この場合、たとえば、基板温度を約８８０℃に保持した状態で、ＮＨ3の流量を、大気圧下のＭＯＶＰＥ法に用いるＮＨ3の流量の約３倍にする。このような条件下で、電流ブロック層１４を成長させると、マスク層１３間の開口部内に露出されたｐ型第１クラッド層９の上面上、および、マスク層１３の上面上の一部領域上に、電流通路部１２の側部を覆うように、電流ブロック層１４が形成される。その後、電流通路部１２（キャップ層１１）上のマスク層１３を除去する。
【００５５】
そして、図６に示すように、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、電流通路部１２（キャップ層１１）上および電流ブロック層１４上に、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層１５を形成する。この場合、電流通路部１２（キャップ層１１）上および電流ブロック層１４上に、選択的にＭｇドープＧａＮが成長される条件下で、ＭｇドープＧａＮを成長させる。これにより、電流通路部１２を中心として、約８μｍの幅を有するｐ型コンタクト層１５が形成される。なお、ＭＯＶＰＥ法を用いて、サファイア基板１上に、窒化物系半導体からなる各層２〜１１、１４および１５を形成する際の原料ガスとしては、たとえばトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＮＨ3、ＳｉＨ4およびシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）などを用いる。
【００５６】
次に、メタルマスクおよびＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着法を用いて、ウェハ上の所定領域に、たとえば約７０μｍの幅と約３μｍ〜約５μｍの膜厚を有するストライプ形状のＮｉマスク（図示せず）を形成する。その後、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、このＮｉマスクをマスクとして、マスク層１３、ｐ型第１クラッド層９、ＭＱＷ発光層８、ｎ型第１クラッド層７、ｎ型第２クラッド層６、クラック防止層５およびｎ型コンタクト層４の一部領域を除去することによって、図７に示されるような、約７０μｍの幅を有するメサ状部が形成される。その後、Ｎｉマスクを塩酸などを用いて除去する。
【００５７】
最後に、図１に示したように、ｐ型コンタクト層１５上に、Ａｕ／Ｐｄからなるｐ側電極１６を形成する。また、エッチングにより露出されたｎ型コンタクト層４の表面上に、Ａｕ／Ｔｉからなるｎ側電極１７を形成する。そして、上記のようにして形成されたウェハを、たとえば劈開することにより、ストライプ形状の伸延する方向に、約３００μｍの共振器長さを有する共振器構造を形成する。このようにして、第１実施形態による窒化物系半導体レーザ素子が製造される。
【００５８】
第１実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、マスク層１３をマスクとして、選択成長により電流ブロック層１４を形成することによって、電流通路部１２の近傍にのみ、電流ブロック層１４を形成することができる。これにより、電流ブロック層１４と、大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型コンタクト層４との格子定数の差に起因して電流ブロック層１４に加わる歪みを緩和することができる。
【００５９】
（第２実施形態）
図８は、本発明の第１実施形態による窒化物系半導体レーザ素子を示した断面図である。図８を参照して、本発明の第２実施形態による窒化物系半導体レーザ素子の構造について説明する。第２実施形態よる窒化物系半導体レーザ素子は、実屈折率型レーザ素子である。また、上記第１実施形態では、マスク層を用いて電流通路部の近傍にのみ電流ブロック層を選択成長させる例を示したが、この第２実施形態では、段差部を用いて電流ブロック層を選択成長させることにより、電流通路部の近傍以外の領域に、電流通路部の近傍における電流ブロック層の厚みよりも小さい厚みを有する電流ブロック層を形成する例を示す。以下、詳細に説明する。
【００６０】
すなわち、第２実施形態による窒化物系半導体レーザ素子の構造としては、サファイア（０００１）面基板２１（以下、「サファイア基板２１」という）上に、約１５ｎｍの膜厚を有するＡｌＧａＮからなるバッファ層２２、および、約０．５μｍの膜厚を有するアンドープＧａＮ層２３が形成されている。アンドープＧａＮ層２３上には、約１０μｍの幅のメサ状部を有するとともに、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型コンタクト層２４が形成されている。なお、サファイア基板２１は、本発明の「基板」の一例であり、ｎ型コンタクト層２４は、本発明の「窒化物系半導体層」の一例である。
【００６１】
そのｎ型コンタクト層２４のメサ状部上には、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層２５、約１μｍの膜厚を有するＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型第２クラッド層２６、約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層２７、および、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層２８が、約１０μｍの幅を有するように形成されている。このＭＱＷ発光層２８は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。なお、ＭＱＷ発光層２８は、本発明の「発光層」の一例である。
【００６２】
ＭＱＷ発光層２８の上面上のほぼ中心には、約２μｍの幅と約４０ｎｍの膜厚とを有するＭｇドープＧａＮからなるｐ型第１クラッド層２９が形成されている。また、ｐ型第１クラッド層２９の上面上のほぼ全面に接触するように、約２μｍの幅と約０．４５μｍの膜厚とを有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層３０、および、約２μｍの幅と約５０ｎｍの膜厚とを有するｐ型ＧａＮからなるキャップ層３１が形成されている。これらのｐ型第１クラッド層２９、ｐ型第２クラッド層３０およびキャップ層３１によって、幅Ｗ１（第２実施形態では、約２μｍ）を有する電流通路部３２が構成されている。
【００６３】
また、電流通路部３２の両側に位置するＭＱＷ発光層２８の上面の露出部分（テラス）２８ａは、それぞれ、約４μｍの幅を有する。また、テラス２８ａの外側には、高さ約３μｍの段差部１００が形成されている。つまり、段差部１００は、電流通路部３２からテラス２８ａの幅（約４μｍ）だけ離れた位置に形成されている。このように、段差部１００は、電流通路部３２から電流通路部３２の幅（約２μｍ）の１倍以上３倍以下（本実施形態では２倍（約４μｍ））だけ離れた位置に形成するのが好ましい。なお、ｐ型第１クラッド層２９およびｐ型第２クラッド層３０は、本発明の「クラッド層」の一例である。
【００６４】
また、電流通路部３２の側部の一部と、ＭＱＷ発光層２８の上面上と、段差部１００とを覆うように、アンドープＡｌ0.3Ｇａ0.7Ｎからなる電流ブロック層３３が形成されている。この場合、ＭＱＷ発光層２８の上面上に形成された電流ブロック層３３は、電流通路部３２の近傍のテラス２８ａ上では、約３μｍの膜厚を有するとともに、段差部１００では、電流通路部３２の近傍の電流ブロック層３３に比べて小さい膜厚で形成されている。この場合、電流通路部３２を含む段差部１００間の距離Ｗ２（約１０μｍ）は、電流通路部３２の幅Ｗ１（約２μｍ）の３倍以上７倍以下（本実施形態では５倍）になるように形成されている。
【００６５】
そして、電流通路部３２の近傍の電流ブロック層３３の上面上の一部と、電流ブロック層３３上に露出された電流通路部３２（キャップ層３１）とを覆うように、約１μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層３４が形成されている。なお、各層２２〜３１、３３および３４は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。また、ＭＯＶＰＥ法を用いて、サファイア基板２１上に、窒化物系半導体からなる各層２２〜３１、３３および３４を形成する際の原料ガスとしては、たとえばトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＮＨ3、ＳｉＨ4およびシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）などを用いる。
【００６６】
ｐ型コンタクト層３４上には、Ａｕ／Ｐｄからなるｐ側電極３５が形成されている。また、ｎ型コンタクト層２４の露出された表面上には、Ａｕ／Ｔｉからなるｎ側電極３６が形成されている。
【００６７】
第２実施形態では、上記のように、電流ブロック層３３を、電流通路部３２の近傍では、約３μｍの膜厚で厚く形成するとともに、電流通路部３２の近傍以外の領域である段差部１００では、電流ブロック層３３を薄く形成することによって、電流ブロック層３３と、サファイア基板２１上に大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型コンタクト層２４との格子定数の差に起因して電流ブロック層３３に加わる歪みが、電流ブロック層３３の厚みの小さい領域（段差部１００）に集中しやすくなる。これにより、電流通路部３２の近傍以外の電流ブロック層３３の厚みの小さい領域に、格子欠陥やクラックが発生しやすくなるので、電流通路部３２の近傍における電流ブロック層３３にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流通路部３２の近傍における電流ブロック層３３の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００６８】
図９〜図１４は、本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図８〜図１４を参照して、以下に、第２実施形態による窒化物系半導体レーザ素子の製造方法について説明する。
【００６９】
まず、図２に示した第１実施形態の成長条件と同様の条件下で、図９に示すように、大気圧下のＭＯＶＰＥ法を用いて、サファイア基板２１上に、約１５ｎｍの膜厚を有するＡｌＧａＮからなるバッファ層２２、約０．５μｍの膜厚を有するアンドープＧａＮ層２３、約４μｍの膜厚を有するＳｉドープＧａＮからなるｎ型コンタクト層２４、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層２５、約１μｍの膜厚を有するＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型第２クラッド層２６および約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層２７を形成する。
【００７０】
次に、ｎ型第１クラッド層２７上に、５つのアンドープＧａＮ障壁層と、４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とを交互に積層することによって、ＭＱＷ発光層２８を形成する。そして、ＭＱＷ発光層２８上に、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層２９、約０．４５μｍの膜厚を有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層３０および約５０ｎｍの膜厚を有するｐ型ＧａＮからなるキャップ層３１を形成する。
【００７１】
その後、キャップ層３１上の所定領域に、図１０に示すように、約１０μｍの幅を有するストライプ形状のＮｉマスク層（図示せず）を形成する。そして、このＮｉマスク層をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、キャップ層３１、ｐ型第２クラッド層３０、ｐ型第１クラッド層２９、ＭＱＷ発光層２８、ｎ型第１クラッド層２７、ｎ型第２クラッド層２６、クラック防止層２５およびｎ型コンタクト層２４の一部領域を、エッチングにより除去する。これにより、段差部１００を形成する。その後、Ｎｉマスク層を除去する。
【００７２】
その後、キャップ層３１上に、約２μｍの幅を有するストライプ形状のＮｉマスク層（図示せず）を形成する。そして、このＮｉマスク層をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、キャップ層３１、ｐ型第２クラッド層３０およびｐ型第１クラッド層２９を、ＭＱＷ発光層２８が露出するまでエッチングした後、Ｎｉマスク層を除去する。これにより、図１１に示されるような、約２μｍの幅を有するｐ型第１クラッド層２９、ｐ型第２クラッド層３０およびキャップ層３１からなる電流通路部（リッジ部）３２が形成される。この場合、電流通路部３２の両側に、ＭＱＷ発光層２８が上面に露出された約４μｍの幅を有するテラス２８ａが形成される。その後、たとえばＥＣＲプラズマＣＶＤ法を用いて、電流通路部３２（キャップ層３１）の上面上にのみ、約２μｍの幅と約０．５μｍの膜厚とを有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層３７を形成する。
【００７３】
次に、図１２に示すように、段差部１００を用いて、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法により、電流ブロック層３３を選択成長させる。これにより、電流通路部３２の側部の一部領域と、ＭＱＷ発光層２８の上面上と、ＭＱＷ発光層２８、ｎ型第１クラッド層２７、ｎ型第２クラッド層２６、クラック防止層２５およびｎ型コンタクト層２４の側面（段差部１００）と、ｎ型コンタクト層２４の上面上とを覆うように、アンドープＡｌＧａＮからなる電流ブロック層３３が形成される。このような段差部１００を用いた選択成長を行うことによって、ＭＱＷ発光層２８上の電流通路部３２の近傍に形成された電流ブロック層３３は、約３μｍの大きい膜厚で形成されるとともに、段差部１００に形成された電流ブロック層３３は、電流通路部３２の近傍の電流ブロック層３３比べて小さい膜厚で形成される。その後、電流通路部３２（キャップ層３１）上のマスク層３７を除去する。
【００７４】
そして、図１３に示すように、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、電流通路部３２の近傍の電流ブロック層３３の一部上と、電流ブロック層３３上に露出された電流通路部３２（キャップ層３１）とを覆うように、約１μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層３４を形成する。
【００７５】
次に、メタルマスクおよびＥＢ蒸着法を用いて、ウェハ上の所定領域に、たとえば約７０μｍの幅と約３μｍ〜約５μｍの膜厚を有するストライプ形状のＮｉマスク層（図示せず）を形成する。そして、このＮｉマスク層をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、電流ブロック層３３およびｎ型コンタクト層２４の一部領域を除去することによって、図１４に示すように、ｎ型コンタクト層２４の上面の一部を露出させる。その後、上記Ｎｉマスクを塩酸などを用いて除去する。
【００７６】
最後に、図８に示したように、ｐ型コンタクト層３４上に、Ａｕ／Ｐｄからなるｐ側電極３５を形成する。また、エッチングにより露出されたｎ型コンタクト層２４の表面上に、Ａｕ／Ｔｉからなるｎ側電極３６を形成する。そして、上記のようにして形成されたウェハを、たとえば劈開することにより、ストライプ形状の伸延する方向に、約３００μｍの共振器長さを有する共振器構造を形成する。このようにして、第２実施形態の窒化物系半導体レーザ素子が製造される。
【００７７】
第２実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、段差部１００を用いて選択成長により電流ブロック層３３を形成することによって、電流ブロック層３３の結晶性を向上させることができる。また、段差部１００を用いて電流ブロック層３３を選択成長させることによって、容易に、厚みの小さい電流ブロック層３３の領域を電流通路部３２の近傍以外の領域に位置する段差部１００に形成することができる。それによって、電流ブロック層３３と、大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型コンタクト層２４との格子定数の差に起因して電流ブロック層３３に加わる歪みが、電流ブロック層３３の厚みの小さい領域に集中しやすくなる。これにより、電流通路部３２の近傍における電流ブロック層３３にクラックや格子欠陥が発生するのを抑制することができる。
【００７８】
（第３実施形態）
図１５は、本発明の第３実施形態による窒化物系半導体レーザ素子を示した断面図である。図１５を参照して、本発明の第３実施形態による窒化物系半導体レーザ素子の構造について説明する。この第３実施形態では、実屈折率導波型のセルフアライン型の窒化物系半導体レーザ素子について説明する。
【００７９】
第３実施形態による窒化物系半導体レーザ素子の構造としては、ｎ型Ｓｉ（１１１）面基板４１（以下、「ｎ型Ｓｉ基板４１」という）上に、約１５ｎｍの膜厚を有するｎ型ＡｌＧａＮからなるバッファ層４２、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型ＧａＮ層４３、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層４４、約１μｍの膜厚を有するｎ型ＡｌＧａＮからなるｎ型第２クラッド層４５、および、約５０ｎｍの膜厚を有するｎ型ＧａＮからなるｎ型第１クラッド層４６が形成されている。
【００８０】
また、ｎ型第１クラッド層４６上には、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層４７が形成されている。このＭＱＷ発光層４７は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。なお、ｎ型Ｓｉ基板４１は、本発明の「基板」の一例であり、ｎ型ＧａＮ層４３は、本発明の「窒化物系半導体層」の一例である。また、ＭＱＷ発光層４７は、本発明の「発光層」の一例である。
【００８１】
ＭＱＷ発光層４７上には、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層４８が形成されている。ｐ型第１クラッド層４８の上面上の一部領域には、約８μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層４９が形成されている。また、マスク層４９間の開口部に露出されたｐ型第１クラッド層４８の上面上には、開口部を有するとともに、約３μｍの膜厚を有するアンドープＡｌＧａＮ（Ａｌ組成：０．２）からなる電流ブロック層５０が幅Ｗ２（約８μｍ）で形成されている。電流ブロック層５０の開口部内のｐ型第１クラッド層４８上には、約０．４５μｍの膜厚を有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層５２が形成されている。このｐ型第２クラッド層５２は、逆メサ形状（逆台形形状）を有するとともに、ｐ型第２クラッド層５２のｐ型第１クラッド層４８側の面は、約２μｍの幅Ｗ１を有するように形成されている。また、ｐ型第２クラッド層５２の側面は、電流ブロック層５０の開口部の内側面に接触するように形成されている。なお、ｐ型第１クラッド層４８は、本発明の「第１クラッド層」の一例であり、ｐ型第２クラッド層５２は、本発明の「第２クラッド層」の一例である。
【００８２】
また、電流ブロック層５０の上面上には、Ｓｉ3Ｎ4などのＳｉ窒化物からなるマスク層５１が形成されている。また、ｐ型第２クラッド層５２上およびマスク層５１上には、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層５３が形成されている。ｐ型第２クラッド層５２およびｐ型コンタクト層５３によって、幅Ｗ１（第３実施形態では、約２μｍ）を有する電流通路部が構成されている。また、マスク層４９間の開口部の幅（電流通路部および電流ブロック層５０の合計幅）Ｗ２（約８μｍ）は、電流通路部（ｐ型第２クラッド層５２の下面）の幅Ｗ１（約２μｍ）の３倍以上７倍以下の範囲（本実施形態では４倍）に設定されている。これは、以下の理由による。
【００８３】
すなわち、電流通路部および電流ブロック層５０の合計幅Ｗ２が、電流通路部の幅Ｗ１の３倍よりも小さい場合には、電流ブロック層５０の形成範囲が小さくなり過ぎるために、横方向の光閉じ込めが不十分になる。また、電流通路部および電流ブロック層５０の合計幅Ｗ２が、電流通路部の幅Ｗ１の７倍よりも大きい場合には、電流ブロック層５０に加わる歪みが増加するために、電流ブロック層５０に格子欠陥が多く発生したり、クラックが入る。このため、電流通路部および電流ブロック層５０の合計幅Ｗ２を、電流通路部の幅Ｗ１の３倍以上７倍以下の範囲に設定するのが好ましい。また、各層４２〜４８、５０、５２および５３は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。
【００８４】
ｐ型コンタクト層５３上には、Ａｕ／Ｐｄからなるｐ側電極５４が形成されている。また、導電性を有するｎ型Ｓｉ基板４１の裏面には、Ａｕ／Ｔｉからなるｎ側電極５５が形成されている。
【００８５】
第３実施形態では、上記のように、電流ブロック層５０を、マスク層４９間の開口部の幅Ｗ２（約８μｍ）の範囲内に形成することによって、電流ブロック層５０を電流通路部の近傍にのみ形成することができる。それによって、電流ブロック層５０が電流通路部の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層５０の幅が小さくなる。これにより、電流ブロック層５０と、Ｓｉ基板４１上に大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型ＧａＮ層４３との格子定数の差に起因して電流ブロック層５０に加わる歪みを緩和することができるので、電流ブロック層５０にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層５０の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００８６】
図１６〜図１９は、本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図１５〜図１９を参照して、以下に、第３実施形態による窒化物系半導体レーザ素子の製造方法について説明する。
【００８７】
まず、図１６に示すように、大気圧下のＭＯＶＰＥ法を用いて、基板温度を約１１５０℃に保持した状態で、ｎ型Ｓｉ基板４１上に、約１５ｎｍの膜厚を有するｎ型ＡｌＧａＮからなるバッファ層４２および約４μｍの膜厚を有するＳｉドープＧａＮからなるｎ型ＧａＮ層４３を形成する。次に、基板温度を約８８０℃に保持した状態で、ｎ型ＧａＮ層４３上に、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層４４を形成する。そのクラック防止層４４上に、基板温度を約１１５０℃に保持した状態で、約１μｍの膜厚ＳｉドープＡｌ0.15Ｇａ0.85Ｎからなるｎ型第２クラッド層４５および約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層４６を形成する。
【００８８】
次に、基板温度を約８８０℃に保持した状態で、ｎ型第１クラッド層４６上に、５つのアンドープＧａＮ障壁層と、４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とを交互に積層することによって、ＭＱＷ発光層４７を形成する。そして、基板温度を約１１５０℃に保持した状態で、ＭＱＷ発光層４７上に、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層４８を形成する。
【００８９】
その後、図１７に示すように、ｐ型第１クラッド層４８の上面上に、約８μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるストライプ形状のマスク層４９を形成する。そして、マスク層４９をマスクとして、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、マスク層４９間の開口部に露出されたｐ型第１クラッド層４８の上面上に、アンドープＡｌＧａＮ（Ａｌ組成：０．２）を選択成長させることにより、約３μｍの膜厚を有するアンドープＡｌＧａＮ（Ａｌ組成：０．２）からなる電流ブロック層５０を形成する。この場合、たとえば、基板温度を約１００℃上昇させた状態で、ＮＨ3の流量を、大気圧下のＭＯＶＰＥ法に用いるＮＨ3の流量の約３倍にする。このような条件下で、電流ブロック層５０を成長させると、マスク層４９間の開口部内に露出されたｐ型第１クラッド層４８の上面上から上方向にアンドープＡｌＧａＮが選択的に成長するとともに、マスク層４９上にはアンドープＡｌＧａＮは成長されない。これにより、マスク層４９間に露出されたｐ型第１クラッド層４８の上面上に、マスク層４９間の開口部の約８μｍの幅Ｗ２（図１５参照）の範囲内に電流ブロック層５０が形成される。
【００９０】
次に、図１８に示すように、電流ブロック層５０の上面上の電流通路部となる部分を除いた領域に、ＳｉＮからなるマスク層５１を形成する。そして、マスク層５１をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、ｐ型第１クラッド層４８の上面が、約２μｍの幅の分だけ露出されるまで電流ブロック層５０をエッチングする。これにより、電流ブロック層５０に電流通路部となる開口部が形成される。
【００９１】
次に、図１９に示すように、電流ブロック層５０の開口部内に露出されたｐ型第１クラッド層４８の上面上に、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、ＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層５２を成長させる。これにより、約２μｍの幅（底部幅）を有するｐ型第２クラッド層５２がセルフアライン的に形成される。そして、ｐ型第２クラッド層５２の上面上およびマスク層５１上に、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層５３を形成する。
【００９２】
なお、ＭＯＶＰＥ法を用いて、ｎ型Ｓｉ基板４１上に、窒化物系半導体からなる各層４２〜４８、５０、５２および５３を形成する際の原料ガスとしては、たとえばトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＮＨ3、ＳｉＨ4およびシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）などを用いる。
【００９３】
最後に、図１５に示したように、ｐ型コンタクト層５３上に、Ａｕ／Ｐｄからなるｐ側電極５４を形成する。また、導電性を有するｎ型Ｓｉ基板４１の裏面に、Ａｕ／Ｔｉからなるｎ側電極５５を形成する。そして、上記のようにして形成されたウェハを、たとえば劈開することにより、ストライプ形状の伸延する方向に、約３００μｍの共振器長さを有する共振器構造を形成する。このようにして、第３実施形態によるセルフアライン型の窒化物系半導体レーザ素子が製造される。
【００９４】
第３実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、マスク層４９を用いてｐ型第１クラッド層４８の上面上の電流通路部が形成される領域の近傍に、開口部を有する電流ブロック層５０を形成した後、電流ブロック層５０の開口部内のｐ型第１クラッド層４８上に、電流通路部を構成するｐ型第２クラッド層５２およびｐ型コンタクト層５３を形成することによって、容易に、電流通路部の近傍にのみ電流ブロック層５０が形成されたセルフアライン型の窒化物系半導体レーザ素子を形成することができる。これにより、電流ブロック層５０が電流通路部の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層５０の幅が小さくなる。このため、電流ブロック層５０と、大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型ＧａＮ層４３との格子定数の差に起因して電流ブロック層５０に加わる歪みを緩和することができるので、電流ブロック層５０にクラックや格子欠陥が発生するのを抑制することができる。
【００９５】
また、第３実施形態では、上記のように、マスク層４９をマスクとして、選択成長させることにより、電流ブロック層５０を形成することによって、セルフアライン型の窒化物系半導体レーザ素子において、電流ブロック層５０の結晶性を向上させることができる。
【００９６】
（第４実施形態）
図２０は、本発明の第４実施形態による窒化物系半導体レーザ素子を示した断面図である。図２０を参照して、本発明の第４実施形態による窒化物系半導体レーザ素子の構造について説明する。この第４実施形態では、セルフアライン型の窒化物系半導体レーザ素子において、ｎ型ＧａＮ基板を用いている。また、この第４実施形態では、複素屈折率導波型の窒化物系半導体レーザ素子について説明する。以下、詳細に説明する。
【００９７】
第４実施形態による窒化物系半導体レーザ素子の構造としては、ｎ型ＧａＮ（０００１）面基板６１（以下、「ｎ型ＧａＮ基板６１」という）上に、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層６２、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層６３、約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層６４、および、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層６５が形成されている。このＭＱＷ発光層６５は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。なお、ｎ型ＧａＮ基板６１は、本発明の「ＧａＮ基板」の一例であり、ＭＱＷ発光層６５は、本発明の「発光層」の一例である。
【００９８】
ＭＱＷ発光層６５上には、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層６６が形成されている。ｐ型第１クラッド層６６の上面上の一部領域には、約８μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層６７が形成されている。また、マスク層６７間の開口部に露出されたｐ型第１クラッド層６６の上面上には、開口部を有するとともに、約３μｍの膜厚を有するアンドープＧａ0.85Ｉｎ0.15Ｎからなる電流ブロック層６８が幅Ｗ２（約８μｍ）で形成されている。電流ブロック層６８の開口部内のｐ型第１クラッド層６６上には、約０．４５μｍの膜厚を有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層７０が形成されている。このｐ型第２クラッド層７０は、逆メサ形状（逆台形形状）を有するとともに、ｐ型第２クラッド層７０のｐ型第１クラッド層６６側の面は、約２μｍの幅Ｗ１を有するように形成されている。また、ｐ型第２クラッド層７０の側面は、電流ブロック層６８の開口部の内側面に接触するように形成されている。なお、ｐ型第１クラッド層６６は、本発明の「第１クラッド層」の一例であり、ｐ型第２クラッド層７０は、本発明の「第２クラッド層」の一例である。
【００９９】
また、電流ブロック層６８の上面上には、Ｓｉ3Ｎ4などのＳｉ窒化物からなるマスク層６９が形成されている。また、ｐ型第２クラッド層７０上およびマスク層６９上には、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層７１が形成されている。ｐ型第２クラッド層７０およびｐ型コンタクト層７１によって、幅Ｗ１（第４実施形態では、約２μｍ）を有する電流通路部が構成されている。また、マスク層６７間の開口部の幅（電流通路部および電流ブロック層６８の合計幅）Ｗ２（約８μｍ）は、電流通路部（ｐ型第２クラッド層７０の下面）の幅Ｗ１（約２μｍ）の３倍以上７倍以下の範囲に設定されている。この範囲に設定している理由は、第１実施形態と同様である。また、各層６２〜６６、６８、７０および７１は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。
【０１００】
ｐ型コンタクト層７１上には、Ａｕ／Ｐｄからなるｐ側電極７２が形成されている。また、導電性を有するｎ型ＧａＮ基板６１の裏面には、Ａｕ／Ｐｔ／Ｔｉ／Ａｌ／Ｔｉからなるｎ側電極７３が、Ｔｉがｎ型ＧａＮ基板６１側に接触するように形成されている。
【０１０１】
第４実施形態では、上記のように、電流ブロック層６８を、マスク層６７間の開口部の幅Ｗ２（約８μｍ）の範囲内に形成することによって、電流ブロック層６８を電流通路部の近傍にのみ形成することができる。それによって、電流ブロック層６８が電流通路部の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層６８の幅が小さくなる。これにより、電流ブロック層６８と、ｎ型ＧａＮ基板６１との格子定数の差に起因して電流ブロック層６８に加わる歪みを緩和することができるので、電流ブロック層６８にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層６８の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【０１０２】
図２１〜図２４は、本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図２０〜図２４を参照して、以下に、第４実施形態による窒化物系半導体レーザ素子の製造方法について説明する。
【０１０３】
まず、図２１に示すように、大気圧下のＭＯＶＰＥ法を用いて、基板温度を約８８０℃に保持した状態で、ｎ型ＧａＮ基板６１上に、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層６２を形成する。そのクラック防止層６２上に、基板温度を約１１５０℃に保持した状態で、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層６３および約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層６４を形成する。
【０１０４】
次に、基板温度を約８８０℃に保持した状態で、ｎ型第１クラッド層６４上に、５つのアンドープＧａＮ障壁層と、４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とを交互に積層することによって、ＭＱＷ発光層６５を形成する。そして、基板温度を約１１５０℃に保持した状態で、ＭＱＷ発光層６５上に、ＭｇドープＧａＮからなるｐ型第１クラッド層６６を形成する。
【０１０５】
その後、図２２に示すように、ｐ型第１クラッド層６６の上面上に、約８μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるストライプ形状のマスク層６７を形成する。そして、マスク層６７をマスクとして、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、マスク層６７間の開口部に露出されたｐ型第１クラッド層６６の上面上に、アンドープＧａＩｎＮを選択成長させることにより、約３μｍの膜厚を有するアンドープＧａＩｎＮからなる電流ブロック層６８を形成する。この場合、たとえば、基板温度を約１００℃上昇させた状態で、ＮＨ3の流量を、大気圧下のＭＯＶＰＥ法に用いるＮＨ3の流量の約３倍にする。このような条件下で、電流ブロック層６８を成長させると、マスク層６７間に露出されたｐ型第１クラッド層６６の上面上から上方向にアンドープＧａＩｎＮが選択的に成長するとともに、マスク層６７上にはアンドープＧａＩｎＮは成長されない。これにより、マスク層６７間に露出されたｐ型第１クラッド層６６の上面上に、マスク層６７間の開口部の約８μｍの幅Ｗ２（図２０参照）の範囲内に電流ブロック層６８が形成される。
【０１０６】
次に、図２３に示すように、電流ブロック層６８の上面上の電流通路部となる部分を除いた領域に、ＳｉＮからなるマスク層６９を形成する。そして、マスク層６９をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、ｐ型第１クラッド層６６の上面が、約２μｍの幅Ｗ１（図２０参照）分だけ露出されるまで電流ブロック層６８をエッチングする。これにより、電流ブロック層６８およびマスク層６９間に電流通路部となる開口部が形成される。
【０１０７】
次に、図２４に示すように、電流ブロック層６８の開口部内に露出されたｐ型第１クラッド層６６の上面上に、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、ＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層７０を成長させる。これにより、約２μｍの幅（底部幅）を有するｐ型第２クラッド層７０がセルフアライン的に形成される。そして、ｐ型第２クラッド層７０の上面上およびマスク層６９上に、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層７１を形成する。
【０１０８】
なお、ＭＯＶＰＥ法を用いて、ｎ型ＧａＮ基板６１上に、窒化物系半導体からなる各層６２〜６６、６８、７０および７１を形成する際の原料ガスとしては、たとえばトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＮＨ3、ＳｉＨ4およびシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）などを用いる。
【０１０９】
最後に、図２０に示したように、ｐ型コンタクト層７１上に、Ａｕ／Ｐｄからなるｐ側電極７２を形成する。また、導電性を有するｎ型ＧａＮ基板６１の裏面に、Ａｕ／Ｐｔ／Ｔｉ／Ａｌ／Ｔｉからなるｎ側電極７３をＴｉがｎ型ＧａＮ基板６１側に接触するように形成する。そして、上記のようにして形成されたウェハを、たとえば劈開することにより、ストライプ形状の伸延する方向に、約３００μｍの共振器長さを有する共振器構造を形成する。このようにして、第４実施形態によるセルフアライン型の窒化物系半導体レーザ素子が製造される。
【０１１０】
第４実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、マスク層６７を用いて、ｐ型第１クラッド層６６の上面上の電流通路部が形成される領域の近傍に、開口部を有する電流ブロック層６８を形成した後、電流ブロック層６８の開口部内のｐ型第１クラッド層６６上に、電流通路部を構成するｐ型第２クラッド層７０およびｐ型コンタクト層７１を形成することによって、容易に、電流通路部の近傍にのみ電流ブロック層６８が形成されたセルフアライン型の窒化物系半導体レーザ素子を形成することができる。これにより、電流ブロック層６８が電流通路部の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層６８の幅が小さくなる。このため、電流ブロック層６８と、ｎ型ＧａＮ基板６１との格子定数の差に起因して電流ブロック層６８に加わる歪みを緩和することができる。
【０１１１】
また、第４実施形態では、上記のように、マスク層６７をマスクとして、選択成長させることにより、電流ブロック層６８を形成することによって、セルフアライン型の窒化物系半導体レーザ素子において、電流ブロック層６８の結晶性を向上させることができる。
【０１１２】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１１３】
たとえば、上記第１〜第４実施形態において形成された窒化物系半導体レーザ素子の共振器面上に、さらに、Ｓｉ3Ｎ4、ＳｉＯ2、Ａｌ2Ｏ3またはＴｉＯ2などを積層した誘電体多層膜などの端面高反射膜や端面低反射膜を形成してもよい。
【０１１４】
また、上記第１〜第４実施形態では、窒化物系半導体レーザ素子に本発明の適用した例を示したが、本発明はこれに限らず、たとえば、面発光型半導体レーザ素子への応用も可能である。この場合、発光領域の直径をＢとすると、たとえば、発光領域の周囲にほぼ円形の開口部（好ましくは、直径３Ｂ〜７Ｂ）を有するマスク層を形成し、そのマスク層の開口部内の発光領域の周囲にのみ電流ブロック層を形成すればよい。また、発光領域の周囲にほぼ円形のテラス（平坦部）（好ましくは、直径３Ｂ〜７Ｂ）の周囲に段差部を形成した後、その段差部を利用して電流ブロック層を選択成長させれば、発光層を囲むように、段差部に電流ブロック層の膜厚の薄い部分を形成することができる。また、スーパルミネッセント発光ダイオード素子などへの応用も可能である。
【０１１５】
また、上記第１〜第４実施形態では、サファイア基板、ｎ型Ｓｉ基板およびｎ型ＧａＮ基板を用いたが、本発明はこれに限らず、スピネルなどの絶縁体基板、ＧａＡｓ、ＧａＰまたはＩｎＰなどの３−５族半導体基板、または、ＳｉＣ基板などを用いてもよい。
【０１１６】
また、上記第１〜第４実施形態では、ＭＱＷ発光層の材料としてＧａＩｎＮを用いたが、本発明はこれに限らず、ｎ型第１クラッド層およびｎ型第２クラッド層のバンドギャップより小さいバンドギャップを有する材料を用いて発光層を形成してもよい。特に、ＡｌＧａＮ、ＧａＮまたはＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ量井戸構造などの、ＧａＩｎＮに比べて大きなバンドギャップを有する発光層を有する素子では、ＡｌＢＧａＮまたはＡｌ組成の大きいＡｌＧａＮなどから構成される格子定数がさらに小さい電流ブロック層を形成する必要があるため、電流ブロック層と、ＧａＮ層またはＧａＮ基板との格子定数の差が大きくなる。この場合にも、電流ブロック層を電流通路部の近傍にのみ形成したり、電流ブロック層の厚みを電流通路部の近傍以外の部分において薄くなるように形成することによって、上記第１〜第４実施形態と同様の効果を得ることができる。
【０１１７】
また、上記第１〜第４実施形態では、ｎ型第１クラッド層およびｎ型第２クラッド層の材料としてＡｌＧａＮを用いたが、本発明はこれに限らず、ＡｌＢＧａＮ、ＡｌＢＮまたはＡｌＢＧａＩｎＮなどの、下地の層と格子定数が異なる材料であればよい。
【０１１８】
また、上記第１〜第４実施形態では、基板上に、ｎ型の各層を形成した後、ｐ型の各層を形成したが、本発明はこれに限らず、基板上に、ｐ型の各層を形成した後、ｎ型の各層を形成してもよい。
【０１１９】
また、上記第１〜第４実施形態において、窒化物系半導体の結晶構造は、ウルツ鉱型構造であってもよいし、閃亜鉛鉱型構造であってもよい。
【０１２０】
また、上記第１〜第４実施形態では、窒化物系半導体各層の結晶成長を、ＭＯＶＰＥ法などを用いて行ったが、本発明はこれに限らず、ＨＶＰＥ法、または、ＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、ＮＨ3、ＳｉＨ4およびＣｐ2Ｍｇなどを原料ガスとして用いるガスソースＭＢＥ法などを用いて結晶成長を行ってもよい。
【０１２１】
また、上記第２および第３実施形態では、発光層に関して基板側に形成されたｎ型クラッド層を構成するＡｌzＧａ1-zＮのＡｌ組成に比べて、電流ブロック層を構成するＡｌxＧａ1-xＮのＡｌ組成を大きくした。このように、電流ブロック層のＡｌ組成が大きい場合には、一般に、クラックや格子欠陥が発生しやすくなるが、本発明では、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、ｎ型クラッド層と電流ブロック層との格子定数の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。また、ｘ≦ｚの場合でも、本発明では、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。これにより、良好な結晶性を有する電流ブロック層を形成することができるという点で、同様の効果を得ることができる。
【０１２２】
【発明の効果】
以上のように、本発明によれば、窒化物系半導体発光素子において、横方向の光閉じ込めを安定化することができる。また、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を容易に形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図２】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図３】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図４】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図５】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図６】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図７】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図８】本発明の第２実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図９】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１０】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１１】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１２】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１３】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１４】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１５】本発明の第３実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図１６】本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１７】本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１８】本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１９】本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図２０】本発明の第４実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図２１】本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図２２】本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図２３】本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図２４】本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【符号の説明】
１、２１ サファイア基板（基板）
４、２４ ｎ型コンタクト層（窒化物系半導体層）
８、２８、４７、６５ ＭＱＷ発光層（発光層）
９、２９ ｐ型第１クラッド層（クラッド層）
１０、３０ ｐ型第２クラッド層（クラッド層）
１２、３２ 電流通路部
１３、４９、６７ マスク層
１４、３３、５０、６８ 電流ブロック層
４１ ｎ型Ｓｉ基板（基板）
４３ ｎ型ＧａＮ層（窒化物系半導体層）
４８、６６ ｐ型第１クラッド層（第１クラッド層）
５２、７０ ｐ型第２クラッド層（第２クラッド層）
６１ ｎ型ＧａＮ基板
１００ 段差部
【発明の属する技術分野】
本発明は、窒化物系半導体発光素子およびその製造方法に関し、特に、電流ブロック層を備えた窒化物系半導体発光素子およびその製造方法に関する。
【０００２】
【従来の技術】
近年、窒化物系半導体発光素子の一つである窒化物系半導体レーザ素子は、次世代の大容量ディスク用光源としての利用が期待されているため、その開発が盛んに行われている。従来の窒化物系半導体レーザ素子では、電流通路部となるリッジ部の側部に、リッジ部を構成する窒化物系半導体層とは逆の導電性を有する材料からなる電流ブロック層を設けた構造を有するものが知られている。このような構造を有する窒化物系半導体レーザ素子は、たとえば、特開平１０−３２１９６２号公報に開示されている。
【０００３】
上記のようなリッジ部と電流ブロック層とを有する窒化物系半導体レーザ素子の構造の一例としては、基板上に、ｎ型の窒化物系半導体層および発光層が形成されている。発光層上には、凸部（リッジ部）を有するｐ型クラッド層が形成されている。そして、電流通路部となるリッジ部の側部と、ｐ型クラッド層の上面のリッジ部以外の平坦部の全面とを覆うように、ｐ型クラッド層とは逆の導電性を有するｎ型の材料からなる電流ブロック層が形成されている。
【０００４】
上記した従来の窒化物系半導体レーザ素子において、ｐ型クラッド層と異なる屈折率を有する材料を用いて電流ブロック層を形成することにより、ｐ型クラッド層の下部の発光層と、電流ブロック層の下部の発光層との間に実効的な屈折率差を生じさせることができる。この屈折率差を利用して、発光層において横方向の光を閉じ込めることができる。
【０００５】
この場合、発光層へのレーザ光の閉じ込めを強くしたり、または、良好な垂直方向の遠視野像を得るためには、発光層上のｐ型クラッド層と電流ブロック層との屈折率差を大きくする必要がある。このように、屈折率差を大きくするためには、ＡｌＧａＮからなる電流ブロック層のＡｌ組成を大きくする方法や、ＧａＩｎＮからなる電流ブロック層のＩｎ組成を大きくする方法がある。
【０００６】
ｐ型クラッド層の材料の屈折率よりも小さい屈折率を有する材料を用いて電流ブロック層を構成することにより、発光層において、実効的な屈折率差を形成することができる。たとえば、ｐ型クラッド層および電流ブロック層をＡｌＧａＮを用いて形成する場合、電流ブロック層を構成するＡｌＧａＮのＡｌ組成を、ｐ型クラッド層を構成するＡｌＧａＮのＡｌ組成に比べて大きくすることによって、発光層において横方向に光を閉じ込めることができる。このような構造を有する窒化物系半導体レーザ素子は、一般に、実屈折率導波型レーザと呼ばれる。
【０００７】
また、電流ブロック層を発光層のバンドギャップに比べて小さいバンドギャップを有する材料によって構成することも可能である。たとえば、発光層および電流ブロック層をＩｎＧａＮを用いて形成するとともに、電流ブロック層を構成するＩｎＧａＮのＩｎ組成を、発光層を構成するＩｎＧａＮのＩｎ組成に比べて大きくすることによって、発光層で発生した光の一部を電流ブロック層により吸収させることができる。これにより、横方向に光を閉じ込めることができる。このような構造を有する窒化物系半導体レーザ素子は、一般に、複素屈折率導波型レーザと呼ばれる。
【０００８】
【発明が解決しようとする課題】
上記した従来の実屈折率導波型レーザでは、電流ブロック層が基板または基板上の厚みの大きい窒化物系半導体層の上方に形成されている。この場合、基板または基板上の厚みの大きい窒化物系半導体層として、ＧａＮを用いると、電流ブロック層を構成するＡｌＧａＮの格子定数は、ＧａＮの格子定数に比べて小さいので、ＡｌＧａＮからなる電流ブロック層のＡｌ組成を大きくすると、電流ブロック層に歪みが加わる。このため、電流ブロック層にクラックや格子欠陥が発生しやすいという不都合が生じる。その結果、電流ブロック層を厚く形成するのが困難になるので、横方向の光閉じ込めを安定化するのは困難であるという問題点があった。
【０００９】
また、上記した従来の複素屈折率導波型レーザにおいても、従来の実屈折率型レーザと同様、電流ブロック層が基板または基板上の厚みの大きい窒化物系半導体層の上方に形成されている。この場合、基板または基板上の厚みの大きい窒化物系半導体層として、ＧａＮを用いると、電流ブロック層を構成するＩｎＧａＮの格子定数は、ＧａＮの格子定数に比べて大きいので、ＩｎＧａＮからなる電流ブロック層のＩｎ組成を大きくすると、電流ブロック層に歪みが加わる。このため、電流ブロック層に格子欠陥が発生しやすいという不都合が生じる。この場合にも、電流ブロック層を厚く形成するのが困難になるので、横方向の光閉じ込めを安定化するのは困難であるという問題点があった。
【００１０】
この発明は、上記のような課題を解決するためになされたものであり、
この発明の１つの目的は、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を提供することである。
【００１１】
この発明のもう１つの目的は、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を容易に形成することが可能な窒化物系半導体発光素子の製造方法を提供することである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、この発明の第１の局面による窒化物系半導体発光素子は、発光層と、発光層上に形成され、第１窒化物系半導体からなるとともに、電流通路部を含むクラッド層と、電流通路部の側面を覆うように形成され、第２窒化物系半導体からなる電流ブロック層とを備え、電流通路部の近傍以外の領域に、電流ブロック層が形成されていない領域を含む。たとえば、発光層上に電流ブロック層が形成されていない領域を含んでいてもよい。
【００１３】
この第１の局面による窒化物系半導体発光素子では、電流通路部の近傍以外の領域に電流ブロック層が形成されていない領域を含むように構成することによって、電流ブロック層が電流通路部の近傍以外の全面に形成される場合に比べて、電流ブロック層の幅が小さくなる。これにより、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００１４】
上記第１の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、電流通路部の近傍にのみ形成されている。このように構成すれば、電流ブロック層の幅が小さくなるので、電流ブロック層に加わる歪みをより緩和することができる。
【００１５】
上記の窒化物系半導体発光素子において、電流通路部および電流ブロック層の合計幅は、電流通路部の幅の３倍以上７倍以下であるのが好ましい。すなわち、電流通路部および電流ブロック層の合計幅が、電流通路部の幅の３倍よりも小さくなると、電流ブロック層の形成範囲が小さくなりすぎるために、横方向の光閉じ込めが不十分になる。また、電流通路部および電流ブロック層の合計幅が、電流通路部の幅の７倍よりも大きくなると、電流ブロック層に加わる歪みが増加するために、電流ブロック層に結晶欠陥が多く発生したり、クラックが入りやすくなる。したがって、電流通路部および電流ブロック層の合計幅は、電流通路部の幅の３倍以上７倍以下であるのが好ましい。
【００１６】
また、上記の窒化物系半導体発光素子において、好ましくは、クラッド層上に電流通路部から所定の間隔を隔てて形成され、電流ブロック層を選択成長させるためのマスク層をさらに備える。このように構成すれば、マスク層を用いて、電流ブロック層を選択成長させることができるので、電流ブロック層の結晶性を向上させることができる。この場合、マスク層は、電流通路部から、電流通路部の幅の１倍以上３倍以下の間隔を隔てて形成されている。このように構成すれば、マスク層をマスクとして、電流通路部の近傍にのみ電流ブロック層を選択成長させることができるので、電流ブロック層に加わる歪みを容易に緩和することができる。この場合、マスク層は、Ｓｉ、ＴｉおよびＺｒからなるグループより選択される少なくとも１つの元素を含有する酸化膜または窒化膜を含むのが好ましい。
【００１７】
また、上記の窒化物系半導体発光素子において、好ましくは、クラッド層は、電流通路部を構成する凸部と、平坦部とを含み、電流ブロック層は、凸部の側面上および平坦部上に形成されている。このように構成すれば、クラックなどの発生が抑制された電流ブロック層を含むリッジ型の半導体発光素子を容易に得ることができる。この場合、マスク層は、クラッド層の平坦部上に形成され、電流ブロック層は、クラッド層の凸部の側面上と、クラッド層の平坦部上と、マスク層上とに形成されていてもよい。
【００１８】
また、上記の窒化物系半導体発光素子において、好ましくは、電流ブロック層は、開口部を含み、クラッド層は、実質的に平坦な上面を有する第１クラッド層と、開口部内で第１クラッド層上に形成され、電流通路部を有する第２クラッド層とを含む。このように構成すれば、クラックなどの発生が抑制された電流ブロック層を含むセルフアライン型の半導体発光素子を容易に得ることができる。
【００１９】
この発明の第２の局面による窒化物系半導体発光素子は、発光層と、発光層上に形成され、第１窒化物系半導体からなるとともに、電流通路部を含むクラッド層と、電流通路部の側面を覆うように形成され、第２窒化物系半導体からなる電流ブロック層とを備え、電流ブロック層は、電流通路部の近傍以外の領域に、電流通路部の近傍における厚みよりも厚みの小さい領域を含む。
【００２０】
この第２の局面による窒化物系半導体発光素子では、電流ブロック層を、電流通路部の近傍以外の領域に、電流通路部の近傍における厚みよりも厚みの小さい領域を含むように構成することによって、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みが、電流ブロック層の厚みの小さい領域に集中しやすくなる。これにより、電流通路部の近傍以外の電流ブロック層の厚みの小さい領域に、結晶欠陥やクラックが発生しやすくなるので、電流通路部の近傍における電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流通路部の近傍における電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００２１】
上記第２の局面による窒化物系半導体発光素子において、好ましくは、電流通路部の近傍以外の領域に形成された段差部をさらに備え、電流通路部の近傍における厚みよりも厚みの小さい電流ブロック層の領域は、段差部に形成されている。このように構成すれば、段差部を用いて電流ブロック層を選択成長させることができるので、電流ブロック層の結晶性を向上させることができる。また、段差部を用いて電流ブロック層を選択成長すれば、容易に、厚みの小さい電流ブロック層の領域を段差部に形成することができる。この場合、好ましくは、段差部は、電流通路部から、電流通路部の幅の１倍以上３倍以下離れた位置に形成されている。
【００２２】
上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、Ｂ、Ｇａ、Ａｌ、ＩｎおよびＴｌからなるグループより選択される少なくとも１つの元素と、Ｎとを含む。
【００２３】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、ＧａＮ基板上または基板上に形成されたＧａＮ層上のうちのいずれかに形成されており、電流ブロック層は、ＧａＮより格子定数の小さい第２窒化物系半導体層を含む。この場合、電流ブロック層とＧａＮとの格子定数の差に起因して電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層の格子定数を小さくしたり、または、電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。たとえば、ＧａＮより格子定数の小さい窒化物系半導体層としてＡｌＧａＮを、電流ブロック層は含んでいてもよい。その結果、ＡｌＧａＮのＡｌ組成を高くすることができるので、横方向の光閉じ込めを安定化することができる。
【００２４】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、クラッド層を構成する第１窒化物系半導体層の屈折率より小さい屈折率を有する第２窒化物系半導体層を含む。この場合、クラッド層と電流ブロック層との屈折率の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００２５】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、クラッド層を構成する第１窒化物系半導体層の格子定数より小さい格子定数を有する第２窒化物系半導体層を含む。この場合、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、良好な結晶性を有する電流ブロック層を形成することができる。また、クラッド層と電流ブロック層との格子定数の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００２６】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、ＡｌxＧａ1-xＮ層を含み、クラッド層は、ＡｌyＧａ1-yＮ層を含み、電流ブロック層およびクラッド層は、ｘ＞ｙを満たす組成を有するように形成されている。この場合、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、良好な結晶性を有する電流ブロック層を形成することができる。また、クラッド層と電流ブロック層とのＡｌ組成の差を大きくすることができるので、クラッド層と電流ブロック層との屈折率の差を大きくすることができる。その結果、横方向の光閉じ込めを安定化することができる。
【００２７】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、ＧａＮ基板上または基板上に形成されたＧａＮ層上のうちのいずれかに形成されており、電流ブロック層は、ＧａＮの格子定数より大きな格子定数を有する第２窒化物系半導体層を含む。この場合、電流ブロック層とＧａＮとの格子定数の差に起因する電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層に格子欠陥が発生するのを抑制することができる。その結果、良好な結晶性を有する電流ブロック層を形成することができる。また、電流ブロック層の格子定数を大きくしたり、または、電流ブロック層の厚みを大きくしたりすることができるので、横方向の光閉じ込めを安定化することができる。たとえば、電流ブロック層を、ＧａＮより格子定数の小さい窒化物系半導体層であるＧａＩｎＮを含むように形成してもよい。この場合、ＧａＩｎＮのＩｎ組成を大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００２８】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、発光層で発光する光を吸収する第２窒化物系半導体層を含む。この場合、発光層で発生する光を、電流ブロック層においてより多く吸収することができる。その結果、クラッド層と電流ブロック層との屈折率の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。たとえば、電流ブロック層を、発光層よりバンドギャップの小さい第２窒化物系半導体層を含むように形成してもよい。
【００２９】
また、上記第１または第２の局面による窒化物系半導体発光素子において、好ましくは、電流ブロック層は、Ｇａ1-xＩｎxＮ層を含み、発光層は、Ｇａ1-yＩｎyＮ層を含み、電流ブロック層および発光層は、ｘ＞ｙを満たす組成を有するように形成されている。この場合、電流ブロック層に格子欠陥が発生するのを抑制することができるので、電流ブロック層と発光層とのＩｎ組成の差を大きくすることができる。その結果、良好な結晶性を有する電流ブロック層を形成することができる。また、発光層で発生する光を、電流ブロック層においてより多く吸収することができる。これにより、クラッド層と電流ブロック層との屈折率の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００３０】
この発明の第３の局面による窒化物系半導体発光素子の製造方法は、発光層上に、第１窒化物系半導体からなるとともに、電流通路部を含むクラッド層を形成する工程と、電流通路部の側面を覆うように、電流通路部の近傍に第２窒化物系半導体からなる電流ブロック層を形成するとともに、電流通路部の近傍以外の領域に、電流ブロック層が形成されていない領域を形成する工程とを備えている。
【００３１】
この第３の局面による窒化物系半導体発光素子の製造方法では、上記のように、電流通路部の近傍以外の領域に、電流ブロック層が形成されていない領域を形成することによって、電流ブロック層が電流通路部の近傍以外の全面に形成される場合に比べて、電流ブロック層の幅が小さくなる。これにより、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を容易に形成することができる。
【００３２】
上記第３の局面による窒化物系半導体発光素子の製造方法において、好ましくは、クラッド層上に電流通路部から所定の間隔を隔てて、マスク層を形成する工程をさらに備え、電流ブロック層を形成する工程は、マスク層を用いて、電流ブロック層を選択成長させることによって、電流通路部の側面を覆うように、電流通路部の近傍にのみ電流ブロック層を形成する工程を含む。このように構成すれば、マスク層を用いて、電流ブロック層を選択成長させることができるので、電流ブロック層の結晶性を向上させることができる。また、マスク層をマスクとして、電流通路部の近傍にのみ電流ブロック層を選択成長させることができるので、電流ブロック層に加わる歪みを容易に緩和することができる。
【００３３】
この発明の第４の局面による窒化物系半導体発光素子の製造方法は、発光層上に、第１窒化物系半導体からなるとともに、電流通路部を含むクラッド層を形成する工程と、電流通路部の側面を覆うとともに、電流通路部の近傍以外の領域に電流通路部の近傍における厚みよりも厚みの小さい領域を含む第２窒化物系半導体からなる電流ブロック層を形成する工程とを備えている。
【００３４】
この第４の局面による窒化物系半導体発光素子の製造方法では、電流通路部の近傍以外の領域に、電流通路部の近傍における厚みよりも厚みの小さい領域を含む電流ブロック層を形成することによって、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みが、電流ブロック層の厚みの小さい領域に集中しやすくなる。これにより、電流通路部の近傍以外の電流ブロック層の厚みの小さい領域に、結晶欠陥やクラックが発生しやすくなるので、電流通路部の近傍における電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流通路部の近傍における電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を容易に形成することができる。
【００３５】
上記第４の局面による窒化物系半導体発光素子の製造方法において、好ましくは、電流ブロック層を形成する工程は、電流通路部の近傍以外の領域に段差部を形成する工程と、段差部を用いて、電流通路部の近傍に電流ブロック層を選択成長させることによって、段差部に、電流通路部の近傍における電流ブロック層の厚みよりも厚みの小さい電流ブロック層の領域を形成する工程とを含む。このように構成すれば、段差部を用いて電流ブロック層を選択成長させることができるので、電流ブロック層の結晶性を向上させることができる。また、段差部を用いて電流ブロック層を選択成長すれば、容易に、厚みの小さい電流ブロック層の領域を段差部に形成することができる。
【００３６】
この発明の第５の局面による窒化物系半導体発光素子の製造方法は、発光層上に、第１窒化物系半導体からなる第１クラッド層を形成する工程と、電流通路部が形成される領域の近傍に、開口部を有する第２窒化物系半導体からなる電流ブロック層を形成する工程と、電流ブロック層の開口部内の、第１クラッド層上に、電流通路部を構成する第３窒化物系半導体からなる第２クラッド層を形成する工程とを備えている。
【００３７】
この第５の局面による窒化物系半導体発光素子の製造方法では、上記のように、電流通路部が形成される領域の近傍に、開口部を有する第２窒化物系半導体からなる電流ブロック層を形成した後、電流ブロック層の開口部内の、第１クラッド層上に、電流通路部を構成する第３窒化物系半導体からなる第２クラッド層を形成することによって、容易に、電流通路部の近傍にのみ電流ブロック層が形成されたセルフアライン型の窒化物系半導体発光素子を形成することができる。これにより、電流ブロック層が電流通路部の近傍以外の全面に形成される場合に比べて、電流ブロック層の幅が小さくなる。このため、電流ブロック層と、窒化物系半導体基板または基板上に形成された窒化物系半導体層との格子定数の差に起因して電流ブロック層に加わる歪みを緩和することができるので、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することが可能なセルフアライン型の窒化物系半導体発光素子を容易に形成することができる。
【００３８】
上記第５の局面による窒化物系半導体発光素子の製造方法において、好ましくは、第１クラッド層上に、電流通路部が形成される領域から所定の間隔を隔てて、マスク層を形成する工程をさらに備え、電流ブロック層を形成する工程は、マスク層を用いて、電流ブロック層を選択成長させることによって、電流通路部が形成される領域の近傍にのみ電流ブロック層を形成する工程を含む。このように構成すれば、マスク層を用いて、電流ブロック層を選択成長させることができるので、セルフアライン型の窒化物系半導体発光素子において、電流ブロック層の結晶性を向上させることができる。また、マスク層をマスクとして、電流通路部の近傍にのみ電流ブロック層を選択成長させることができるので、セルフアライン型の窒化物系半導体発光素子において、電流ブロック層に加わる歪みを容易に緩和することができる。
【００３９】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００４０】
（第１実施形態）
図１は、本発明の第１実施形態による窒化物系半導体レーザ素子を示した断面図である。図１を参照して、本発明の第１実施形態による窒化物系半導体レーザ素子の構造について説明する。この第１実施形態による窒化物系半導体レーザ素子は、複素屈折率導波型レーザ素子である。
【００４１】
第１実施形態による窒化物系半導体レーザ素子の構造としては、サファイア（０００１）面基板１（以下、「サファイア基板１」という）上に、約１５ｎｍの膜厚を有するＡｌＧａＮからなるバッファ層２、および、約０．５μｍの膜厚を有するアンドープＧａＮ層３が形成されている。アンドープＧａＮ層３上には、約７０μｍの幅のメサ状部を有するとともに、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型コンタクト層４が形成されている。なお、サファイア基板１は、本発明の「基板」の一例であり、ｎ型コンタクト層４は、本発明の「窒化物系半導体層」の一例である。
【００４２】
そのｎ型コンタクト層４のメサ状部の上面上には、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層５、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層６、約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層７、および、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層８が形成されている。このＭＱＷ発光層８は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。なお、ＭＱＷ発光層は、本発明の「発光層」の一例である。
【００４３】
ＭＱＷ発光層８上には、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層９が形成されている。ｐ型第１クラッド層９の上面上には、約２μｍの幅と約０．４５μｍの膜厚とを有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層１０が形成されている。また、ｐ型第２クラッド層１０の上面上のほぼ全面に接触するように、約５０ｎｍの膜厚を有するｐ型ＧａＮからなるキャップ層１１が形成されている。これらのｐ型第２クラッド層１０およびキャップ層１１によって、幅Ｗ１（第１実施形態では、約２μｍ）を有する電流通路部（リッジ部）１２が構成されている。なお、ｐ型第１クラッド層９およびｐ型第２クラッド層１０は、本発明の「クラッド層」の一例である。
【００４４】
また、ｐ型第１クラッド層９の上面上には、電流通路部１２を中心として約１０μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層１３が形成されている。このマスク層１３の開口部に露出されたｐ型第１クラッド層９の上面上、および、マスク層１３の上面上の一部領域には、電流通路部１２の側部を埋め込むように、約３μｍの膜厚を有するＳｉドープＧａＩｎＮ（Ｉｎ組成：０．２）からなる電流ブロック層１４が形成されている。この場合、電流通路部１２および電流ブロック層１４の合計幅Ｗ２（約１０μｍ）は、電流通路部１２の幅Ｗ１（約２μｍ）の３倍以上７倍以下の範囲（第１実施形態では５倍）に設定されている。これは、以下の理由による。
【００４５】
すなわち、電流通路部１２および電流ブロック層１４の合計幅Ｗ２が、電流通路部１２の幅Ｗ１の３倍よりも小さい場合には、電流ブロック層１４の形成範囲が小さくなり過ぎるために、横方向の光閉じ込めが不十分になる。また、電流通路部１２および電流ブロック層１４の合計幅Ｗ２が、電流通路部１２の幅Ｗ１の７倍よりも大きい場合には、電流ブロック層１４に加わる歪みが増加するために、電流ブロック層１４に格子欠陥が多く発生する。このため、電流通路部１２および電流ブロック層１４の合計幅Ｗ２を、電流通路部１２の幅Ｗ１の３倍以上７倍以下の範囲に設定するのが好ましい。
【００４６】
そして、電流通路部１２上および電流ブロック層１４上には、電流通路部１２（キャップ層１１）の上面上のほぼ全面を覆うとともに、電流ブロック層１４の上面上の一部領域を覆うように、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層１５が形成されている。なお、各層２〜１１、１４および１５は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。
【００４７】
ｐ型コンタクト層１５上には、Ａｕ／Ｐｄからなるｐ側電極１６が形成されている。また、ｎ型コンタクト層４の露出された表面上には、Ａｕ／Ｔｉからなるｎ側電極１７が形成されている。
【００４８】
第１実施形態では、上記のように、電流ブロック層１４を、マスク層１３の開口部の幅Ｗ２（約１０μｍ）の範囲内に形成することによって、電流ブロック層１４を電流通路部１２の近傍にのみ形成することができる。それによって、電流ブロック層１４が電流通路部１２の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層１４の幅が小さくなる。これにより、電流ブロック層１４と、サファイア基板１上に大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型コンタクト層４との格子定数の差に起因して電流ブロック層１４に加わる歪みを緩和することができるので、電流ブロック層１４に格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層１４の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００４９】
図２〜図７は、本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図１〜図７を参照して、以下に、第１実施形態による窒化物系半導体レーザ素子の製造方法について説明する。
【００５０】
まず、図２に示すように、大気圧下のＭＯＶＰＥ法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：有機金属気相成長法）を用いて、基板温度を約６００℃に保持した状態で、サファイア基板１上に、約１５ｎｍの膜厚を有するＡｌＧａＮからなるバッファ層２を形成する。次に、基板温度を約１１５０℃に保持した状態で、バッファ層２上に、約０．５μｍの膜厚を有するアンドープＧａＮ層３および約４μｍの膜厚を有するＳｉドープＧａＮからなるｎ型コンタクト層４を形成する。さらに、基板温度を約８８０℃に保持した状態で、ｎ型コンタクト層４上に、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層５を形成する。そのクラック防止層５上に、基板温度を約１１５０℃に保持した状態で、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層６および約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層７を形成する。
【００５１】
次に、基板温度を約８８０℃に保持した状態で、ｎ型第１クラッド層７上に、５つのアンドープＧａＮ障壁層と、４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とを交互に積層することによって、ＭＱＷ発光層８を形成する。そして、基板温度を約１１５０℃に保持した状態で、ＭＱＷ発光層８上に、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層９、約０．４５μｍの膜厚を有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層１０および約５０ｎｍの膜厚を有するｐ型ＧａＮからなるキャップ層１１を順次形成する。
【００５２】
その後、キャップ層１１上の所定領域に、図３に示すように、約２μｍの幅を有するストライプ形状のＮｉマスク層１８を形成する。そして、このＮｉマスク層１８をマスクとして、ＲＩＥ（反応性イオンエッチング）法などを用いて、たとえばＣＦ4をエッチングガスとして、キャップ層１１およびｐ型第２クラッド層１０を、ｐ型第１クラッド層９が露出するまでエッチングする。これにより、図３に示されるような、約２μｍの幅を有するｐ型第２クラッド層１０およびキャップ層１１からなる電流通路部（リッジ部）１２が形成される。その後、Ｎｉマスク層１８を除去する。
【００５３】
次に、たとえばＥＣＲプラズマＣＶＤ法を用いて、全面を覆うようにＳｉ3Ｎ4などのＳｉ窒化物層（図示せず）を形成した後、フォトリソグラフィー技術と、ＢＨＦ（バッファードフッ酸）を用いたウェットエッチングとを用いてパターニングすることによって、図４に示されるような、マスク層１３を形成する。このマスク層１３は、電流通路部１２（キャップ層１１）の上面上、および、ｐ型第１クラッド層９の上面上の一部領域に形成される。このｐ型第１クラッド層９の上面上のマスク層１３は、電流通路部１２を中心として約１０μｍの幅の開口部を有するように形成されている。そして、マスク層１３間の開口部内には、ｐ型第１クラッド層９の上面が露出されている。
【００５４】
次に、図５に示すように、マスク層１３をマスクとして、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法により、露出されたｐ型第１クラッド層９の上面上に、電流通路部１２の側部を覆うように、約３μｍの膜厚を有する電流ブロック層１４を選択成長させる。この場合、たとえば、基板温度を約８８０℃に保持した状態で、ＮＨ3の流量を、大気圧下のＭＯＶＰＥ法に用いるＮＨ3の流量の約３倍にする。このような条件下で、電流ブロック層１４を成長させると、マスク層１３間の開口部内に露出されたｐ型第１クラッド層９の上面上、および、マスク層１３の上面上の一部領域上に、電流通路部１２の側部を覆うように、電流ブロック層１４が形成される。その後、電流通路部１２（キャップ層１１）上のマスク層１３を除去する。
【００５５】
そして、図６に示すように、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、電流通路部１２（キャップ層１１）上および電流ブロック層１４上に、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層１５を形成する。この場合、電流通路部１２（キャップ層１１）上および電流ブロック層１４上に、選択的にＭｇドープＧａＮが成長される条件下で、ＭｇドープＧａＮを成長させる。これにより、電流通路部１２を中心として、約８μｍの幅を有するｐ型コンタクト層１５が形成される。なお、ＭＯＶＰＥ法を用いて、サファイア基板１上に、窒化物系半導体からなる各層２〜１１、１４および１５を形成する際の原料ガスとしては、たとえばトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＮＨ3、ＳｉＨ4およびシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）などを用いる。
【００５６】
次に、メタルマスクおよびＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着法を用いて、ウェハ上の所定領域に、たとえば約７０μｍの幅と約３μｍ〜約５μｍの膜厚を有するストライプ形状のＮｉマスク（図示せず）を形成する。その後、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、このＮｉマスクをマスクとして、マスク層１３、ｐ型第１クラッド層９、ＭＱＷ発光層８、ｎ型第１クラッド層７、ｎ型第２クラッド層６、クラック防止層５およびｎ型コンタクト層４の一部領域を除去することによって、図７に示されるような、約７０μｍの幅を有するメサ状部が形成される。その後、Ｎｉマスクを塩酸などを用いて除去する。
【００５７】
最後に、図１に示したように、ｐ型コンタクト層１５上に、Ａｕ／Ｐｄからなるｐ側電極１６を形成する。また、エッチングにより露出されたｎ型コンタクト層４の表面上に、Ａｕ／Ｔｉからなるｎ側電極１７を形成する。そして、上記のようにして形成されたウェハを、たとえば劈開することにより、ストライプ形状の伸延する方向に、約３００μｍの共振器長さを有する共振器構造を形成する。このようにして、第１実施形態による窒化物系半導体レーザ素子が製造される。
【００５８】
第１実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、マスク層１３をマスクとして、選択成長により電流ブロック層１４を形成することによって、電流通路部１２の近傍にのみ、電流ブロック層１４を形成することができる。これにより、電流ブロック層１４と、大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型コンタクト層４との格子定数の差に起因して電流ブロック層１４に加わる歪みを緩和することができる。
【００５９】
（第２実施形態）
図８は、本発明の第１実施形態による窒化物系半導体レーザ素子を示した断面図である。図８を参照して、本発明の第２実施形態による窒化物系半導体レーザ素子の構造について説明する。第２実施形態よる窒化物系半導体レーザ素子は、実屈折率型レーザ素子である。また、上記第１実施形態では、マスク層を用いて電流通路部の近傍にのみ電流ブロック層を選択成長させる例を示したが、この第２実施形態では、段差部を用いて電流ブロック層を選択成長させることにより、電流通路部の近傍以外の領域に、電流通路部の近傍における電流ブロック層の厚みよりも小さい厚みを有する電流ブロック層を形成する例を示す。以下、詳細に説明する。
【００６０】
すなわち、第２実施形態による窒化物系半導体レーザ素子の構造としては、サファイア（０００１）面基板２１（以下、「サファイア基板２１」という）上に、約１５ｎｍの膜厚を有するＡｌＧａＮからなるバッファ層２２、および、約０．５μｍの膜厚を有するアンドープＧａＮ層２３が形成されている。アンドープＧａＮ層２３上には、約１０μｍの幅のメサ状部を有するとともに、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型コンタクト層２４が形成されている。なお、サファイア基板２１は、本発明の「基板」の一例であり、ｎ型コンタクト層２４は、本発明の「窒化物系半導体層」の一例である。
【００６１】
そのｎ型コンタクト層２４のメサ状部上には、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層２５、約１μｍの膜厚を有するＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型第２クラッド層２６、約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層２７、および、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層２８が、約１０μｍの幅を有するように形成されている。このＭＱＷ発光層２８は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。なお、ＭＱＷ発光層２８は、本発明の「発光層」の一例である。
【００６２】
ＭＱＷ発光層２８の上面上のほぼ中心には、約２μｍの幅と約４０ｎｍの膜厚とを有するＭｇドープＧａＮからなるｐ型第１クラッド層２９が形成されている。また、ｐ型第１クラッド層２９の上面上のほぼ全面に接触するように、約２μｍの幅と約０．４５μｍの膜厚とを有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層３０、および、約２μｍの幅と約５０ｎｍの膜厚とを有するｐ型ＧａＮからなるキャップ層３１が形成されている。これらのｐ型第１クラッド層２９、ｐ型第２クラッド層３０およびキャップ層３１によって、幅Ｗ１（第２実施形態では、約２μｍ）を有する電流通路部３２が構成されている。
【００６３】
また、電流通路部３２の両側に位置するＭＱＷ発光層２８の上面の露出部分（テラス）２８ａは、それぞれ、約４μｍの幅を有する。また、テラス２８ａの外側には、高さ約３μｍの段差部１００が形成されている。つまり、段差部１００は、電流通路部３２からテラス２８ａの幅（約４μｍ）だけ離れた位置に形成されている。このように、段差部１００は、電流通路部３２から電流通路部３２の幅（約２μｍ）の１倍以上３倍以下（本実施形態では２倍（約４μｍ））だけ離れた位置に形成するのが好ましい。なお、ｐ型第１クラッド層２９およびｐ型第２クラッド層３０は、本発明の「クラッド層」の一例である。
【００６４】
また、電流通路部３２の側部の一部と、ＭＱＷ発光層２８の上面上と、段差部１００とを覆うように、アンドープＡｌ0.3Ｇａ0.7Ｎからなる電流ブロック層３３が形成されている。この場合、ＭＱＷ発光層２８の上面上に形成された電流ブロック層３３は、電流通路部３２の近傍のテラス２８ａ上では、約３μｍの膜厚を有するとともに、段差部１００では、電流通路部３２の近傍の電流ブロック層３３に比べて小さい膜厚で形成されている。この場合、電流通路部３２を含む段差部１００間の距離Ｗ２（約１０μｍ）は、電流通路部３２の幅Ｗ１（約２μｍ）の３倍以上７倍以下（本実施形態では５倍）になるように形成されている。
【００６５】
そして、電流通路部３２の近傍の電流ブロック層３３の上面上の一部と、電流ブロック層３３上に露出された電流通路部３２（キャップ層３１）とを覆うように、約１μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層３４が形成されている。なお、各層２２〜３１、３３および３４は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。また、ＭＯＶＰＥ法を用いて、サファイア基板２１上に、窒化物系半導体からなる各層２２〜３１、３３および３４を形成する際の原料ガスとしては、たとえばトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＮＨ3、ＳｉＨ4およびシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）などを用いる。
【００６６】
ｐ型コンタクト層３４上には、Ａｕ／Ｐｄからなるｐ側電極３５が形成されている。また、ｎ型コンタクト層２４の露出された表面上には、Ａｕ／Ｔｉからなるｎ側電極３６が形成されている。
【００６７】
第２実施形態では、上記のように、電流ブロック層３３を、電流通路部３２の近傍では、約３μｍの膜厚で厚く形成するとともに、電流通路部３２の近傍以外の領域である段差部１００では、電流ブロック層３３を薄く形成することによって、電流ブロック層３３と、サファイア基板２１上に大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型コンタクト層２４との格子定数の差に起因して電流ブロック層３３に加わる歪みが、電流ブロック層３３の厚みの小さい領域（段差部１００）に集中しやすくなる。これにより、電流通路部３２の近傍以外の電流ブロック層３３の厚みの小さい領域に、格子欠陥やクラックが発生しやすくなるので、電流通路部３２の近傍における電流ブロック層３３にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流通路部３２の近傍における電流ブロック層３３の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００６８】
図９〜図１４は、本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図８〜図１４を参照して、以下に、第２実施形態による窒化物系半導体レーザ素子の製造方法について説明する。
【００６９】
まず、図２に示した第１実施形態の成長条件と同様の条件下で、図９に示すように、大気圧下のＭＯＶＰＥ法を用いて、サファイア基板２１上に、約１５ｎｍの膜厚を有するＡｌＧａＮからなるバッファ層２２、約０．５μｍの膜厚を有するアンドープＧａＮ層２３、約４μｍの膜厚を有するＳｉドープＧａＮからなるｎ型コンタクト層２４、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層２５、約１μｍの膜厚を有するＳｉドープＡｌ0.1Ｇａ0.9Ｎからなるｎ型第２クラッド層２６および約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層２７を形成する。
【００７０】
次に、ｎ型第１クラッド層２７上に、５つのアンドープＧａＮ障壁層と、４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とを交互に積層することによって、ＭＱＷ発光層２８を形成する。そして、ＭＱＷ発光層２８上に、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層２９、約０．４５μｍの膜厚を有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層３０および約５０ｎｍの膜厚を有するｐ型ＧａＮからなるキャップ層３１を形成する。
【００７１】
その後、キャップ層３１上の所定領域に、図１０に示すように、約１０μｍの幅を有するストライプ形状のＮｉマスク層（図示せず）を形成する。そして、このＮｉマスク層をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、キャップ層３１、ｐ型第２クラッド層３０、ｐ型第１クラッド層２９、ＭＱＷ発光層２８、ｎ型第１クラッド層２７、ｎ型第２クラッド層２６、クラック防止層２５およびｎ型コンタクト層２４の一部領域を、エッチングにより除去する。これにより、段差部１００を形成する。その後、Ｎｉマスク層を除去する。
【００７２】
その後、キャップ層３１上に、約２μｍの幅を有するストライプ形状のＮｉマスク層（図示せず）を形成する。そして、このＮｉマスク層をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、キャップ層３１、ｐ型第２クラッド層３０およびｐ型第１クラッド層２９を、ＭＱＷ発光層２８が露出するまでエッチングした後、Ｎｉマスク層を除去する。これにより、図１１に示されるような、約２μｍの幅を有するｐ型第１クラッド層２９、ｐ型第２クラッド層３０およびキャップ層３１からなる電流通路部（リッジ部）３２が形成される。この場合、電流通路部３２の両側に、ＭＱＷ発光層２８が上面に露出された約４μｍの幅を有するテラス２８ａが形成される。その後、たとえばＥＣＲプラズマＣＶＤ法を用いて、電流通路部３２（キャップ層３１）の上面上にのみ、約２μｍの幅と約０．５μｍの膜厚とを有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層３７を形成する。
【００７３】
次に、図１２に示すように、段差部１００を用いて、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法により、電流ブロック層３３を選択成長させる。これにより、電流通路部３２の側部の一部領域と、ＭＱＷ発光層２８の上面上と、ＭＱＷ発光層２８、ｎ型第１クラッド層２７、ｎ型第２クラッド層２６、クラック防止層２５およびｎ型コンタクト層２４の側面（段差部１００）と、ｎ型コンタクト層２４の上面上とを覆うように、アンドープＡｌＧａＮからなる電流ブロック層３３が形成される。このような段差部１００を用いた選択成長を行うことによって、ＭＱＷ発光層２８上の電流通路部３２の近傍に形成された電流ブロック層３３は、約３μｍの大きい膜厚で形成されるとともに、段差部１００に形成された電流ブロック層３３は、電流通路部３２の近傍の電流ブロック層３３比べて小さい膜厚で形成される。その後、電流通路部３２（キャップ層３１）上のマスク層３７を除去する。
【００７４】
そして、図１３に示すように、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、電流通路部３２の近傍の電流ブロック層３３の一部上と、電流ブロック層３３上に露出された電流通路部３２（キャップ層３１）とを覆うように、約１μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層３４を形成する。
【００７５】
次に、メタルマスクおよびＥＢ蒸着法を用いて、ウェハ上の所定領域に、たとえば約７０μｍの幅と約３μｍ〜約５μｍの膜厚を有するストライプ形状のＮｉマスク層（図示せず）を形成する。そして、このＮｉマスク層をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、電流ブロック層３３およびｎ型コンタクト層２４の一部領域を除去することによって、図１４に示すように、ｎ型コンタクト層２４の上面の一部を露出させる。その後、上記Ｎｉマスクを塩酸などを用いて除去する。
【００７６】
最後に、図８に示したように、ｐ型コンタクト層３４上に、Ａｕ／Ｐｄからなるｐ側電極３５を形成する。また、エッチングにより露出されたｎ型コンタクト層２４の表面上に、Ａｕ／Ｔｉからなるｎ側電極３６を形成する。そして、上記のようにして形成されたウェハを、たとえば劈開することにより、ストライプ形状の伸延する方向に、約３００μｍの共振器長さを有する共振器構造を形成する。このようにして、第２実施形態の窒化物系半導体レーザ素子が製造される。
【００７７】
第２実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、段差部１００を用いて選択成長により電流ブロック層３３を形成することによって、電流ブロック層３３の結晶性を向上させることができる。また、段差部１００を用いて電流ブロック層３３を選択成長させることによって、容易に、厚みの小さい電流ブロック層３３の領域を電流通路部３２の近傍以外の領域に位置する段差部１００に形成することができる。それによって、電流ブロック層３３と、大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型コンタクト層２４との格子定数の差に起因して電流ブロック層３３に加わる歪みが、電流ブロック層３３の厚みの小さい領域に集中しやすくなる。これにより、電流通路部３２の近傍における電流ブロック層３３にクラックや格子欠陥が発生するのを抑制することができる。
【００７８】
（第３実施形態）
図１５は、本発明の第３実施形態による窒化物系半導体レーザ素子を示した断面図である。図１５を参照して、本発明の第３実施形態による窒化物系半導体レーザ素子の構造について説明する。この第３実施形態では、実屈折率導波型のセルフアライン型の窒化物系半導体レーザ素子について説明する。
【００７９】
第３実施形態による窒化物系半導体レーザ素子の構造としては、ｎ型Ｓｉ（１１１）面基板４１（以下、「ｎ型Ｓｉ基板４１」という）上に、約１５ｎｍの膜厚を有するｎ型ＡｌＧａＮからなるバッファ層４２、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型ＧａＮ層４３、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層４４、約１μｍの膜厚を有するｎ型ＡｌＧａＮからなるｎ型第２クラッド層４５、および、約５０ｎｍの膜厚を有するｎ型ＧａＮからなるｎ型第１クラッド層４６が形成されている。
【００８０】
また、ｎ型第１クラッド層４６上には、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層４７が形成されている。このＭＱＷ発光層４７は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。なお、ｎ型Ｓｉ基板４１は、本発明の「基板」の一例であり、ｎ型ＧａＮ層４３は、本発明の「窒化物系半導体層」の一例である。また、ＭＱＷ発光層４７は、本発明の「発光層」の一例である。
【００８１】
ＭＱＷ発光層４７上には、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層４８が形成されている。ｐ型第１クラッド層４８の上面上の一部領域には、約８μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層４９が形成されている。また、マスク層４９間の開口部に露出されたｐ型第１クラッド層４８の上面上には、開口部を有するとともに、約３μｍの膜厚を有するアンドープＡｌＧａＮ（Ａｌ組成：０．２）からなる電流ブロック層５０が幅Ｗ２（約８μｍ）で形成されている。電流ブロック層５０の開口部内のｐ型第１クラッド層４８上には、約０．４５μｍの膜厚を有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層５２が形成されている。このｐ型第２クラッド層５２は、逆メサ形状（逆台形形状）を有するとともに、ｐ型第２クラッド層５２のｐ型第１クラッド層４８側の面は、約２μｍの幅Ｗ１を有するように形成されている。また、ｐ型第２クラッド層５２の側面は、電流ブロック層５０の開口部の内側面に接触するように形成されている。なお、ｐ型第１クラッド層４８は、本発明の「第１クラッド層」の一例であり、ｐ型第２クラッド層５２は、本発明の「第２クラッド層」の一例である。
【００８２】
また、電流ブロック層５０の上面上には、Ｓｉ3Ｎ4などのＳｉ窒化物からなるマスク層５１が形成されている。また、ｐ型第２クラッド層５２上およびマスク層５１上には、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層５３が形成されている。ｐ型第２クラッド層５２およびｐ型コンタクト層５３によって、幅Ｗ１（第３実施形態では、約２μｍ）を有する電流通路部が構成されている。また、マスク層４９間の開口部の幅（電流通路部および電流ブロック層５０の合計幅）Ｗ２（約８μｍ）は、電流通路部（ｐ型第２クラッド層５２の下面）の幅Ｗ１（約２μｍ）の３倍以上７倍以下の範囲（本実施形態では４倍）に設定されている。これは、以下の理由による。
【００８３】
すなわち、電流通路部および電流ブロック層５０の合計幅Ｗ２が、電流通路部の幅Ｗ１の３倍よりも小さい場合には、電流ブロック層５０の形成範囲が小さくなり過ぎるために、横方向の光閉じ込めが不十分になる。また、電流通路部および電流ブロック層５０の合計幅Ｗ２が、電流通路部の幅Ｗ１の７倍よりも大きい場合には、電流ブロック層５０に加わる歪みが増加するために、電流ブロック層５０に格子欠陥が多く発生したり、クラックが入る。このため、電流通路部および電流ブロック層５０の合計幅Ｗ２を、電流通路部の幅Ｗ１の３倍以上７倍以下の範囲に設定するのが好ましい。また、各層４２〜４８、５０、５２および５３は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。
【００８４】
ｐ型コンタクト層５３上には、Ａｕ／Ｐｄからなるｐ側電極５４が形成されている。また、導電性を有するｎ型Ｓｉ基板４１の裏面には、Ａｕ／Ｔｉからなるｎ側電極５５が形成されている。
【００８５】
第３実施形態では、上記のように、電流ブロック層５０を、マスク層４９間の開口部の幅Ｗ２（約８μｍ）の範囲内に形成することによって、電流ブロック層５０を電流通路部の近傍にのみ形成することができる。それによって、電流ブロック層５０が電流通路部の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層５０の幅が小さくなる。これにより、電流ブロック層５０と、Ｓｉ基板４１上に大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型ＧａＮ層４３との格子定数の差に起因して電流ブロック層５０に加わる歪みを緩和することができるので、電流ブロック層５０にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層５０の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【００８６】
図１６〜図１９は、本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図１５〜図１９を参照して、以下に、第３実施形態による窒化物系半導体レーザ素子の製造方法について説明する。
【００８７】
まず、図１６に示すように、大気圧下のＭＯＶＰＥ法を用いて、基板温度を約１１５０℃に保持した状態で、ｎ型Ｓｉ基板４１上に、約１５ｎｍの膜厚を有するｎ型ＡｌＧａＮからなるバッファ層４２および約４μｍの膜厚を有するＳｉドープＧａＮからなるｎ型ＧａＮ層４３を形成する。次に、基板温度を約８８０℃に保持した状態で、ｎ型ＧａＮ層４３上に、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層４４を形成する。そのクラック防止層４４上に、基板温度を約１１５０℃に保持した状態で、約１μｍの膜厚ＳｉドープＡｌ0.15Ｇａ0.85Ｎからなるｎ型第２クラッド層４５および約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層４６を形成する。
【００８８】
次に、基板温度を約８８０℃に保持した状態で、ｎ型第１クラッド層４６上に、５つのアンドープＧａＮ障壁層と、４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とを交互に積層することによって、ＭＱＷ発光層４７を形成する。そして、基板温度を約１１５０℃に保持した状態で、ＭＱＷ発光層４７上に、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層４８を形成する。
【００８９】
その後、図１７に示すように、ｐ型第１クラッド層４８の上面上に、約８μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるストライプ形状のマスク層４９を形成する。そして、マスク層４９をマスクとして、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、マスク層４９間の開口部に露出されたｐ型第１クラッド層４８の上面上に、アンドープＡｌＧａＮ（Ａｌ組成：０．２）を選択成長させることにより、約３μｍの膜厚を有するアンドープＡｌＧａＮ（Ａｌ組成：０．２）からなる電流ブロック層５０を形成する。この場合、たとえば、基板温度を約１００℃上昇させた状態で、ＮＨ3の流量を、大気圧下のＭＯＶＰＥ法に用いるＮＨ3の流量の約３倍にする。このような条件下で、電流ブロック層５０を成長させると、マスク層４９間の開口部内に露出されたｐ型第１クラッド層４８の上面上から上方向にアンドープＡｌＧａＮが選択的に成長するとともに、マスク層４９上にはアンドープＡｌＧａＮは成長されない。これにより、マスク層４９間に露出されたｐ型第１クラッド層４８の上面上に、マスク層４９間の開口部の約８μｍの幅Ｗ２（図１５参照）の範囲内に電流ブロック層５０が形成される。
【００９０】
次に、図１８に示すように、電流ブロック層５０の上面上の電流通路部となる部分を除いた領域に、ＳｉＮからなるマスク層５１を形成する。そして、マスク層５１をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、ｐ型第１クラッド層４８の上面が、約２μｍの幅の分だけ露出されるまで電流ブロック層５０をエッチングする。これにより、電流ブロック層５０に電流通路部となる開口部が形成される。
【００９１】
次に、図１９に示すように、電流ブロック層５０の開口部内に露出されたｐ型第１クラッド層４８の上面上に、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、ＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層５２を成長させる。これにより、約２μｍの幅（底部幅）を有するｐ型第２クラッド層５２がセルフアライン的に形成される。そして、ｐ型第２クラッド層５２の上面上およびマスク層５１上に、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層５３を形成する。
【００９２】
なお、ＭＯＶＰＥ法を用いて、ｎ型Ｓｉ基板４１上に、窒化物系半導体からなる各層４２〜４８、５０、５２および５３を形成する際の原料ガスとしては、たとえばトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＮＨ3、ＳｉＨ4およびシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）などを用いる。
【００９３】
最後に、図１５に示したように、ｐ型コンタクト層５３上に、Ａｕ／Ｐｄからなるｐ側電極５４を形成する。また、導電性を有するｎ型Ｓｉ基板４１の裏面に、Ａｕ／Ｔｉからなるｎ側電極５５を形成する。そして、上記のようにして形成されたウェハを、たとえば劈開することにより、ストライプ形状の伸延する方向に、約３００μｍの共振器長さを有する共振器構造を形成する。このようにして、第３実施形態によるセルフアライン型の窒化物系半導体レーザ素子が製造される。
【００９４】
第３実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、マスク層４９を用いてｐ型第１クラッド層４８の上面上の電流通路部が形成される領域の近傍に、開口部を有する電流ブロック層５０を形成した後、電流ブロック層５０の開口部内のｐ型第１クラッド層４８上に、電流通路部を構成するｐ型第２クラッド層５２およびｐ型コンタクト層５３を形成することによって、容易に、電流通路部の近傍にのみ電流ブロック層５０が形成されたセルフアライン型の窒化物系半導体レーザ素子を形成することができる。これにより、電流ブロック層５０が電流通路部の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層５０の幅が小さくなる。このため、電流ブロック層５０と、大きな厚み（約４μｍ）で形成されたｎ型ＧａＮからなるｎ型ＧａＮ層４３との格子定数の差に起因して電流ブロック層５０に加わる歪みを緩和することができるので、電流ブロック層５０にクラックや格子欠陥が発生するのを抑制することができる。
【００９５】
また、第３実施形態では、上記のように、マスク層４９をマスクとして、選択成長させることにより、電流ブロック層５０を形成することによって、セルフアライン型の窒化物系半導体レーザ素子において、電流ブロック層５０の結晶性を向上させることができる。
【００９６】
（第４実施形態）
図２０は、本発明の第４実施形態による窒化物系半導体レーザ素子を示した断面図である。図２０を参照して、本発明の第４実施形態による窒化物系半導体レーザ素子の構造について説明する。この第４実施形態では、セルフアライン型の窒化物系半導体レーザ素子において、ｎ型ＧａＮ基板を用いている。また、この第４実施形態では、複素屈折率導波型の窒化物系半導体レーザ素子について説明する。以下、詳細に説明する。
【００９７】
第４実施形態による窒化物系半導体レーザ素子の構造としては、ｎ型ＧａＮ（０００１）面基板６１（以下、「ｎ型ＧａＮ基板６１」という）上に、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層６２、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層６３、約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層６４、および、ＧａＩｎＮの多重量子井戸（ＭＱＷ）からなるＭＱＷ発光層６５が形成されている。このＭＱＷ発光層６５は、約４ｎｍの厚みを有する５つのアンドープＧａＮ障壁層と、約４ｎｍの厚みを有する４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とが交互に積層された構造を有する。なお、ｎ型ＧａＮ基板６１は、本発明の「ＧａＮ基板」の一例であり、ＭＱＷ発光層６５は、本発明の「発光層」の一例である。
【００９８】
ＭＱＷ発光層６５上には、約４０ｎｍの膜厚を有するＭｇドープＧａＮからなるｐ型第１クラッド層６６が形成されている。ｐ型第１クラッド層６６の上面上の一部領域には、約８μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるマスク層６７が形成されている。また、マスク層６７間の開口部に露出されたｐ型第１クラッド層６６の上面上には、開口部を有するとともに、約３μｍの膜厚を有するアンドープＧａ0.85Ｉｎ0.15Ｎからなる電流ブロック層６８が幅Ｗ２（約８μｍ）で形成されている。電流ブロック層６８の開口部内のｐ型第１クラッド層６６上には、約０．４５μｍの膜厚を有するＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層７０が形成されている。このｐ型第２クラッド層７０は、逆メサ形状（逆台形形状）を有するとともに、ｐ型第２クラッド層７０のｐ型第１クラッド層６６側の面は、約２μｍの幅Ｗ１を有するように形成されている。また、ｐ型第２クラッド層７０の側面は、電流ブロック層６８の開口部の内側面に接触するように形成されている。なお、ｐ型第１クラッド層６６は、本発明の「第１クラッド層」の一例であり、ｐ型第２クラッド層７０は、本発明の「第２クラッド層」の一例である。
【００９９】
また、電流ブロック層６８の上面上には、Ｓｉ3Ｎ4などのＳｉ窒化物からなるマスク層６９が形成されている。また、ｐ型第２クラッド層７０上およびマスク層６９上には、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層７１が形成されている。ｐ型第２クラッド層７０およびｐ型コンタクト層７１によって、幅Ｗ１（第４実施形態では、約２μｍ）を有する電流通路部が構成されている。また、マスク層６７間の開口部の幅（電流通路部および電流ブロック層６８の合計幅）Ｗ２（約８μｍ）は、電流通路部（ｐ型第２クラッド層７０の下面）の幅Ｗ１（約２μｍ）の３倍以上７倍以下の範囲に設定されている。この範囲に設定している理由は、第１実施形態と同様である。また、各層６２〜６６、６８、７０および７１は、ウルツ鉱構造を有するとともに、窒化物系半導体の［０００１］方向に成長することによって形成されている。
【０１００】
ｐ型コンタクト層７１上には、Ａｕ／Ｐｄからなるｐ側電極７２が形成されている。また、導電性を有するｎ型ＧａＮ基板６１の裏面には、Ａｕ／Ｐｔ／Ｔｉ／Ａｌ／Ｔｉからなるｎ側電極７３が、Ｔｉがｎ型ＧａＮ基板６１側に接触するように形成されている。
【０１０１】
第４実施形態では、上記のように、電流ブロック層６８を、マスク層６７間の開口部の幅Ｗ２（約８μｍ）の範囲内に形成することによって、電流ブロック層６８を電流通路部の近傍にのみ形成することができる。それによって、電流ブロック層６８が電流通路部の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層６８の幅が小さくなる。これにより、電流ブロック層６８と、ｎ型ＧａＮ基板６１との格子定数の差に起因して電流ブロック層６８に加わる歪みを緩和することができるので、電流ブロック層６８にクラックや格子欠陥が発生するのを抑制することができる。その結果、電流ブロック層６８の厚みを大きくすることができるので、横方向の光閉じ込めを安定化することができる。
【０１０２】
図２１〜図２４は、本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。図２０〜図２４を参照して、以下に、第４実施形態による窒化物系半導体レーザ素子の製造方法について説明する。
【０１０３】
まず、図２１に示すように、大気圧下のＭＯＶＰＥ法を用いて、基板温度を約８８０℃に保持した状態で、ｎ型ＧａＮ基板６１上に、約０．１μｍの膜厚を有するｎ型Ｇａ0.95Ｉｎ0.05Ｎからなるクラック防止層６２を形成する。そのクラック防止層６２上に、基板温度を約１１５０℃に保持した状態で、約１μｍの膜厚を有するＳｉドープＡｌ0.3Ｇａ0.7Ｎからなるｎ型第２クラッド層６３および約５０ｎｍの膜厚を有するＳｉドープＧａＮからなるｎ型第１クラッド層６４を形成する。
【０１０４】
次に、基板温度を約８８０℃に保持した状態で、ｎ型第１クラッド層６４上に、５つのアンドープＧａＮ障壁層と、４つのアンドープＧａ0.85Ｉｎ0.15Ｎ井戸層とを交互に積層することによって、ＭＱＷ発光層６５を形成する。そして、基板温度を約１１５０℃に保持した状態で、ＭＱＷ発光層６５上に、ＭｇドープＧａＮからなるｐ型第１クラッド層６６を形成する。
【０１０５】
その後、図２２に示すように、ｐ型第１クラッド層６６の上面上に、約８μｍの幅の開口部を有するＳｉ3Ｎ4などのＳｉ窒化物からなるストライプ形状のマスク層６７を形成する。そして、マスク層６７をマスクとして、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、マスク層６７間の開口部に露出されたｐ型第１クラッド層６６の上面上に、アンドープＧａＩｎＮを選択成長させることにより、約３μｍの膜厚を有するアンドープＧａＩｎＮからなる電流ブロック層６８を形成する。この場合、たとえば、基板温度を約１００℃上昇させた状態で、ＮＨ3の流量を、大気圧下のＭＯＶＰＥ法に用いるＮＨ3の流量の約３倍にする。このような条件下で、電流ブロック層６８を成長させると、マスク層６７間に露出されたｐ型第１クラッド層６６の上面上から上方向にアンドープＧａＩｎＮが選択的に成長するとともに、マスク層６７上にはアンドープＧａＩｎＮは成長されない。これにより、マスク層６７間に露出されたｐ型第１クラッド層６６の上面上に、マスク層６７間の開口部の約８μｍの幅Ｗ２（図２０参照）の範囲内に電流ブロック層６８が形成される。
【０１０６】
次に、図２３に示すように、電流ブロック層６８の上面上の電流通路部となる部分を除いた領域に、ＳｉＮからなるマスク層６９を形成する。そして、マスク層６９をマスクとして、ＲＩＥ法などを用いて、たとえばＣＦ4をエッチングガスとして、ｐ型第１クラッド層６６の上面が、約２μｍの幅Ｗ１（図２０参照）分だけ露出されるまで電流ブロック層６８をエッチングする。これにより、電流ブロック層６８およびマスク層６９間に電流通路部となる開口部が形成される。
【０１０７】
次に、図２４に示すように、電流ブロック層６８の開口部内に露出されたｐ型第１クラッド層６６の上面上に、約１×１０4Ｐａの圧力で、減圧ＭＯＶＰＥ法を用いて、ＭｇドープＡｌＧａＮ（Ａｌ組成：０．０８）からなるｐ型第２クラッド層７０を成長させる。これにより、約２μｍの幅（底部幅）を有するｐ型第２クラッド層７０がセルフアライン的に形成される。そして、ｐ型第２クラッド層７０の上面上およびマスク層６９上に、約３μｍ〜約５μｍの膜厚を有するＭｇドープＧａＮからなるｐ型コンタクト層７１を形成する。
【０１０８】
なお、ＭＯＶＰＥ法を用いて、ｎ型ＧａＮ基板６１上に、窒化物系半導体からなる各層６２〜６６、６８、７０および７１を形成する際の原料ガスとしては、たとえばトリメチルアルミニウム（ＴＭＡｌ）、トリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）、ＮＨ3、ＳｉＨ4およびシクロペンタジエニルマグネシウム（ＣＰ2Ｍｇ）などを用いる。
【０１０９】
最後に、図２０に示したように、ｐ型コンタクト層７１上に、Ａｕ／Ｐｄからなるｐ側電極７２を形成する。また、導電性を有するｎ型ＧａＮ基板６１の裏面に、Ａｕ／Ｐｔ／Ｔｉ／Ａｌ／Ｔｉからなるｎ側電極７３をＴｉがｎ型ＧａＮ基板６１側に接触するように形成する。そして、上記のようにして形成されたウェハを、たとえば劈開することにより、ストライプ形状の伸延する方向に、約３００μｍの共振器長さを有する共振器構造を形成する。このようにして、第４実施形態によるセルフアライン型の窒化物系半導体レーザ素子が製造される。
【０１１０】
第４実施形態の窒化物系半導体レーザ素子の製造方法では、上記のように、マスク層６７を用いて、ｐ型第１クラッド層６６の上面上の電流通路部が形成される領域の近傍に、開口部を有する電流ブロック層６８を形成した後、電流ブロック層６８の開口部内のｐ型第１クラッド層６６上に、電流通路部を構成するｐ型第２クラッド層７０およびｐ型コンタクト層７１を形成することによって、容易に、電流通路部の近傍にのみ電流ブロック層６８が形成されたセルフアライン型の窒化物系半導体レーザ素子を形成することができる。これにより、電流ブロック層６８が電流通路部の近傍および近傍以外の全面に形成される場合に比べて、電流ブロック層６８の幅が小さくなる。このため、電流ブロック層６８と、ｎ型ＧａＮ基板６１との格子定数の差に起因して電流ブロック層６８に加わる歪みを緩和することができる。
【０１１１】
また、第４実施形態では、上記のように、マスク層６７をマスクとして、選択成長させることにより、電流ブロック層６８を形成することによって、セルフアライン型の窒化物系半導体レーザ素子において、電流ブロック層６８の結晶性を向上させることができる。
【０１１２】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１１３】
たとえば、上記第１〜第４実施形態において形成された窒化物系半導体レーザ素子の共振器面上に、さらに、Ｓｉ3Ｎ4、ＳｉＯ2、Ａｌ2Ｏ3またはＴｉＯ2などを積層した誘電体多層膜などの端面高反射膜や端面低反射膜を形成してもよい。
【０１１４】
また、上記第１〜第４実施形態では、窒化物系半導体レーザ素子に本発明の適用した例を示したが、本発明はこれに限らず、たとえば、面発光型半導体レーザ素子への応用も可能である。この場合、発光領域の直径をＢとすると、たとえば、発光領域の周囲にほぼ円形の開口部（好ましくは、直径３Ｂ〜７Ｂ）を有するマスク層を形成し、そのマスク層の開口部内の発光領域の周囲にのみ電流ブロック層を形成すればよい。また、発光領域の周囲にほぼ円形のテラス（平坦部）（好ましくは、直径３Ｂ〜７Ｂ）の周囲に段差部を形成した後、その段差部を利用して電流ブロック層を選択成長させれば、発光層を囲むように、段差部に電流ブロック層の膜厚の薄い部分を形成することができる。また、スーパルミネッセント発光ダイオード素子などへの応用も可能である。
【０１１５】
また、上記第１〜第４実施形態では、サファイア基板、ｎ型Ｓｉ基板およびｎ型ＧａＮ基板を用いたが、本発明はこれに限らず、スピネルなどの絶縁体基板、ＧａＡｓ、ＧａＰまたはＩｎＰなどの３−５族半導体基板、または、ＳｉＣ基板などを用いてもよい。
【０１１６】
また、上記第１〜第４実施形態では、ＭＱＷ発光層の材料としてＧａＩｎＮを用いたが、本発明はこれに限らず、ｎ型第１クラッド層およびｎ型第２クラッド層のバンドギャップより小さいバンドギャップを有する材料を用いて発光層を形成してもよい。特に、ＡｌＧａＮ、ＧａＮまたはＡｌＧａＮ／ＧａＮ／ＡｌＧａＮ量井戸構造などの、ＧａＩｎＮに比べて大きなバンドギャップを有する発光層を有する素子では、ＡｌＢＧａＮまたはＡｌ組成の大きいＡｌＧａＮなどから構成される格子定数がさらに小さい電流ブロック層を形成する必要があるため、電流ブロック層と、ＧａＮ層またはＧａＮ基板との格子定数の差が大きくなる。この場合にも、電流ブロック層を電流通路部の近傍にのみ形成したり、電流ブロック層の厚みを電流通路部の近傍以外の部分において薄くなるように形成することによって、上記第１〜第４実施形態と同様の効果を得ることができる。
【０１１７】
また、上記第１〜第４実施形態では、ｎ型第１クラッド層およびｎ型第２クラッド層の材料としてＡｌＧａＮを用いたが、本発明はこれに限らず、ＡｌＢＧａＮ、ＡｌＢＮまたはＡｌＢＧａＩｎＮなどの、下地の層と格子定数が異なる材料であればよい。
【０１１８】
また、上記第１〜第４実施形態では、基板上に、ｎ型の各層を形成した後、ｐ型の各層を形成したが、本発明はこれに限らず、基板上に、ｐ型の各層を形成した後、ｎ型の各層を形成してもよい。
【０１１９】
また、上記第１〜第４実施形態において、窒化物系半導体の結晶構造は、ウルツ鉱型構造であってもよいし、閃亜鉛鉱型構造であってもよい。
【０１２０】
また、上記第１〜第４実施形態では、窒化物系半導体各層の結晶成長を、ＭＯＶＰＥ法などを用いて行ったが、本発明はこれに限らず、ＨＶＰＥ法、または、ＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、ＮＨ3、ＳｉＨ4およびＣｐ2Ｍｇなどを原料ガスとして用いるガスソースＭＢＥ法などを用いて結晶成長を行ってもよい。
【０１２１】
また、上記第２および第３実施形態では、発光層に関して基板側に形成されたｎ型クラッド層を構成するＡｌzＧａ1-zＮのＡｌ組成に比べて、電流ブロック層を構成するＡｌxＧａ1-xＮのＡｌ組成を大きくした。このように、電流ブロック層のＡｌ組成が大きい場合には、一般に、クラックや格子欠陥が発生しやすくなるが、本発明では、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。その結果、ｎ型クラッド層と電流ブロック層との格子定数の差を大きくすることができるので、横方向の光閉じ込めを安定化することができる。また、ｘ≦ｚの場合でも、本発明では、電流ブロック層にクラックや格子欠陥が発生するのを抑制することができる。これにより、良好な結晶性を有する電流ブロック層を形成することができるという点で、同様の効果を得ることができる。
【０１２２】
【発明の効果】
以上のように、本発明によれば、窒化物系半導体発光素子において、横方向の光閉じ込めを安定化することができる。また、横方向の光閉じ込めを安定化することが可能な窒化物系半導体発光素子を容易に形成することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図２】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図３】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図４】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図５】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図６】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図７】本発明の第１実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図８】本発明の第２実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図９】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１０】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１１】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１２】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１３】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１４】本発明の第２実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１５】本発明の第３実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図１６】本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１７】本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１８】本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図１９】本発明の第３実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図２０】本発明の第４実施形態による窒化物系半導体レーザ素子を示した断面図である。
【図２１】本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図２２】本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図２３】本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【図２４】本発明の第４実施形態による窒化物系半導体レーザ素子の製造方法を説明するための断面図である。
【符号の説明】
１、２１ サファイア基板（基板）
４、２４ ｎ型コンタクト層（窒化物系半導体層）
８、２８、４７、６５ ＭＱＷ発光層（発光層）
９、２９ ｐ型第１クラッド層（クラッド層）
１０、３０ ｐ型第２クラッド層（クラッド層）
１２、３２ 電流通路部
１３、４９、６７ マスク層
１４、３３、５０、６８ 電流ブロック層
４１ ｎ型Ｓｉ基板（基板）
４３ ｎ型ＧａＮ層（窒化物系半導体層）
４８、６６ ｐ型第１クラッド層（第１クラッド層）
５２、７０ ｐ型第２クラッド層（第２クラッド層）
６１ ｎ型ＧａＮ基板
１００ 段差部
Claims (20)
- 発光層と、
前記発光層上に形成され、第１窒化物系半導体からなるとともに、リッジ部からなる電流通路部を含むクラッド層と、
前記電流通路部の側面を覆うように形成され、第２窒化物系半導体からなる電流ブロック層とを備え、
前記電流ブロック層は、前記電流通路部の近傍に形成されており、
前記クラッド層上に前記電流通路部から所定の間隔を隔てて形成され、Ｓｉ、ＴｉおよびＺｒからなるグループより選択される少なくとも１つの元素を含有する酸化膜または窒化膜を含むマスク層をさらに備え、
前記マスク層は開口部を有し、前記開口部上に露出した前記クラッド層上に、前記電流ブロック層を備え、
前記電流ブロック層に加わる歪を緩和させた、窒化物系半導体発光素子。 - 前記電流ブロック層は、前記電流通路部の近傍にのみ形成されている、請求項１に記載の窒化物系半導体発光素子。
- 前記クラッド層は、前記電流通路部を構成する凸部と、平坦部とを含み、
前記電流ブロック層は、前記凸部の側面上および前記平坦部上に形成されている、請求項１〜２のいずれか１項に記載の窒化物系半導体発光素子。 - 前記マスク層は、前記クラッド層の平坦部上に形成され、
前記電流ブロック層は、前記クラッド層の凸部の側面上と、前記クラッド層の平坦部上と、前記マスク層上とに形成されている、請求項３に記載の窒化物系半導体発光素子。 - 前記電流ブロック層は、開口部を含み、
前記クラッド層は、実質的に平坦な上面を有する第１クラッド層と、
前記開口部内で前記第１クラッド層上に形成され、電流通路部を有する第２クラッド層とを含む、請求項１〜４のいずれか１項に記載の窒化物系半導体発光素子。 - 発光層と、
前記発光層上に形成され、第１窒化物系半導体からなるとともに、リッジ部からなる電流通路部を含むクラッド層と、
前記電流通路部の側面と前記発光層上のテラス上を覆うように形成され、第２窒化物系半導体からなる電流ブロック層とを備え、
前記電流ブロック層は、前記テラスの外側において、前記電流通路部の近傍における厚みよりも厚みの小さい領域を含み、
前記電流ブロック層の厚みの小さい領域において、前記電流ブロック層に加わる歪を集中させた、窒化物系半導体発光素子。 - 前記テラスの外側において形成された段差部をさらに備え、
前記電流通路部の近傍における厚みよりも厚みの小さい前記電流ブロック層の領域は、前記段差部に形成されている、請求項６に記載の窒化物系半導体発光素子。 - 前記電流ブロック層は、Ｂ、Ｇａ、Ａｌ、ＩｎおよびＴｌからなるグループより選択される少なくとも１つの元素と、Ｎとを含む、請求項１〜７のいずれか１項に記載の窒化物系半導体発光素子。
- 前記電流ブロック層は、ＧａＮ基板上または基板上に形成されたＧａＮ層上のうちのいずれかに形成されており、
前記電流ブロック層は、ＧａＮより格子定数の小さい前記第２窒化物系半導体層を含む、請求項１〜８のいずれか１項に記載の窒化物系半導体発光素子。 - 前記電流ブロック層は、前記クラッド層を構成する前記第１窒化物系半導体層の屈折率より小さい屈折率を有する前記第２窒化物系半導体層を含む、請求項１〜９のいずれか１項に記載の窒化物系半導体発光素子。
- 前記電流ブロック層は、前記クラッド層を構成する前記第１窒化物系半導体層の格子定数より小さい格子定数を有する前記第２窒化物系半導体層を含む、請求項１〜１０のいずれか１項に記載の窒化物系半導体発光素子。
- 前記電流ブロック層は、ＡｌxＧａ1-xＮ層を含み、
前記クラッド層は、ＡｌyＧａ1-yＮ層を含み、
前記電流ブロック層および前記クラッド層は、ｘ＞ｙを満たす組成を有するように形成されている、請求項１〜１１のいずれか１項に記載の窒化物系半導体発光素子。 - 前記電流ブロック層は、ＧａＮ基板上または基板上に形成されたＧａＮ層上のうちのいずれかに形成されており、
前記電流ブロック層は、ＧａＮの格子定数より大きな格子定数を有する前記第２窒化物系半導体層を含む、請求項１〜１２のいずれか１項に記載の窒化物系半導体発光素子。 - 前記電流ブロック層は、前記発光層で発光する光を吸収する前記第２窒化物系半導体層を含む、請求項１〜８および１３のいずれか１項に記載の窒化物系半導体発光素子。
- 前記電流ブロック層は、Ｇａ1-xＩｎxＮ層を含み、
前記発光層は、Ｇａ1-yＩｎyＮ層を含み
前記電流ブロック層および前記発光層は、ｘ＞ｙを満たす組成を有するように形成されている、請求項１〜８、１３および１４のいずれか１項に記載の窒化物系半導体発光素子。 - 発光層上に、第１窒化物系半導体からなるとともに、リッジ部からなる電流通路部を含むクラッド層を形成する工程と、
前記電流通路部の側面を覆うように、前記電流通路部の近傍に第２窒化物系半導体からなる電流ブロック層を形成する工程と、
前記電流ブロック層に加わる歪を緩和させるように、
前記クラッド層上に前記電流通路部から所定の間隔を隔てて、開口部を有するマスク層を形成する工程とをさらに備え、
前記電流ブロック層を形成する工程は、前記開口部上に露出した前記クラッド層上に前記電流ブロック層を形成する工程を含む、窒化物系半導体発光素子の製造方法。 - 前記電流ブロック層を形成する工程は、
前記マスク層を用いて、前記電流ブロック層を選択成長させることによって、前記電流通路部の側面を覆うように、前記電流通路部の近傍にのみ前記電流ブロック層を形成する工程を含む、請求項１６に記載の窒化物系半導体発光素子の製造方法。 - 発光層上に、第１窒化物系半導体からなるとともに、リッジ部からなる電流通路部を含むクラッド層を形成する工程と、
前記電流通路部の側面と前記発光層上のテラス上を覆うとともに、前記テラスの外側において、前記電流通路部の近傍における厚みよりも厚みの小さい領域を含み、前記電流ブロック層の厚みの小さい領域において、前記電流ブロック層に加わる歪を集中させるように第２窒化物系半導体からなる電流ブロック層を形成する工程とを備えた、窒化物系半導体発光素子の製造方法。 - 前記電流ブロック層を形成する工程は、
前記テラスの外側において段差部を形成する工程と、
前記段差部を用いて、前記電流通路部の近傍に前記電流ブロック層を選択成長させることによって、前記段差部に、前記電流通路部の近傍における前記電流ブロック層の厚みよりも厚みの小さい前記電流ブロック層の領域を形成する工程とを含む、請求項１８に記載の窒化物系半導体発光素子の製造方法。 - 発光層上に、第１窒化物系半導体からなる第１クラッド層を形成する工程と、
リッジ部からなる電流通路部が形成される領域の近傍に、開口部を有する第２窒化物系半導体からなる電流ブロック層を、前記電流ブロック層に加わる歪を緩和させるように形成する工程と、
前記電流ブロック層の開口部内の、前記第１クラッド層上に、前記電流通路部を構成する第３窒化物系半導体からなる第２クラッド層を形成する工程と、
前記第１クラッド層上に、前記電流通路部が形成される領域から所定の間隔を隔てて、マスク層を形成する工程とをさらに備え、
前記電流ブロック層を形成する工程は、
前記マスク層を用いて、前記電流ブロック層を選択成長させることによって、前記電流通路部が形成される領域の近傍にのみ前記電流ブロック層を形成する工程を含む、窒化物系半導体発光素子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228100A JP4240854B2 (ja) | 2001-07-27 | 2001-07-27 | 窒化物系半導体発光素子およびその製造方法 |
| US10/200,771 US6977953B2 (en) | 2001-07-27 | 2002-07-24 | Nitride-based semiconductor light-emitting device and method of fabricating the same |
| US11/233,088 US7116693B2 (en) | 2001-07-27 | 2005-09-23 | Nitride-based semiconductor light-emitting device and method of fabricating the same |
| US11/520,583 US7209505B2 (en) | 2001-07-27 | 2006-09-14 | Nitride-based semiconductor light-emitting device and method of fabricating the same |
| US11/723,846 US7450622B2 (en) | 2001-07-27 | 2007-03-22 | Nitride-based semiconductor light-emitting device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228100A JP4240854B2 (ja) | 2001-07-27 | 2001-07-27 | 窒化物系半導体発光素子およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003046195A JP2003046195A (ja) | 2003-02-14 |
| JP2003046195A5 JP2003046195A5 (ja) | 2005-07-21 |
| JP4240854B2 true JP4240854B2 (ja) | 2009-03-18 |
Family
ID=19060657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001228100A Expired - Fee Related JP4240854B2 (ja) | 2001-07-27 | 2001-07-27 | 窒化物系半導体発光素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4240854B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11448905B2 (en) * | 2017-11-17 | 2022-09-20 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
-
2001
- 2001-07-27 JP JP2001228100A patent/JP4240854B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003046195A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7450622B2 (en) | Nitride-based semiconductor light-emitting device and method of fabricating the same | |
| US7456039B1 (en) | Method for manufacturing semiconductor optical device | |
| US7755101B2 (en) | Semiconductor light emitting device | |
| JP2002252421A (ja) | 窒化物系半導体素子および窒化物系半導体の形成方法 | |
| JP5076656B2 (ja) | 窒化物半導体レーザ素子 | |
| JP2000106473A (ja) | 半導体素子、半導体発光素子およびその製造方法ならびに窒化物系半導体層の形成方法 | |
| JP4822608B2 (ja) | 窒化物系半導体発光素子およびその製造方法 | |
| JP2004111514A (ja) | 窒化物系半導体発光素子およびその製造方法 | |
| JP3796060B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP4608731B2 (ja) | 半導体レーザの製造方法 | |
| JP2008028375A (ja) | 窒化物半導体レーザ素子 | |
| JP3588285B2 (ja) | 半導体素子の製造方法 | |
| JP4240854B2 (ja) | 窒化物系半導体発光素子およびその製造方法 | |
| JP3469847B2 (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP4720051B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法 | |
| JP4104234B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP3439161B2 (ja) | 窒化物系発光素子 | |
| JP3969989B2 (ja) | 窒化物系半導体素子およびその製造方法 | |
| JP5532082B2 (ja) | 窒化物半導体レーザ素子 | |
| JP3938207B2 (ja) | 半導体発光素子の製造方法 | |
| JP4986680B2 (ja) | 窒化物系半導体レーザ素子の製造方法 | |
| JP2005109087A (ja) | 窒化物系半導体レーザ素子 | |
| JPH11274641A (ja) | 半導体素子およびその製造方法 | |
| JP2001144374A (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080321 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4240854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |